DE3925158A1 - Verfahren zur verbesserung der hochtemperaturfestigkeit von metallsiliziden bei der herstellung von hochintegrierten halbleiterschaltungen - Google Patents

Verfahren zur verbesserung der hochtemperaturfestigkeit von metallsiliziden bei der herstellung von hochintegrierten halbleiterschaltungen

Info

Publication number
DE3925158A1
DE3925158A1 DE19893925158 DE3925158A DE3925158A1 DE 3925158 A1 DE3925158 A1 DE 3925158A1 DE 19893925158 DE19893925158 DE 19893925158 DE 3925158 A DE3925158 A DE 3925158A DE 3925158 A1 DE3925158 A1 DE 3925158A1
Authority
DE
Germany
Prior art keywords
layer
metal
carried out
pref
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19893925158
Other languages
English (en)
Other versions
DE3925158C2 (de
Inventor
Ralf Dipl Phys Burmester
Hellmut Dr Rer Nat Joswig
Alexander Dr Rer Nat Mitwalsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19893925158 priority Critical patent/DE3925158A1/de
Publication of DE3925158A1 publication Critical patent/DE3925158A1/de
Application granted granted Critical
Publication of DE3925158C2 publication Critical patent/DE3925158C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Description

Die Erfindung betrifft ein Verfahren zur Verbesserung der Hoch­ temperaturfestigkeit von Siliziden hochschmelzender Metalle, wie sie zur Kontaktierung der aktiven Bereiche bei der Herstel­ lung hochintegrierter Halbleiterschaltungen in Siliziumtechno­ logie verwendet werden, bei dem das Silizid durch eine Silizie­ rungsreaktion des aufgebrachten Metalles mit den darunterliegen­ den freien Siliziumoberflächen des die Schaltung enthaltenden Substrates gebildet wird.
In der Siliziumtechnologie werden zur Reduzierung von Schicht­ widerständen sowie zur Verbesserung von Kontaktierungsmöglich­ keiten Silizide eingesetzt. Ein besonders verbreitetes Material in diesem Zusammenhang ist Titansilizid, da es sich in einem selbstjustierenden, dem sogenannten "Salicide"-Prozeß (= self aligned silicide-Prozeß) herstellen läßt. Nähere Einzelheiten dazu sind einem Bericht von M. E. Alperin et. al. "Development of the Self-Aligned Titanium Silicide Process for VLSI-Appli­ cations" aus dem IEEE Trans. Electron Devices, Vol. ED-32, No. 2, Seiten 141 bis 149, Februar 1985, zu entnehmen.
Bei einem solchen Salicide-Prozeß wird nach Fertigstellung der zu silizierenden Strukturen ganzflächig eine Titanschicht auf­ gebracht; anschließend erfolgen geeignete Hochtemperaturpro­ zesse, die in Bereichen, wo Titan direkt auf dem Silizium liegt, eine Silizierungsreaktion bewirken. Gebiete, bei denen Titan auf Isolationsoxiden liegt, werden nicht siliziert und durch eine selektive Naßätzung vom nicht silizierten bzw. bei der Reaktion in Stickstoffatmosphäre oberflächlich nitridier­ ten Titan befreit.
Wie aus Berichten von C. Y. Wong et. al. und C. Y. Ting et. al. im journal Appl. Physics Vol. 60 No. 1, Seiten 243 bis 246, Juli 1986 und im Journal Electrochem. Soc., Vol. 133, No. 12, Seiten 2621 bis 2625, Dezember 1986, bekannt ist, besteht ein Problem beim Einsatz von Titansilzid durch die nur begrenz­ te Beständigkeit gegenüber Hochtemperaturfolgeprozessen. Bei solchen Prozessen, bei denen die Temperatur über 900°C liegt, kommt es an Titansilizid-Korngrenzen zu Schichteinschnürungen, die als Folge der Oberflächenenergie-Minimierung des Silizids entstehen. Das führt von einer starken Aufrauhung bis hin zu einem vollständigen Aufreißen der Schicht, verbunden mit einer epitaktischen Rekristallisation von Silizium in den entstande­ nen inselförmigen Zwischenräumen. Daraus ergibt sich eine drastische Zunahme des Schichtwiderstands, die durch geeignete Prozeßführung vermieden werden muß.
Um diese Probleme zu umgehen, werden in der Prozeßführung nach Abschluß des Titan-Salicide-Prozesses üblicherweise Hochtempera­ tur-Prozesse vermieden. Das wiederum bewirkt Einschränkungen beim Zwischenoxid-Prozeß, der im Gesamtprozeß unmittelbar auf den Salicide-Prozeß folgt. Ein als Zwischenoxid-Material ge­ bräuchliches Bor-Phosphor-Silikatglas mit seinen guten Plana­ risierungs- und Gettereigenschaften ist beispielsweise nicht mehr uneingeschränkt verwendbar, da es einen Hochtemperatur- Reflow-Schritt bei 900°C erfordert. Es müssen andere Zwischen­ oxid-Prozesse eingesetzt werden, deren Prozeß-Komplexität bei schlechteren Planarisierungseigenschaften zum Teil erheblich höher ist.
Aufgabe der Erfindung ist es, einen Prozeßverlauf anzugeben, mit dem es möglich ist, Silizide niedriger spezifischer elek­ trischer Widerstände herzustellen, die mit nachfolgenden Hoch­ temperaturschritten von 900°C und darüber kompatibel sind, das heißt, der eben beschriebene Degrationsmechanismus, der weit­ gehend von der Schichtrauhigkeit nach der Silizierung abhängig ist, soll minimiert werden.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch den Ablauf der folgenden Verfahrensschritte gelöst:
  • a) unmittelbar vor dem Aufbringen der Metallschicht wird die Oberfläche des Substrats einem Sputterätzprozeß in Inertgas­ atmosphäre unterworfen,
  • b) die Metallschicht wird durch Sputtern mit dem entsprechen­ den Metall-Target in der gleichen Sputteranlage aufgebracht wobei die Schichtdicke entsprechend der später erfolgenden Temperaturbelastung von mindestens 900°C auf mindestens 50 nm eingestellt wird,
  • c) die Silizierung wird in zwei Kurzausheiz (rapid thermal annealin)-Stufen in Stickstoffatmosphäre bei Temperaturen zwischen 600°C und 850°C mit einer dazwischenliegenden Naß­ ätzung zur Metall- bzw. Metallnitridentfernung durchgeführt und
  • d) nachfolgend werden Hochtemperatur-Prozeßschritte bei minde­ stens 900°C durchgeführt.
Es liegt im Rahmen der Erfindung, daß als Metallschicht eine Titanschicht verwendet wird und ein Hochtemperaturschritt von mindestens 900°C zum Verfließen für das Zwischenoxid durchge­ führt wird.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Un­ teransprüchen.
Folgende Überlegungen haben zu der Erfindung geführt:
  • a) Für eine homogene Silizierungsreaktion ist das Entfernen von noch vorhandenen Restoxiden vor der Metall-Abscheidung unabdingbar. Das wird üblicherweise naßchemisch in verdünn­ ter Flußsäure-Lösung durchgeführt. Ein Aufwachsen eines na­ türlichen Oxids während des Transports von der Naßätzung in die Beschichtungsanlage läßt sich jedoch nicht vermeiden. Daher wird in der Titan-Beschichtungsanlage ohne Unterbre­ chung des Vakuums, sozusagen in-situ, vor der Metall-Be­ schichtung ein Rücksputter-Reinigungsschritt in Inertgas durchgeführt. Die Einstellung der Rücksputter-Parameter er­ folgt so, daß eine saubere, beim späteren Silizieren mög­ lichst homogen mit dem Metall, vorzugsweise mit Titan, rea­ gierende Siliziumoberfläche erzeugt wird.
  • b) Um den Einfluß von durch Korngrenzen bedingten Inhomogeni­ täten zu reduzieren, wird die Siliziddicke an die folgende Hochtemperaturbelastung angepaßt. Dadurch kann erreicht werden, daß es während der Folgetemperung zwar zu Einschnü­ rungen an den Korngrenzen kommt, jedoch ein vollständiges Aufreißen der Schicht vermieden wird. Je dicker die Silizid- Schicht ist, um so höher ist die mögliche Hochtemperaturbe­ lastung während der Folgeprozesse. Die Metallsilizid-Schicht­ dicke läßt sich über die Metallschicht-Dicke vor der Sili­ zierung einstellen.
Diese optimale Kombination des in-situ-Sputter-Ätzens vor der Metall-Beschichtung mit der Anpassung der Metallschichtdicke ermöglicht nach den Hochtemperaturprozessen (größer 900°C) re­ produzierbare Schichtwiderstandswerte bei Titansilizidschich­ ten auf n⁺- und p⁺-Monosilizium-Gebieten von MOS-Strukturen von kleiner 2 Ohm/Square, auf n⁺-Polysilizium-Gebieten von kleiner 3.5 Ohm/Square.
Eine Messung des Schichtwiderstandes in Abhängigkeit von der Schichtdicke ergab bei Titan-Silizid bei einer Titanschicht­ dicke von 60 nm während der Folgetemperung von 900°C, 40 Minu­ ten nur noch eine geringfügige Zunahme des Schichtwiderstandes gegenüber dem Zustand unmittelbar nach der Silizierung.
Eine Untersuchung der Schichtqualität der Silizidschicht durch TEM- und REM-Analysen nach einer Folgetemperung von 900°C, 5 Minuten zeigt deutlich, daß durch das in-situ-Rücksputtern kei­ ne Degrationserscheinungen mehr auftreten. Der elektrische Wi­ derstand ist selbst bei fein strukturierten Titansilizid-Lei­ terbahnen niedrig, was darauf hinweist, daß eine Unterbrechung durch epitaktisch rekristallisierte Siliziuminseln nicht statt­ gefunden hat.
Weitere Einzelheiten der Erfindung werden nachfolgend anhand eines Ausführungsbeispiels und der Fig. 1 bis 3 noch näher erläutert. Das Ausführungsbeispiel betrifft das Titan-Salicide- Verfahren wie es in einem 1,0 µm CMOS-Prozeß gemäß der Lehre der Erfindung angewandt wird. Die Fig. 1 bis 3 zeigen die erfindungswesentlichen Verfahrensschritte. Für gleiche Teile sind in den Figuren gleiche Bezugszeichen verwendet.
Fig. 1 In einem einkristallinen Siliziumsubstrat 1 sind aktive n⁺- oder p⁺-dotierte Bereiche 2 durch Ionenimplanta­ tion entsprechender Dotierstoffe eingebracht. Die n⁺-Gebiete (2) werden durch eine Arsen-Implantation mit 5×1015 cm-2 in einkristallinem Silizium (1) bei einer Streuoxiddicke von 10 nm erzeugt; die p⁺-Implantationen erfolgen mit BF2 bei einer Dosis von ebenfalls 5×1015 cm-2. In beiden Fällen liegt die Ober­ flächenkonzentration nach der Aktivierung bei ca. 5×1019 cm-3. Außerdem befinden sich durch Abscheidung und Strukturie­ rung erzeugte Poly-Silizium-Gebiete 6 auf dem Substrat (1, 2, 9). Die Poly-Siliziumoebiete 6 sind durch Phosphor-Diffusion dotiert (C größer 1021 cm-3). Mit dem Bezugszeichen 9 ist eine SiO2-Schicht (Gateoxid) unter den Polysiliziumbereichen 6 be­ zeichnet.
Vor dem Aufbringen einer 60 nm dicken Titanschicht 3 auf die mit SiO2-Strukturen 4 (Feldoxidbereiche) versehene Substrat­ oberfläche (1, 2) bzw. mit SiO2-Strukturen 5 (Spacer) einge­ schlossenen Polysiliziumgebiete (6) wird die Anordnung einem in-Situ-Sputterätzprozeß unterworfen (in der Figur im einzelnen nicht dargestellt). Dabei können für die Titanbeschichtung mit in-situ-Rücksputtern sowohl eine Mehrscheibensputteranlage (ULVAC Mch 9000) als auch eine Einzelscheibenanlage (Electro­ tech MS 6200) verwendet werden.
Typische Prozeßparameter sind:
  • a) für ULVAC: RF-Leistung 20 bis 100 W
    Argon-Druck 0,2 bis 1,0 Pa
    Argon-Fluß 20 bis 100 sccm
    Prozeßdauer 60 bis 100 sec.
  • b) für Electrotech: RF-Leistung 5 bis 50 W
    Argon-Druck 0,5 bis 1,5 Pa
    Prozeßdauer 100 bis 200 sec.
Fig. 2 Der Silizierungsprozeß erfolgt in mehreren Stufen:
  • 1. Rapid thermal annealing (RTA)-Prozeß: 650°C, 20 Sekunden, Stickstoffatmosphäre.
  • 2. Selektive Naßätzung zur Entfernung der auf den SiO2-Berei­ chen 4, 5 liegenden, nicht silizierten Titanschicht 3 bzw. der bei der Silizierungsreaktion entstandenen nitridierten Titanoberfläche 31:
    Gemisch aus Ammoniak/Wasserstoffperoxid/Wasser.
  • 3. RTA-Prozeß: 850°C, 10 Sekunden, Stickstoff-Atmosphäre.
Die in Silizid übergeführte Titanschicht ist mit dem Bezugs­ zeichen 13 bezeichnet.
Fig. 3 Als Zwischenoxid wird eine Doppelschicht bestehend aus durch thermische Zersetzung von Tetraethylorthosilikat er­ zeugtem SiO2 7 (LPCVD-Oxid) von 150 nm Dicke und eine aus Bor-Phosphor-Silikatglas 8 in einer Schichtdicke von 650 nm abge­ schieden. Diese Doppelschicht 7, 8 wird bei 900°C in 40 Minu­ ten verflossen (= Reflow-Schritt).
Die am Prozeßende gemessenen Titansilizid-Schichtwiderstände betragen auf:
n⁺-Mono-Silizium-Gebiet 2,0 Ohm/Square
p⁺-Mono-Silizium-Gebiet 1,7 Ohm/Square
n⁺-Poly-Silizium-Gebiet 3,2 Ohm/Square.

Claims (10)

1. Verfahren zur Verbesserung der Hochtemperaturfestigkeit von Siliziden hochschmelzender Metalle, wie sie zur Kontaktierung der aktiven Bereiche bei der Herstellung hochintegrierter Halbleiterschaltungen in Siliziumtechnologie verwendet werden, bei dem das Silizid durch eine Silizierungsreaktion des aufge­ brachten Metalles mit den darunterliegenden freien Silizium­ oberflächen des die Schaltung enthaltenden Substrats gebildet wird, dadurch gekennzeichnet, daß
  • a) unmittelbar vor dem Aufbringen der Metallschicht (3) die Oberfläche des Substrates (1, 2, 4, 5, 6) einem Sputterätz­ prozeß in Inertgasatmosphäre unterworfen wird,
  • b) die Metallschicht (3) durch Sputtern mit dem entsprechenden Metall-Target in der gleichen Sputteranlage aufgebracht wird, wobei die Schichtdicke entsprechend der später erfol­ genden Temperaturbelastung von mindestens 900°C auf minde­ stens 50 nm eingestellt wird,
  • c) die Silizierung in zwei Kurzausheiz (rapid thermal annea­ ling)- Stufen in Stickstoffatmosphäre bei Temperaturen zwi­ schen 600°C und 850°C mit einer dazwischenliegenden Naß­ ätzung zur Metallentfernung (3) bzw. Metallnitridentfernung (31) durchgeführt wird, und
  • d) nachfolgend Hochtemperatur-Prozeßschritte bei mindestens 900°C durchgeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß ein Hochtemperaturschritt von minde­ stens 900°C zum Verfließen für das Zwischenoxid (7, 8) durch­ geführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß als Metallschicht (3) eine Ti­ tanschicht verwendet und die Schichtdicke auf 60 nm einge­ stellt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Sputterätzprozeß in Ar­ gonatmosphäre bei einem Druck im Bereich von 0,2 bis 1,5 Pa und einer RF-Leistung von 5 bis 50 W bei Verwendung einer Ein­ zelscheibenanlage und von 20 bis 100 W bei Verwendung einer Mehrscheibenanlage durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Prozeßdauer auf mindestens 50 Sekun­ den eingestellt wird.
6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Prozeßdauer bei Verwen­ dung einer Einzelscheibenanlage auf 100 bis 200 Sekunden, bei Verwendung einer Mehrscheibenanlage auf 60 bis 100 Sekunden eingestellt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die zwischen den Silizie­ rungsprozessen liegende Naßätzung in einer wäßrigen Lösung von Ammoniak und Wasserstoffperoxid durchgeführt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Silizierungsprozesse in Stickstoffatmosphäre mit einer Zeitdauer von 20 Sekunden bei 650°C in der ersten Stufe und 10 Sekunden bei 850°C in der zweiten Stufe durchgeführt werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Zwischenoxid die Kombi­ nation SiO2 (7) /Bor-Phosphor-Silikatglas (8) verwendet wird, wobei zunächst SiO2 (7) durch thermische Zersetzung von Tetra­ ethylorthosilikat niedergeschlagen wird und dann Bor-Phosphor- Silikatglas (8) aufgebracht wird.
10. Verfahren nach Anspruch 9, dadurch gekenn­ zeichnet, daß SiO2 (7) mit einer Schichtdicke von 150 nm und Bor-Phosphor-Silikatglas (8) mit einer Schichtdicke von 650 nm abgeschieden wird.
DE19893925158 1989-07-28 1989-07-28 Verfahren zur verbesserung der hochtemperaturfestigkeit von metallsiliziden bei der herstellung von hochintegrierten halbleiterschaltungen Granted DE3925158A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893925158 DE3925158A1 (de) 1989-07-28 1989-07-28 Verfahren zur verbesserung der hochtemperaturfestigkeit von metallsiliziden bei der herstellung von hochintegrierten halbleiterschaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893925158 DE3925158A1 (de) 1989-07-28 1989-07-28 Verfahren zur verbesserung der hochtemperaturfestigkeit von metallsiliziden bei der herstellung von hochintegrierten halbleiterschaltungen

Publications (2)

Publication Number Publication Date
DE3925158A1 true DE3925158A1 (de) 1991-02-07
DE3925158C2 DE3925158C2 (de) 1993-05-27

Family

ID=6386124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893925158 Granted DE3925158A1 (de) 1989-07-28 1989-07-28 Verfahren zur verbesserung der hochtemperaturfestigkeit von metallsiliziden bei der herstellung von hochintegrierten halbleiterschaltungen

Country Status (1)

Country Link
DE (1) DE3925158A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742972A1 (de) * 1997-09-29 1999-04-08 Siemens Ag Verfahren zur Ausbildung eines niederohmigen Leitbahnbereichs auf einem Halbleitersubstrat

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
CHIN,B.L. *
et.al.: Formation of Titanium SilicideFilms by Rapid Thermal Processing. In. IEEE Electron Device Letters, Vol. EDL-4, No. 10, Oct. 1983, S. 380-382 *
LEVY, R.A. *
NAEM, A.A.: Platinum silicide formation using ra- pid thermal processing. In: J.App.Phys. 64(8), 15. October 1988, S. 4161,4167 *
NASSAU, K.: Viscous Behavior of Phos- phosilicate and Borophosphosilicate Glasses in VLSI Processing. In: Solid-State Technology, Oct. 1986, S. 123-130 *
POWELL,R.A. *
Stress Reduction in TiSi2 Films: In: IBM TechnicalDisclosure Bulletin., Vol.29, No.11, April 1987, S.4846 *
TING, C.Y.: et al. High Temperature Process Limitation on TiSi¶2¶ In:J. Electrochem. Soc.,H.121986, S. 2621-2625 insb. S. 2622, re. Sp. *
van de VEN, E.P.: Plasma TEOS Process for Interlayer Dielectric Applications. In: Solid State Technology, April 1988, S. 119-122 *

Also Published As

Publication number Publication date
DE3925158C2 (de) 1993-05-27

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69724317T2 (de) Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
EP0920059A2 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10257902A1 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2615754C2 (de)
DE102005030065A1 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
EP0163871A1 (de) Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden
DE4337889A1 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE4029826C2 (de)
DE102009020348A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2409910A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3925158C2 (de)
DE10134500A1 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE2244062A1 (de) Ohmscher anschlusskontakt fuer ein silizium-halbleiterbauelement
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
EP0965654B1 (de) Verfahren zur Erzeugung metallhaltiger Schichten

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/90

D2 Grant after examination
8364 No opposition during term of opposition