DE3918263A1 - Verfahren und schaltungsanordnung zur gewinnung eines lochtaktes - Google Patents
Verfahren und schaltungsanordnung zur gewinnung eines lochtaktesInfo
- Publication number
- DE3918263A1 DE3918263A1 DE19893918263 DE3918263A DE3918263A1 DE 3918263 A1 DE3918263 A1 DE 3918263A1 DE 19893918263 DE19893918263 DE 19893918263 DE 3918263 A DE3918263 A DE 3918263A DE 3918263 A1 DE3918263 A1 DE 3918263A1
- Authority
- DE
- Germany
- Prior art keywords
- time
- clock
- system clock
- selective
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine
Schaltungsanordnung zur Gewinnung eines Lochtaktes in der
elektrischen Nachrichtentechnik.
Sollen mehrere zueinander plesiochrone Digitalsignale in
einer übergeordneten Einrichtung miteinander verarbeitet
werden, so müssen sie an den Takt dieser übergeordneten
Einrichtung angepaßt werden. Eine solche übergeordnete
Einrichtung ist z.B. ein Multiplexgerät, das aus mehreren
plesiochronen Digitalsignalen ein Digitalsignal einer
höheren Hierarchiestufe bildet.
Die erforderliche Taktanpassung geschieht durch das
sogenannte Stopfen. Das anzupassende Digitalsignal wird
zunächst in einen elastischen Speicher eingeschrieben und
dann wieder ausgelesen. Das Auslesen geschieht mit einem
Lochtakt.
Der Lochtakt wird erzeugt, indem ein höherfrequenter
Systemtakt durch Ausblenden von Taktperioden so in seiner
Taktfrequenz in einer festgelegten Zeit reduziert wird, daß
eine Quasianpassung zum Eingangsdatenstrom entsteht. Eine
Feinkorrektur zur Anpassung wird durch ein Stopfkriterium
durchgeführt.
Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren und
eine Schaltungsanordnung zur Gewinnung eines Lochtaktes
anzugeben, wobei das Verfahren und die Schaltungsanordnung
für hohe Bitraten geeignet sein soll.
Diese Aufgabe wird durch ein Verfahren nach dem
Patentanspruch 1 bzw. durch eine Schaltungsanordnung nach
dem Patentanspruch 2 gelöst.
Die Erfindung wird an Hand eines in der Figur dargestellten
Ausführungsbeispiels beschrieben.
Es bedeuten:
z 1: | |
ein erster Zähler | |
Z 2: | ein zweiter Zähler |
Z 3: | ein dritter Zähler |
T L : | ein Laufzeitglied |
T₀: | ein Systemtakt |
T₀′: | ein verzögerter Systemtakt |
T A : | ein Arbeitstakt |
T S : | zeitselektive Signale |
St: | Steuersignale |
LT: | ein Lochtakt |
Der erste Zähler Z 1 wird vom Systemtakt T 0 getaktet. So wird
durch Frequenzteilung durch einen Divisor n der Arbeitstakt
T A erzeugt. Der erste Zähler Z 1 erzeugt außerdem innerhalb
einer Periode des Arbeitstaktes T A eine Anzahl m periodisch
wiederkehrende zeitselektive Signale T S .
Der zweite Zähler Z 2 wird mit dem Arbeitstakt T A getaktet
und erzeugt als Steuersignale St alle zeitselektiven
Taktzeitpunkte für einen periodischen Rahmenaufbau.
Dem dritten Zähler Z 3 werden die Steuersignale St, die
zeitselektiven Signale T S und der über das Laufzeitglied T L
gewonnene verzögerte Systemtakt T 0′ zugeführt. Der dritte
Zähler besteht aus bistabilen Elementen, die mit dem
verzögerten Systemtakt T 0′ getaktet sind. An ihren Eingängen
liegen die Steuersignale St und die zeitselektiven Signale
T S an. Der dritte Zähler Z 3 ist so ausgebildet, daß während
der Aktivzeit der Steuersignale St und der zeitselektiven
Signale T S kein Weiterschalten mit dem verzögerten
Systemtakt T 0′ am Ausgang des bistabilen Elementes erfolgt,
so daß sich eine Wirkung ergibt, die der Wirkung einer
Taktausblendung gleichkommt. Das Ergebnis dieser
Taktausblendung kann als Lochtakt LT zur Taktung weiterer
Teilerstufen verwendet werden.
Claims (2)
1. Verfahren zur Gewinnung eines Lochtaktes mit folgenden
Verfahrensschritten:.
- a) Aus einem Systemtakt (T 0) wird durch Frequenzteilung ein Arbeitstakt T A erzeugt. Dabei werden innerhalb einer Periode des Arbeitstaktes eine Anzahl periodisch wiederkehrende zeitselektive Signale (T S ) erzeugt.
- b) Aus dem Arbeitstakt (T A ) werden als Steuersignale (St) alle zeitselektiven Taktzeitpunkte für einen periodischen Rahmenaufbau erzeugt.
- c) Die Steuersignale (St), die zeitselektiven Signale (T S ) und ein verzögerter Systemtakt (T 0′) werden so verarbeitet, daß während der Aktivzeit der Steuersignale (St) und der zeitselektiven Signale (T S ) kein Weiterschalten des verzögerten Systemtaktes (T 0′) erfolgt.
2. Schaltungsanordnung zur Gewinnung eines Lochtaktes mit
folgenden Merkmalen:
- a) Es ist ein erster Zähler (Z 1) vorgesehen, der von einem Systemtakt (T 0) getaktet wird, durch Frequenzteilung einen Arbeitstakt (T A ) und innerhalb einer Periode des Arbeitstaktes (T A ) eine Anzahl periodisch wiederkehrende zeitselektiven Signale (T S ) erzeugt.
- b) Es ist ein zweiter Zähler (Z 2) vorgesehen, der mit dem Arbeitstakt (T A ) getaktet wird und als Steuersignale (St) alle zeitselektiven Taktzeitpunkte für einen periodischen Rahmenaufbau erzeugt.
- c) Es ist ein dritter Zähler (Z 3) vorgesehen, dem die Steuersignale (St), die zeitselektiven Signale (T S ) und ein über ein Laufzeitglied (T L ) verzögerter Systemtakt (T 0′) zugeführt werden.
- d) Der dritte Zähler (Z 3) besteht aus bistabilen Elementen, die mit dem verzögerten Systemtakt (T 0′) getaktet sind. An ihren Eingängen liegen die Steuersignale (St) und die zeitselektiven Signale (T S ) an.
- e) Der dritte Zähler (Z 3) ist so ausgebildet, daß während der Aktivzeit der Steuersignale (St) und der zeitselektiven Signale (T S ) kein Weiterschalten mit dem verzögerten Systemtakt (T 0′) am Ausgang des bistabilen Elementes erfolgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893918263 DE3918263C2 (de) | 1989-06-05 | 1989-06-05 | Verfahren und Schaltungsanordnung zur Gewinnung eines Lochtaktes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893918263 DE3918263C2 (de) | 1989-06-05 | 1989-06-05 | Verfahren und Schaltungsanordnung zur Gewinnung eines Lochtaktes |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3918263A1 true DE3918263A1 (de) | 1990-12-06 |
DE3918263C2 DE3918263C2 (de) | 1997-03-27 |
Family
ID=6382080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893918263 Expired - Fee Related DE3918263C2 (de) | 1989-06-05 | 1989-06-05 | Verfahren und Schaltungsanordnung zur Gewinnung eines Lochtaktes |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3918263C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4217911A1 (de) * | 1992-05-30 | 1993-12-02 | Bundesrep Deutschland | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale |
DE10121461A1 (de) * | 2001-05-02 | 2002-11-14 | Infineon Technologies Ag | Taktversatzausgleich zwischen einem Bluetooth-Kommunikationsteilnehmer und einer mit dem Teilnehmer verbundenen Bluetooth-Sendebaugruppe |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2944777A1 (de) * | 1978-11-06 | 1980-05-14 | Sits Soc It Telecom Siemens | Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems |
-
1989
- 1989-06-05 DE DE19893918263 patent/DE3918263C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2944777A1 (de) * | 1978-11-06 | 1980-05-14 | Sits Soc It Telecom Siemens | Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4217911A1 (de) * | 1992-05-30 | 1993-12-02 | Bundesrep Deutschland | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale |
DE10121461A1 (de) * | 2001-05-02 | 2002-11-14 | Infineon Technologies Ag | Taktversatzausgleich zwischen einem Bluetooth-Kommunikationsteilnehmer und einer mit dem Teilnehmer verbundenen Bluetooth-Sendebaugruppe |
Also Published As
Publication number | Publication date |
---|---|
DE3918263C2 (de) | 1997-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0475497B1 (de) | Stopfentscheidungsschaltung für eine Anordnung zur Bitratenanpassung | |
DE4027208A1 (de) | Digitalfilter | |
DE10249886A1 (de) | Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften | |
DE3044761A1 (de) | Digitales vergroesserungssystem fuer ein abgetastetes bild | |
EP0408130A2 (de) | Anordnung zur Bitratenanpassung zweier Signale | |
DE2541054A1 (de) | Schaltungsanordnung zur erzeugung einer phasenmodulierten traegerschwingung in abhaengigkeit von digital dargestellten eingangsdaten | |
DE1909657C3 (de) | Digitales Filter | |
EP0275406A1 (de) | Verfahren und Anordnung zur Rückgewinnung des Taktes oder der Taktphase eines synchronen oder plesiochronen Digitalsignals | |
DE4009823C2 (de) | ||
DE2248423B2 (de) | Ladungsübertragungssy stern | |
DE2850555C2 (de) | ||
DE4446988B4 (de) | Schneller Testmustergenerator | |
DE1947381A1 (de) | Signalerzeugungsschaltungen | |
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
EP0099101A2 (de) | Synchroner Takterzeuger für Digitalsignal-Multiplexgerät | |
DE60030026T2 (de) | Öffnungsverzerrungsreduktion in parallelem A/D-Wandler | |
DE3918263A1 (de) | Verfahren und schaltungsanordnung zur gewinnung eines lochtaktes | |
DE2415863A1 (de) | Vorrichtung zur messung der winkelbewegung eines koerpers | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE3230329C2 (de) | ||
DE3743434A1 (de) | Zeitsignalgeber | |
DE4431791C2 (de) | Signalauswahlvorrichtung | |
DE3046772A1 (de) | Taktgenerator | |
DE10214070A1 (de) | Digitalsignalübergangsspaltungsverfahren und -vorrichtung | |
DE2529448A1 (de) | Schaltungsanordnung zur umwandlung von nrz-signalen in rz-signale, insbesondere fuer die synchrone zeitmultiplexbildung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |