DE3912335A1 - Verfahren und anordnung zum pruefen von mehradrigen datenuebertragungswegen - Google Patents

Verfahren und anordnung zum pruefen von mehradrigen datenuebertragungswegen

Info

Publication number
DE3912335A1
DE3912335A1 DE19893912335 DE3912335A DE3912335A1 DE 3912335 A1 DE3912335 A1 DE 3912335A1 DE 19893912335 DE19893912335 DE 19893912335 DE 3912335 A DE3912335 A DE 3912335A DE 3912335 A1 DE3912335 A1 DE 3912335A1
Authority
DE
Germany
Prior art keywords
test pattern
test
peripheral
central control
log
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19893912335
Other languages
English (en)
Other versions
DE3912335C2 (de
Inventor
Albrecht Dipl Phys Dr Weinert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19893912335 priority Critical patent/DE3912335C2/de
Publication of DE3912335A1 publication Critical patent/DE3912335A1/de
Application granted granted Critical
Publication of DE3912335C2 publication Critical patent/DE3912335C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica

Description

In Datenverarbeitungsanlagen, z. B. Automatisierungssystemen, sind häufig periphere Einheiten räumlich von der Zentraleinheit getrennt. Oft liegen auch im Signalweg zwischen der Zentral­ einheit und den peripheren Einheiten weitere Baugruppen, wie Bustreiber und Umsetzer.
Es sind verschidene Verfahren zur Fehlererkennung und -lokalisierung auf Übertragungswegen be­ kannt, die im wesentlichen darauf beruhen, daß durch Zufügen von Signalen zu den Nutzsignalen, z. B. dem sogenannten Parity-Bit, redundante Signale übertragen werden oder daß durch Rückmeldungen ihr einwandfreier Empfang bestätigt wird. Betrifft ein Fehler eine Baugruppe, die nur selten angesprochen wird, so kann er lange unaufgedeckt bleiben, wenn nur die Nutz­ signale für die Fehlererkennung herangezogen werden. Um dies zu vermeiden, spricht man Baugruppen, auf die nur selten, unregel­ mäßig oder über längere Zeit mit immer gleichen Daten zugegrif­ fen wird, in einer zur Fehleraufdeckung geeigneten Weise und unabhängig vom jeweiligen Anwenderprogramm regelmäßig mit Test­ signalen an. In der DE-OS 26 47 367 und der Zeitschrift "Rege­ lungstechnische Praxis" 23 (1981), Heft 8, Seiten 285 bis 292 ist vorgeschlagen, mit einem Überwachungsprogramm in regel­ mäßigen Zeitabständen Signalwechsel in den Ausgabestufen von peripheren Einheiten zu erzeugen und diese Signalwechsel durch Abfragen von Rückführeingängen zu überprüfen. Bei Fehlern in den betreffenden Aus- oder Eingabestufen oder bei Kurzschlüssen und Unterbrechungen werden Fehlermeldungen ausgegeben. Die für die Fehlererkennung notwendigen Signalwechsel sind so kurz, daß die angeschlossenen Stellglieder wegen ihrer mechanischen Träg­ heit nicht ansprechen. Ein von dem Anwenderprogramm gesteuerter Prozeß wird daher nicht gestört. Eine solche Überwachung nimmt Zeit in Anspruch, die dem Anwenderprogramm nicht mehr zur Ver­ fügung steht.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung zu schaffen, mit der mehradrige Datenübertragungswege weitgehend vollständig in kurzer Zeit geprüft werden können, ohne daß der vom Anwenderprogramm ge­ steuerte Prozeß gestört wird. Zur Überwachung von Datenwegen von und zu Baugruppen, deren Ausgangssignale sich auch nicht kurzzeitig zu Prüfzwecken ändern dürfen, werden Testmuster­ register nach Anspruch 2 eingesetzt. Vorteilhaft ist deren Einsatz insbesondere zur Durchführung des Verfahrens nach An­ spruch 1.
Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst.
Anhand der Zeichnung werden im folgenden die Erfindung sowie deren Ausgestaltungen und Ergänzungen näher beschrieben und erläutert.
Eine Zentraleinheit ZE ist über einen Adressenbus AD und einen Datenbus DB sowie gegebenenfalls einen nicht dargestellten Steuersignalbus mit mehreren peripheren Einheiten, im Beispiel einer Eingabeeinheit PEE und einer Ausgabeeinheit PEA, verbun­ den. Die peripheren Einheiten enthalten jeweils einen mit dem Adressenbus AD verbundenen Adressendecodierer ADC 1, ADC 2, der auf die Adresse der jeweiligen peripheren Einheit eingestellt ist. Eine Ausgabeschaltung AS der peripheren Ausgabeeinheit PEA kann in der bei Prozeßsteuerungen üblichen Weise ausge­ staltet sein. Sie kann z. B. aus einem Register und Ausgangs­ stufen bestehen, welche Stellglieder SG, z. B. Relais, oder Anzeigelampen ansteuern. Im Falle eines acht Bit breiten Daten­ busses DB gibt eine solche Ausgabeschaltung acht Ausgangs­ signale ab. Sie kann aber auch einen Demultiplexer enthalten, so daß mit dem empfangenen acht Bit breiten Datensignal einer von 256 Ausgängen geschaltet werden kann. Dient die periphere Ausgabeeinheit zur Ausgabe von Analogsignalen, enthält sie einen Digital-Analog-Umsetzer, der die eingehenden Daten in ein Analogsignal umsetzt und über einen Ausgabeverstärker einem Stellglied zuführt. Es können zwei oder mehr aufeinanderfol­ gende Datenwörter zu einem Datenwort, z. B. zu einem 16 Bit breiten Datenwort, zusammengesetzt werden, und es kann ferner in der Ausgabeschaltung ein Demultiplexer vorhanden sein, der, von einem weiteren Datenwort gesteuert, das Analogsignal auf einen von mehreren Ausgängen schaltet.
Eingabeschaltungen ES der peripheren Eingabeeinheiten PEE sind entsprechend den Ausgabeschaltungen AS so aufgebaut, daß sie binäre Eingangssignale aufnehmen und parallel über den Daten­ bus DB an die Zentraleinheit ZE geben oder daß sie einen De­ multiplexer enthalten, der, durch Abfrage von der Zentral­ einheit ZE gesteuert, das Signal an einen von einer Vielzahl von Eingängen auf den Datenbus DB durchschaltet, wobei im Falle von Analogsignalen ein Analog-Digital-Umsetzer vorhanden ist.
Die ordnungsgemäße Übertragung von Daten und Adressen zu den peripheren Einheiten sowie die Ansteuerung von Stellgliedern, Lampen und dergleichen kann dadurch überwacht werden, daß die Ausgangssignale der peripheren Ausgabeeinheiten auf Eingabe­ einheiten rückgeführt sind und die entsprechenden Eingänge dieser Eingabeeinheiten abgefragt werden. Damit können nicht nur die Datenübertragungswege zwischen der zentralen Einheit ZE und den peripheren Einheiten PEA, PEE überwacht werden, sondern es können auch kurzschlüsse und Unterbrechungen in den Aus­ gangsleitungen der peripheren Ausgabeeinheiten festgestellt werden. Hilfskontakte der Stellglieder können, wie mit einer gestrichelt gezeichneten Verbindung veranschaulicht ist, zur Prüfung der Stellglieder herangezogen werden. Eine solche Über­ wachung wird zweckmäßig mit den durch den Betrieb der Anlage bedingten Ausgabe- und Stellbefehlen durchgeführt. Je seltener solche Befehle ausgeführt werden, desto lückenhafter und unzu­ verlässiger wird die Überwachung. Man kann die Prüfintervalle, wie in der Zeitschrift "Regelungstechnische Praxis" 23 (1981), Heft 8, Seiten 285 bis 292 vorgeschlagen, dadurch verkürzen, daß man von Zeit zu Zeit Testmuster zu den peripheren Einheiten überträgt und etwaige Fehler über die Rückführung der Ausgangs­ signale auf die Eingänge der peripheren Eingabeeinheiten fest­ stellt. Solche Tests sind nur dann möglich, wenn damit Stell­ glieder nur kurzzeitig angesteuert werden, die aufgrund ihrer mechanischen Trägheit während der kurzen Testzeiten nicht an­ sprechen, oder wenn eine kurzzeitige Betätigung der Stellglied­ der nicht stört. Damit diese Tests wenig Zeit in Anspruch neh­ men, werden gemäß der vorliegenden Erfindung Testmuster ver­ wendet, die bei geringer Anzahl eine vollständige Überwachung der Übertragungswege auf Unterbrechung sowie Kurzschluß zwi­ schen den Adern der Leitungen sowie gegen Masse und die Ver­ sorgungsleitungen ermöglichen. Im Falle von Datenwegen mit einer Breite von acht Bit sind nur sechs Testmuster erforder­ lich, und zwar die Hexadezimalzahlen 55, AA, 33, CC, 0F und F0. Bei 16 Bit breiten Datenleitungen sind acht Testmuster erfor­ derlich, und zwar 5555, AAAA, 3333, CCCC, 0F0F, F0F0, 00FF sowie FF00. Anstatt der angegebenen Testmuster können auch solche verwendet werden, die durch entsprechende Permutationen in allen angegebenen Testmustern hervorgehen.
Allgemein gilt, daß bei einer Breite der Datenleitung von 2 N + R Bit (1 R 2 N ) Testmuster mit einer Stellenzahl von 2 N + R verwendet werden, in denen Gruppen von je 2 n Signalen log. "0" und 2 n Signalen log. "1" (n = 0, 1, 2 . . . N) aufein­ anderfolgen, und zwar je Zahlenwert n einmal beginnend mit dem Signal log. "0" und einmal mit dem Signal log. "1". Im Falle R < 2 N bleibt die letzte Gruppe von Signalen log. "0" bzw. log. "1" unvollständig.
In Fig. 2 ist dies an einem Beispiel mit einer Datenbreite von neun Bit veranschaulicht. Es sind acht Testmuster mit je neun Stellen erforderlich, die in acht Zeilen und neun Spalten geschrieben sind, die mit den Ziffern 1 bis 8 bzw. 1 bis 9 bezeichnet sind. Im gewählten Ausführungsbeispiel ist N = 3 und R = 1, so daß n die Werte 0, 1, 2, 3 annimmt. Für n = 0 ergeben sich die beiden in den Zeilen 1 und 2 angegebenen Testmuster, für n = 1 die Testmuster in den Zeilen 3 und 4, für n = 2 die in den Zeilen 5 und 6 und für n = 3 die beiden letzten Test­ muster in den Zeilen 7 und 8.
Der in Fig. 2 angegebene Satz von Testmustern ist nicht der einzige. Jeder andere Satz ist diesem gleichwertig, der durch Permutation der Spalten aus diesem ersten Satz hervorgeht. Es kann z. B. die Spalte 9 mit der Spalte 2 vertauscht werden oder zwischen die Spalten 1 und 2 eingefügt werden. Es sind alle Permutationen, auch mehrfache, erlaubt. Wichtig ist nur, daß die Permutationen mit vollständigen Spalten, also in allen Testmustern durchgeführt werden. Selbstverständlich können auch die nach der oben angegebenen Regel gebildeten Testmuster verwendet werden.
Für das bisher beschriebene Testverfahren ist eine Anordnung vorausgesetzt, in der eine kurzzeitige Ansteuerung der Stell­ glieder zugelassen ist. Ist diese Voraussetzung nicht gegeben, enthalten nach einer Weiterbildung der Erfindung die peripheren Einheiten Testmusterregister TMR 1, TMR 2, in welche von der Zentraleinheit ZE beliebige Testmuster eingetragen und aus denen sie wieder rückgelesen werden können. Durch Vergleich der von der Zentraleinheit ausgegebenen und wieder empfangenen Testmuster können Fehler der Übertragungswege ermittelt werden. Selbstverständlich werden in diesem Falle die Aus- und Eingänge der peripheren Einheiten sowie die Stellglieder selbst nicht überprüft. Zweckmäßig werden auch in einer solchen Anordnung mit gesonderten Testmusterregistern die erfindungsgemäßen Test­ muster verwendet, damit die unabhängig vom Anwenderprogramm ablaufenden Prüfzyklen möglichst wenig Zeit in Anspruch nehmen, aber dennoch die Datenwege möglichst vollständig auf Kurzschluß und Unterbrechung überwacht werden. Dank der sonstigen Funk­ tionslosigkeit der Testmusterregister laufen die Testzyklen vollkommen unabhängig vom jeweiligen Anwenderprogramm. Mit dem Testverfahren können in Abhängigkeit davon, bei wievielen und welchen peripheren Einheiten Fehler auftreten, Hinweise zur Fehlerlokalisierung gegeben werden; es kann z. B. festgestellt werden, ob nur eine einzelne periphere Einheit einen Fehler erzeugt oder eine Gruppe von peripheren Einheiten, ein Bau­ gruppenträger oder ein Schrank oder ob gar der Fehler in einem allen Baugruppen gemeinsamen Datenweg auftritt.
Das erfindungsgemäße Testverfahren ist nicht auf die Über­ wachung von Datenwegen zwischen einer Zentraleinheit und peri­ pheren Einheiten beschränkt, es kann in jedem System mit mehre­ ren Baugruppen angewandt werden. Auch die Verwendung von Test­ musterregistern ist in beliebigen Baugruppen möglich.
Die Gesamtheit der Testmusterregister kann als ein Speicher betrachtet werden, in dem jedes Register eine Zelle bildet. Es können daher die üblichen Speichertestverfahren auf die Gesamt­ heit der Testmusterregister angewandt werden und damit Baugrup­ penfehler, die darin bestehen, daß eine oder mehrere Baugruppen mit mehreren Adressen angesprochen werden, sowie auch andere Adressierungs- oder Einsteckfehler aufgedeckt werden.

Claims (2)

1. Verfahren zum Prüfen von mehradrigen Datenübertragungswegen, bei dem über den jeweiligen Datenübertragungsweg Testmuster übertragen werden und das übertragene Testmuster mit dem ge­ sendeten Testmuster verglichen wird, dadurch ge­ kennzeichnet, daß ein Satz von Testmustern ver­ wendet wird, der durch beliebige einander entsprechende Permutationen in Testmustern mit einer Stellenzahl von 2N + R (1 R 2 N ) gebildet ist, die dadurch erzeugt sind, daß in aufeinanderfolgenden Stellen in den Testmustern abwech­ selnd 2 n Signale log. "0" und 2 n Signale log. "1" (n = 0, 1, 2 . . . N) aufeinanderfolgen, und zwar je Zahlenwert n einmal beginnend mit dem Signal log. "0" und einmal mit dem Signal log. "1", wobei im Falle R 2 N die letzte Gruppe von Signalen log. "0" bzw. log. "1" unvollständig ist.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, mit einer Zentraleinheit und mehreren von dieser gesteuerten Baugruppen, dadurch gekennzeichnet, daß jede Baugruppe ein Testmusterregister (TMR 1, TMR 2) enthält, dessen Stellenzahl mindestens gleich der Stellenzahl der Test­ muster ist, in das die Testmuster von der Zentraleinheit ein­ geschrieben und aus dem sie in die Zentraleinheit rückgelesen werden, und daß jeweils das von der Zentraleinheit ausgegebene und das von ihr empfangene rückgelesene Testmuster miteinander verglichen werden.
DE19893912335 1989-04-14 1989-04-14 Verfahren und Anordnung zum Prüfen von mehradrigen Datenübertragungswegen Expired - Fee Related DE3912335C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893912335 DE3912335C2 (de) 1989-04-14 1989-04-14 Verfahren und Anordnung zum Prüfen von mehradrigen Datenübertragungswegen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893912335 DE3912335C2 (de) 1989-04-14 1989-04-14 Verfahren und Anordnung zum Prüfen von mehradrigen Datenübertragungswegen

Publications (2)

Publication Number Publication Date
DE3912335A1 true DE3912335A1 (de) 1990-10-18
DE3912335C2 DE3912335C2 (de) 1997-07-24

Family

ID=6378708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893912335 Expired - Fee Related DE3912335C2 (de) 1989-04-14 1989-04-14 Verfahren und Anordnung zum Prüfen von mehradrigen Datenübertragungswegen

Country Status (1)

Country Link
DE (1) DE3912335C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4327035A1 (de) * 1993-08-12 1995-02-16 Daimler Benz Ag Anordnung zur bidirektionalen Datenübertragung
DE19509117A1 (de) * 1995-03-17 1996-09-19 Ant Nachrichtentech Verfahren zur Überwachung der Übertragungsqualität digitalisierter Signale

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2647367A1 (de) * 1976-10-20 1978-04-27 Siemens Ag Redundante prozessteueranordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2647367A1 (de) * 1976-10-20 1978-04-27 Siemens Ag Redundante prozessteueranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z.: KÜHN, M.: Eine Prüffolge für die parallele Bilddatenverwaltung, in: Technische Mitteilungen des RFZ, H. 2, 1988, S. 25-28 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4327035A1 (de) * 1993-08-12 1995-02-16 Daimler Benz Ag Anordnung zur bidirektionalen Datenübertragung
DE19509117A1 (de) * 1995-03-17 1996-09-19 Ant Nachrichtentech Verfahren zur Überwachung der Übertragungsqualität digitalisierter Signale

Also Published As

Publication number Publication date
DE3912335C2 (de) 1997-07-24

Similar Documents

Publication Publication Date Title
DE2256135C3 (de) Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE2328869A1 (de) Verfahren zur pruefung eines digitalen speichersystems sowie zur durchfuehrung dieses verfahrens dienendes selbstpruefendes digitales speichersystem
EP1641126A2 (de) Schaltungsanordnung zum Analog/Digital-Wandeln
DE19930169B4 (de) Testeinrichtung und Verfahren zum Prüfen eines Speichers
EP0325318B1 (de) Vermittlungsanlage
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
EP1246033A1 (de) Verfahren zur Überwachung konsistenter Speicherinhalte in redundanten Systemen
DE3634352A1 (de) Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus
EP0186040B1 (de) Integrierter Halbleiterspeicher
DE1910582A1 (de) Digitales Speichersystem
DE3912335C2 (de) Verfahren und Anordnung zum Prüfen von mehradrigen Datenübertragungswegen
DE2153116C3 (de) Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher
DE3916811A1 (de) Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung
DE4233271C2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion
DE3005872A1 (de) Pruefeinrichtung fuer eingabebaugruppen und ausgabebaugruppen einer programmierbaren steuerung
EP0035772B1 (de) Mikroprogramm-Steuereinrichtung
DE4107007A1 (de) Elektronisches geraet
EP0379695A1 (de) Verfahren zur Überprüfung von Verbindungs- und/oder Schalteinrichtungen und/oder -leitungen
CH625067A5 (en) Device for error processing in a microprogram-controlled data processing system.
DE2525438A1 (de) Ueberwachungsanordnung zur ueberwachung zentraler einrichtungen
DE2839345C2 (de)
WO2005048270A1 (de) Integrierte schaltung, testsystem und verfahren zum auslesen eines fehlerdatums aus der integrierten schaltung
AT396195B (de) Schaltungsanordnung zur eingabe von information in einen rechner
DE10203570A1 (de) Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem Halbleiterspeicherbaustein
DE2152915A1 (de) Verfahren und einrichtung zur gesicherten datenfernuebertragung in einrichtungen zum ueberwachen von fertigungsanlagen mit hilfe von datenverarbeitungsanlagen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination
8110 Request for examination paragraph 44
8170 Reinstatement of the former position
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee