CH625067A5

CH625067A5 - Device for error processing in a microprogram-controlled data processing system.

Info

Publication number: CH625067A5
Application number: CH1564177A
Authority: CH
Inventors: Juergen Dipl Ing Bethmann
Original assignee: Siemens Ag
Priority date: 1977-08-18
Filing date: 1977-12-20
Publication date: 1981-08-31
Also published as: BE869852A; IT7826704A0; FR2400731A1; DE2737350B1; GB1584537A; DE2737350C2; JPS5443436A; NL7806903A; IT1097648B

Description

Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung gemäss dem Oberbegriff des Patentanspruches 1 zu schaffen, die dieses Zurückverfolgen von Elementaroperationen wesentlich erleichtert, die vor einem festgestellten Fehler abgelaufen sind. The invention is therefore based on the object of creating a device according to the preamble of patent claim 1, which considerably facilitates this tracing back of elementary operations that expired before a detected error.

Ausgehend von der Überlegung, dass dieses Zurückverfolgen möglich sein müsste, wenn die Mikroprogrammadressen einer grösseren Folge von Mikrobefehlen auch nach einem aufgetretenen Fehler noch ohne weiteres reproduzierbar sind, wird die obengenannte Aufgabe erfindungsgemäss mit den im Kennzeichen des Patentanspruches 1 beschriebenen Merkmalen gelöst. Diese Lösung hat den Vorteil, mit einfachen schaltungstechnischen Mitteln zu ermöglichen, die Adressen einer grösseren Anzahl zuletzt abgelaufener Mikrobefehle im dynamischen Betrieb abzuspeichern und in umgekehrter Reihenfolge ihres Abspeicherns im Stop- oder Fehlerzustand der Datenverarbeitungsanlage wieder auszulesen. Based on the consideration that this tracing back should be possible if the microprogram addresses of a larger sequence of microinstructions can still be reproduced easily even after an error has occurred, the above-mentioned object is achieved according to the invention with the features described in the characterizing part of patent claim 1. This solution has the advantage of making it possible, using simple circuitry means, to store the addresses of a larger number of recently expired microinstructions in dynamic operation and to read them out again in the reverse order of their storage when the data processing system is in a stop or error state.

Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen gekennzeichnet und in der nachfolgenden Beschreibung eines Ausführungsbeispiels näher erläutert. Developments of the invention are characterized in the dependent claims and explained in more detail in the following description of an embodiment.

Ein Ausführungsbeispiel der Erfindung ist in der einzigen Zeichnung insoweit detailliert dargestellt, als es zum Verständnis der Erfindung notwendig ist. Dabei sind dann solche Teile einer Datenverarbeitungsanlage, die nicht unmittelbar durch die Erfindung berührt sind, nur als Blockschaltbild dargestellt, um das Zusammenarbeiten der erfindungsgemäss ausgebildeten Einrichtung mit diesen Teilen der Datenverarbeitungsanlage soweit zum Verständnis notwendig, anzudeuten. An embodiment of the invention is shown in detail in the single drawing insofar as it is necessary to understand the invention. Those parts of a data processing system which are not directly affected by the invention are then only shown as a block diagram in order to indicate the cooperation of the device according to the invention with these parts of the data processing system as far as is necessary for understanding.

Den Arbeitsablauf einer in ihrer Gesamtheit nicht dargestellten Steuereinheit der Datenverarbeitungsanlage bestimmende Mikroprogramme können in einem beschreibbaren Steuerspeicher WCM, der beispielsweise auch einen für Maschinenprogramme nicht zugänglichen Teil des Hauptspeichers der Datenverarbeitungsanlage bildet, und/oder in einem Festwertspeicher ROM niedergelegt sein. Der Registerinhalt eines Mikroprogramm-Adressenregisters MPAR stellt die vollständige Adresse für einen eine nachfolgende Elementaroperation definierenden Mikrobefehl eines Mikroprogramms dar. Der Registerinhalt zerfällt in zwei Teile, in ein Feld für eine Mikrobe-fehlsadresse ADR und ein Speicherauswahlfeld SA, dessen Bitkonfiguration definiert, aus welchem der adressierbaren Mikro-programmspeicher WCM bzw. ROM dieser Mikrobefehl am adressierten Speicherplatz auszuwählen ist. Wie in der Figur angedeutet ist, wird die Bitkonfiguration des Speicherauswahlfeldes SA in einer Auswahlsteuereinheit ausgewertet, deren Ausgangssignale über schematisch angedeutete Schaltglieder den ausgewählten Mikroprogrammspeicher WCM bzw. ROM mit der Mikrobefehisadresse ADR zu adressieren gestatten. Die weitere Verarbeitung eines ausgelesenen Mikrobefehls innerhalb der Steuereinheit der datenverarbeitenden Anlage ist hier nicht mehr dargestellt, da sie im vorliegenden Zusammenhang ohne Bedeutung ist. The microprocessor determining the workflow of a control unit (not shown in its entirety) of the data processing system can be stored in a writable control memory WCM, which for example also forms part of the main memory of the data processing system that is not accessible to machine programs, and / or in a read-only memory ROM. The register content of a microprogram address register MPAR represents the complete address for a microinstruction of a microprogram which defines a subsequent elementary operation. The register content is divided into two parts, into a field for a microbe command address ADR and a memory selection field SA, the bit configuration of which defines which one addressable micro program memory WCM or ROM this micro command is to be selected at the addressed memory location. As indicated in the figure, the bit configuration of the memory selection field SA is evaluated in a selection control unit, the output signals of which, via schematically indicated switching elements, allow the selected microprogram memory WCM or ROM to be addressed with the microinstruction address ADR. The further processing of a read-out microinstruction within the control unit of the data processing system is no longer shown here, since it is irrelevant in the present context.

Eine längere Folge solcher, jeweils auf eine Elementaroperation der Steuereinheit der Datenverarbeitungsanlage bezogener Mikroprogrammadressen soll nun derart zwischengespeichert werden, dass sie über einen längeren Zeitraum verfügbar ist. Damit soll in einem festgestellten Fehlerfall anhand dieser Adressen die Vorgeschichte zu ermitteln sein, die zu diesem Fehler geführt hat. Dazu ist ein Elementaroperationen-Speicher 5 EO-M vorgesehen, der beispielsweise 128 Speicherplätze für je eine Mikroprogrammadresse aufweist. Wenn eine vollständige Mikroprogrammadresse, wie in diesem Ausführungsbeispiel angenommen, 16 Bitstellen umfasst, dann lässt sich so ein Speicher aus 16 Speicherbausteinen in Halbleitertechnologie mit jeweils io 128 Speicherzellen zu je einem Bit aufbauen, wie in der Zeichnung schematisch angegeben ist. Eingangsseitige Datenschreib-leitungen 10 bis 115 dieses Elementaroperationen-Speichers EO-M sind mit den Ausgängen des Mikroprogramm-Adressregisters MPAR verbunden, ausgangsseitige Datenleseleitungen 15 00 bis 015 sind über je ein UND-Glied UG1 zum gegenseitigen Entkoppeln und einen Abschlusswiderstand R1 an negative Betriebsspannung-UB angeschlossen. Mit jeder dieser Ausgangsleitungen ist eine mit ihrem zweiten Anschluss an Masse liegende Leuchtdiode LED zwischen dem UND-Glied UG1 20 und dem Abschlusswiderstand R1 verbunden. Die Leuchtdioden können entweder in einem Anzeigefeld eines Prüfgerätes für Wartungszwecke oder einem Wartungsfeld der datenverarbeitenden Anlage selbst angeordnet sein. Aus dem Anzeigemuster der Leuchtdioden LED sind dann die Adressenbitsteilen 25 einer binär verschlüsselten Mikroprogrammadresse ablesbar. A longer sequence of such microprogram addresses, each relating to an elementary operation of the control unit of the data processing system, is now to be buffered in such a way that it is available over a longer period of time. In this way, in the event of a detected error, the addresses should be used to determine the history that led to this error. For this purpose, an elementary operations memory 5 EO-M is provided, which has, for example, 128 memory locations for each micro-program address. If a complete microprogram address, as assumed in this exemplary embodiment, comprises 16 bit positions, then a memory can be built up from 16 memory modules in semiconductor technology, each with 128 memory cells, each with one bit, as is shown schematically in the drawing. Input-side data write lines 10 to 115 of this elementary operations memory EO-M are connected to the outputs of the microprogram address register MPAR, output-side data read lines 15 00 to 015 are each connected via an AND gate UG1 for mutual decoupling and a terminating resistor R1 to negative operating voltage. UB connected. Each of these output lines is connected to a light-emitting diode LED with its second connection to ground between the AND gate UG1 20 and the terminating resistor R1. The light-emitting diodes can either be arranged in a display field of a test device for maintenance purposes or in a maintenance field of the data processing system itself. The address bit parts 25 of a binary-coded microprogram address can then be read from the display pattern of the light-emitting diodes LED.

Dieser Elementaroperation-Speicher EO-M soll nun derart betrieben werden, dass er im Normalzustand der datenverarbeitenden Anlage, d.h. solange sie fehlerfrei arbeitet, jeweils die Folge der 128 zuletzt aufgerufenen Mikroprogrammadressen 3° enthält. Zum Adressieren dieses Speichers ist daher eine zyklisch zählende Vor-Rückwärtszählanordnung vorgesehen, die aus zwei hintereinandergeschalteten vierstelligen Vor-Rück-wärtszählern ZI bzw. Z2 aufgebaut ist. Diese handelsüblichen Zählerbausteine sind durch je ein Steuersignal an einem der 35 Eingänge U bzw. D auf die Zählrichtung «vorwärts» bzw. «rückwärts» einstellbar. Èin weiterer Eingang T der Vor-Rück-wärtszähler ZI bzw. Z2 bildet den Eingang für den Zählimpuls. In der Figur ist weiterhin angedeutet, dass die Bausteine untereinander durch Steuerleitungen CB für Übertrags- bzw. Borge-40 signale verbunden sind. This elementary operation memory EO-M is now to be operated such that it is in the normal state of the data processing system, i.e. as long as it works without errors, the sequence of the 128 micro-program addresses last called contains 3 °. To address this memory, a cyclically counting up-down counter arrangement is therefore provided, which is constructed from two four-digit up-down counters ZI and Z2 connected in series. These commercially available counter modules can be set to the “up” or “down” count direction by a control signal at one of the 35 inputs U or D. È Another input T of the up / down counter ZI or Z2 forms the input for the counting pulse. The figure also indicates that the modules are connected to one another by control lines CB for carry or borrow 40 signals.

Die beiden Vor-Rückwärtszähler ZI bzw. Z2 sind derart geschaltet, dass sie zusammen von 0 bis 127 zu zählen vermögen, dabei wird die höchste Stufe des zweiten Vor-Rückwärts-zählers Z2 nicht ausgenutzt. Dementsprechend sind die vier 45 Ausgangsleitungen des ersten Vor-Rückwärtszählers ZI zusammen mit drei niederwertigen Ausgangsleitungen des zweiten Vor-Rückwärtszählers Z2 mit sieben Adresseingängen A0 bis A6 des Elementaroperationen-Speichers EO-M verbunden. So lässt sich zyklisch fortschreitend je einer der 128 Speicherplätze 50 des Elementaroperationen-Speichers EO-M für jeweils eine Mikroprogrammadresse durch die Ausgangssignale der Vor-Rückwärtszähleinrichtung auswählen. The two up-down counters ZI and Z2 are switched in such a way that they can count together from 0 to 127, the highest level of the second up-down counter Z2 not being used. Accordingly, the four 45 output lines of the first up / down counter ZI together with three low-order output lines of the second up / down counter Z2 are connected to seven address inputs A0 to A6 of the elementary operation memory EO-M. In this way, one of the 128 memory locations 50 of the elementary operation memory EO-M can be selected in a cyclically progressive manner for one microprogram address in each case by the output signals of the up / down counter.

Der Vollständigkeit halber sei hier erwähnt, dass der Elementaroperationen-Speicher natürlich auch die üblichen Bau-55 steinauswahleingänge aufweist, diese sind hier jedoch nicht mehr dargestellt. Denn bei jedem Auswahlvorgang des Speichers wird hier jeder Speicherbaustein ausgewählt, deshalb wird diesen Auswahleingängen statisch, d.h. also fest verdrahtet, ein Signal zugeführt. For the sake of completeness, it should be mentioned here that the elementary operations memory naturally also has the usual block selection inputs, but these are no longer shown here. Because every time the memory is selected, each memory module is selected here, which is why these selection inputs are static, i.e. hard-wired, a signal fed.

60 Dieser Vor-Rückwärtszähleinrichtung ZI, Z2 ist eine Eingangsschaltung zugeordnet, die Steuersignale zur Einstellung der Zählrichtung «vorwärts» bzw. «rückwärts», sowie die Zählimpulse liefert. In der Steuereinheit der datenverarbeitenden Anlage wird im Normalzustand, d.h. bei fehlerfreiem Betrieb 65 ein Operationssignal OS erzeugt. Dieses an sich vorhandene Signal wird hier dazu benutzt, um daraus die Steuersignale für die Zählrichtung abzuleiten. Dazu wird das Operationssignal OS einem zweiten UND-Glied UG2 zugeführt, dessen zweiter 60 This up / down counter ZI, Z2 is assigned an input circuit which supplies control signals for setting the counting direction "up" or "down" as well as the counting pulses. In the control unit of the data processing system, in the normal state, i.e. when operation 65 is error-free, an operating signal OS is generated. This existing signal is used here to derive the control signals for the counting direction. For this purpose, the operation signal OS is fed to a second AND gate UG2, the second one

625 067 625 067

Eingang statisch beschaltet ist. Es weist zwei zueinander invertierte Ausgänge auf, die parallel mit den beiden Zählereingängen U bzw. D für die Zählrichtungen «vorwärts» bzw. «rückwärts» der beiden Vor-Rückwärtszähler ZI bzw. Z2 verbunden sind. Im normalen Betrieb der datenverarbeitenden Anlage ist automatisch die Zählrichtung «vorwärts» eingestellt. Im Fehlerzustand der Datenverarbeitungsanlage fehlt das Operationssignal OS, die beiden Vor-Rückwärtszähler ZI bzw. Z2 sind dann automatisch auf die Zählrichtung «rückwärts» eingestellt. Input is statically connected. It has two outputs which are inverted with respect to one another and which are connected in parallel to the two counter inputs U and D for the counting directions “up” and “down” of the two up / down counters ZI and Z2. In normal operation of the data processing system, the counting direction "up" is set automatically. In the error state of the data processing system, the operating signal OS is missing, the two up / down counters ZI and Z2 are then automatically set to the counting direction «downwards».

Das Operationssignal OS wird ausserdem einem der beiden Eingänge eines weiteren UND-Gliedes G3 zugeführt, an dessen zweiten Eingang ein von einem Systemtakt der Steuereinheit der Datenverarbeitungsanlage abgeleitetes Übernahmetaktsignal T2 angelegt ist. Dieses ebenfalls in der Steuereinheit der Datenverarbeitungsanlage an sich erzeugte Signal, mit dem die Ausführung einer Elementaroperation durch Auslesen des zugehörigen Mikrobefehls aus einem der ausgewählten Mikroprogramm-Speicher WCM bzw. ROM eingeleitet wird, wird hier dazu benutzt, den Schreibvorgang im Elementaroperationen-Speicher EO-M einzuleiten. Deshalb ist der Ausgang dieses weiteren UND-Gliedes UG3 mit einem Schreibsteuereingang WE des Elementaroperationen-Speichers verbunden. Zum Zeitpuntk des Auftretens dieses Übernahmetaktsignals T2 ist die im Mikroprogramm-Adressregister MPAR stehende Mikroprogramm-Adresse «fest» und wird dann in den jeweils ausgewählten Speicherplatz des Elementaroperationen-Speichers EO-M übernommen. The operating signal OS is also fed to one of the two inputs of a further AND gate G3, to whose second input a takeover clock signal T2 derived from a system clock of the control unit of the data processing system is applied. This signal, which is also generated in the control unit of the data processing system and which initiates the execution of an elementary operation by reading out the associated microinstruction from one of the selected microprogram memories WCM or ROM, is used here to write the elementary operations memory EO- M initiate. The output of this further AND gate UG3 is therefore connected to a write control input WE of the elementary operations memory. At the time of the occurrence of this takeover clock signal T2, the microprogram address in the microprogram address register MPAR is “fixed” and is then adopted in the respectively selected memory location of the elementary operations memory EO-M.

Zum Weiterzählen der beiden Vor-Rückwärtszähler ZI bzw. Z2 und damit zum Bilden der nächsten Adresse im Elementaroperationen-Speicher EO-M ist der Ausgang eines ODER-Gliedes OG parallel an die beiden Eingänge für Zählimpulse T der beiden Vor-Rückwärtszähler ZI bzw. Z2 angeschlossen. An den einen der beiden Eingänge dieses ODER-Gliedes OG ist ein von dem Systemtakt der Datenverarbeitungsanlage ebenfalls abgeleitetes Zähltaktsignal T1 angelegt. Dieses Zähltaktsignal ist für andere Zwecke der Steuereinheit der Datenverarbeitungsanlage ebenfalls an sich vorhanden und beispielsweise mit dem Einleiten der Bereitstellung eines neuen To continue counting the two up-down counters ZI and Z2 and thus to form the next address in the elementary operations memory EO-M, the output of an OR gate OG is parallel to the two inputs for counting pulses T of the two up-down counters ZI and Z2 connected. A counting clock signal T1, likewise derived from the system clock of the data processing system, is applied to one of the two inputs of this OR gate OG. This counting clock signal is also available per se for other purposes of the control unit of the data processing system and, for example, when a new one is initiated

Mikrobefehls verknüpft. Es tritt daher nur auf, solange die Steuereinheit der Datenverarbeitungsanlage im Normalzustand, d.h. im fehlerfreien Betrieb, arbeitet. Die Zähleinrichtung wird daher durch die Zähltaktsignale T1 nur in der Zählrichtung 5 «vorwärts» weitergeschaltet. Linked microinstruction. It therefore only occurs as long as the control unit of the data processing system is in the normal state, i.e. in faultless operation, works. The counting device is therefore advanced by the counting clock signals T1 only in the counting direction 5 “forwards”.

Im Fehlerfall ist die Vor-Rückwärtszähleinrichtung, wie erläutert, durch das Ausbleiben des Operationssignals OS automatisch auf die Zählrichtung «rückwärts» eingestellt. In diesem Betriebszustand werden nun die Zählimpulse durch eine Schal-io tungsanordnung erzeugt, die an den zweiten Eingang des ODER-Gliedes OG angeschlossen ist. Sie besteht aus einem einseitig an Masse liegenden Tastschalter TS, dessen zweiter Kontakt über einen Widerstand R2 an einen Schaltungsknoten angeschlossen ist, der über einen Kondensator C einerseits an 15 Masse und über einen weiteren Widerstand R3 an negativer Betriebsspannung — UB liegt. Dieses Netzwerk dient zum Entprellen der Schaltimpule des Tastschalters TS. Der Schaltungsknoten dieses Netzwerkes ist mit einem Signaleingang eines Empfangsverstärkers EV verbunden, in dessen Rückkopplungs-20 zweig ein Kopplungswiderstand R4 liegt. Dieser Empfangsverstärker formt die vom Tastschalter TS abgegebenen und entprellten Tastsignale um und passt sie an die sonst in der Schaltung verwendeten Pegelverhältnisse an. Die umgeformten Tastsignale werden vom Ausgang des Empfangsverstärkers EV dem 25 zweiten Eingang des ODER-Gliedes OG zugeführt und stellen damit die jeweiligen Zählimpulse für die Vor-Rückwärtszähl-einrichtung bei der Zählrichtung «rückwärts» dar. In the event of an error, the up / down counter is, as explained, automatically set to the "down" counting direction due to the absence of the operating signal OS. In this operating state, the counting pulses are now generated by a circuit arrangement which is connected to the second input of the OR gate OG. It consists of a push-button switch TS connected to ground on one side, the second contact of which is connected via a resistor R2 to a circuit node which is connected to 15 ground via a capacitor C and to a negative operating voltage - UB via a further resistor R3. This network serves to debounce the switching impulses of the TS pushbutton. The circuit node of this network is connected to a signal input of a receiving amplifier EV, in whose feedback branch 20 there is a coupling resistor R4. This receiving amplifier transforms the key signals emitted and debounced by the key switch TS and adapts them to the level relationships otherwise used in the circuit. The transformed key signals are fed from the output of the receive amplifier EV to the second input of the OR gate OG and thus represent the respective counting pulses for the up-down counting device in the counting direction “downward”.

Diese Schaltungsanordnung erlaubt damit, im Elementar-30 operationen-Speicher EO-M dazwischengespeicherte Mikro-programm-Adressen in der umgekehrten Reihenfolge ihres Einschreibens zu adressieren. Wegen des Fehlens des Operationssignals OS wird der Schreib-Steuereingang WE des Ele-mentaroperationen-Speichers EO-M in diesem Zustand nicht 35 angesteuert. Damit ist nur ein Lesevorgang möglich. Der Inhalt einer so adressierten Speicherzelle dieses Speichers wird über die Datenleseleitungen 00 bis 015 ausgelesen und am Ausgabefeld durch die Leuchtdioden LED angezeigt. This circuit arrangement thus allows micro-program addresses temporarily stored in the elementary operation memory EO-M to be addressed in the reverse order of their writing. Because of the absence of the operating signal OS, the write control input WE of the elementary operations memory EO-M is not activated in this state. This means that only one reading process is possible. The content of a memory cell of this memory addressed in this way is read out via the data read lines 00 to 015 and indicated on the output field by the light-emitting diodes LED.

C C.

1 Blatt Zeichnungen 1 sheet of drawings

Claims

625 067 2

PATENT CLAIMS button switch (TS) is provided, whose input contact is on

1. Device for error handling in a micropro mass and its output contact via a data processing system connected to a negative program-controlled system, in which the debouncing circuit (R2, determination of a cause of the error, the sequence of previous C, R3) connected to the drive voltage (- UB) is connected to an output side the OR element (upper floor) elementary operations, which is connected in a control unit of the data-connected receiving amplifier (EV), the work system with clocks derived from a system clock, which define the signal emitted and debounced by the push-button switch in a signal-linked switching state Converts backward-latched microprogram addresses that have been adapted for the entire circuit arrangement for one ice key pulse each.

Mentaroperation is examined, characterized in that 5. A device according to claim 4, characterized in a circuit arrangement for sequential tracing back that the cyclically counting stronger (EV) arranged debouncing circuit from one to another between the pushbutton switch (TS) and the reception limit of such microprogram addresses the up / down counter device (ZI, Z2) is provided, the output contact of the pushbutton switch connected by serial wi-counting method by means of a data resistor (R2) in normal operating state, the other connection of which is activated by an operating signal (OS) activated via a condenser processing system ( C) is connected to ground and via a further resistor (R3), which moreover has an internal negative operating voltage (- UB) in this operating state.

half an elementary operation derived from the system clock of the data processing system count clock signal (T1) and im

Fault state of the data processing system when counting backwards by means of a switching device (TS) activated invention relates to a device for fault counting pulses that the output lines of the data processing downwards counting device, on which the respective meter processing system.

output data signals were running, to the address- Commercial data processing systems (AO to A6) of an elementary operation memory are nowadays often micro-controlled. This means that (EO-M) are connected, the input-side data - large parts of the control unit of a data processing system write lines (10 to 115) for storing current micro- 25 no longer have to be fully implemented in hard-wired circuit program addresses to the outputs of a microprogram arrangement , but are replaced by micro-aisle-side data read lines (00 to Ol5) in the error program, which are contained in fixed value address registers (MPAR) and are stored in its writable or writable memories then stand back. Each microinstruction defines a so-called elementary up-down counter addressed addressed operation of the data processing system, i.e. sets coupled croutine addresses of previous elementary operations rn't yon a system clock of the data processing system, sequentially in reverse order of the storage of clocked signals, specific switching states that are available. remaining, simpler hardware of the control unit.

2. Device according to claim 1, characterized, in simple terms, this means that u.a. a command for the optical representation of micro program addresses at 35 the machine command level of the data processing system for troubleshooting, in particular in a maintenance field which is interpreted by a micro program whose micro data processing system is, to the data reading lines (00 to, respectively, the successive switching states of the control elements 5 are missing ) of the elementary operations memory (EO-M) each determine the time of the data processing system, around which the switching element (UG1) that decouples the output is connected, a machine command works to process the normal output via a terminating resistor (Rl) to successive steps to be able to.

negative operating voltage (- UB) and via a light emitting diode of such a data processing system

(LED) to ground is not working properly due to hardware or micro program errors. Usually an occurred and

3. Device according to one of claims 1 or 2, identified error on the most varied causes of error drawn by an input circuit for which can be traced back from two. Although some errors, e.g. As a four-stage binary counter (ZI, Z2) connected in a parity error, best in one register content, relatively easy to determine up-down counter, with an OR gate and then also to correct, it is not easy to all (OG) whose Output in parallel to the inputs for counting impulses all occurring errors oh- (T) the binary counter is connected and its inputs to locate the other one.

Counting clock signal (T1) or the 50 activated in the error state One possibility for locating errors while down counting pulses are being supplied, with an AND gate of an error handling routine, is in the case of microprogram (UG2), the normal and inverted output of which are para- controlled data processing systems Trace the sequence of the elementary operations of the data processing last performed on the counter inputs (U or D) for the counting direction for the counting direction "forward" or the counting direction "backwards" of the binary metering system. If the control unit is connected and in which one of the two inverted 55 data processing systems can be controlled on the basis of a detected and inputs with the operating signal (OS), and in terms of hardware not easily correctable error of with another AND gate (UG3), the inputs of which In its normal processing state, an operational signal and an error state change from the system clock of the data, in the case of a program processing system frequently associated with this, a takeover clock signal (T2) is generally supplied with an interruption to the current processing and the output of which is preserved with a write control input 60. All the necessary information (WE) of the elementary operations memory (EO-M) are connected and saved so that the data is saved, which in the activated state takes over the data write lines (10 to 115 ) offered micropro can continue in the program processing without loss of information gram address (SA, ADR) in the addressed memory location.

Elementary operations memory triggers. 65 With micro-program-controlled data processing systems

4. Device according to claim 3, characterized, gen generally means that in the error state at least that the address of the microinstruction is available for generating downward counting pulses in the error, during which the data processing system was found to be executing the errors as a switching device. Even are common

625 067

the addresses for the previous and subsequent microinstructions are also cached in registers accessible during error handling. However, this is only a very small excerpt from an expired sequence of microinstructions, which ultimately led to the detected error. In many cases, this scarce information is therefore not sufficient to localize every possible error. Under such circumstances, troubleshooting in micro-program-controlled data processing systems is very time-consuming. This is due to the fact that program jumps and program loops are often present in microprograms and these non-linearities must be taken into account when tracing back a microprogram.