DESCRIPTION
La présente invention concerne un procédé et un dispositif pour identifier un circuit défaillant dans un ordinateur, en particulier du type IBM¯ Personal Computer ou des types similaires produits par d'autres fabricants et appelés communément compatibles
IBM .
Comme bien d'autres, ces ordinateurs effectuent à la mise en service une séquence automatique de tests de leurs circuits et des circuits périphériques. En cas de défaillance d'un circuit, la séquence s'interrompt et le programme affiche sur le moniteur un message comprenant généralement un numéro codé qui permet, par consulta- tion d'un tableau de correspondance, de localiser au moins l'organe où se trouve le circuit défaillant ou la fonction concernée, et cela évidemment à condition que le moniteur et les circuits d'entrée/sortie correspondants dans l'ordinateur ne soient pas touchés par la panne.
En revanche, ce procédé ne permet d'identifier directement le circuit défaillant, par exemple un circuit intégré monté sur l'une des cartes à circuits imprimés de l'ordinateur, que dans certains cas particuliers.
De plus, la séquence automatique de tests ne peut pas afficher un message si un circuit est défaillant dans le premier rang des circuits de mémoire vive (RAM). Pour plus de détails concernant la construction et l'entretien d'un ordinateur personnel de ce genre, on peut se référer au manuel IBM Personal Computer XT, Hardware Maintenance and Service, Triplett Corporation, Blufftown, Ohio.
Une fois que l'on a identifié ainsi l'organe contenant un circuit défaillant, un technicien doit généralement rechercher ce circuit au moyen de techniques et d'appareils spécifiques qui nécessitent des connaissances approfondies en la matière. On peut citer par exemple les appareils suivants.
i - - Multimètre, volt-ohm-milliampère ¯DVM - Digital voltmètre - DMM - Digital multimètre - Logic Clip - Logic Probes ¯ LogicPulsers - Tracers ¯Oscilloscopes - Logic Analyzers
Bien entendu, il existe d'autres appareils qui sont propres à chaque fabricant d'ordinateurs. Ce sont des appareils de bancs de tests, dont le coût et le mode d'utilisation les réservent à des techniciens spécialisés.
Pour le propriétaire d'un petit ordinateur personnel, il est donc nécessaire de recourir aux services d'un spécialiste pour identifier par exemple un circuit intégré défaillant dans son or dinateur, alors que le remplacement du circuit intégré lui-même coûte peu et pourrait être effectué par un profane en la matière.
La présente invention a donc pour but de fournir un procédé et un dispositif simple et peu coûteux permettant à un utilisateur, qu'il s'agisse d'un technicien spécialisé ou d'une personne n'ayant pas de connaissances particulières relatives à la construction ou à l'entretien d'un ordinateur personnel, d'identifier un circuit défaillant dans la majorité des cas, de manière à pouvoir réparer lui-même le défaut, par exemple remplacer un circuit intégré ou rétablir une connexion défectueuse.
Ce but est atteint par le procédé selon l'invention, défini dans la revendication 1. Des formes particulières de réalisation sont indiquées dans les revendications dépendantes 2 et 3.
Pour la mise en oeuvre de ce procédé, un dispositif selon Finven- tion est caractérisé selon la revendication 4. Les revendications qui en dépendent spécifient des formes particulières de réalisation.
Une idée de base de la présente invention consiste à analyser des signaux de sortie d'un circuit particulier, formé généralement par un circuit intégré fixé sur la carte mère de l'ordinateur personnel IBM
PC ou compatible. En l'occurrence, il s'agit d'un circuit dit d'interface périphérique programmable ou PPI (Programmable Peripheral
Interface) qui est connecté entre, d'une part, le microprocesseur, le générateur d'adresses BIOS et le rythmeur (timer) et, d'autre part, l'ensemble des voies de sortie vers les périphériques, notamment le clavier, le moniteur, les unités de disques, les cartes sérielles et les cartes parallèles. Le fait de recueillir les informations à la sortie de ce composant jouant un rôle crucial permet une localisation de la plupart des défauts de circuits de l'ordinateur.
La présente invention sera mieux comprise à l'aide de la description suivante, donnée à titre d'exemple, d'une forme de réalisation d'un dispositif selon l'invention, en référence aux dessins annexés, dans lesquels:
la fig. 1 représente en plan un exemple de disposition de circuits intégrés sur la carte mère d'un ordinateur personnel connu, comportant un circuit d'interface périphérique programmable (PPI),
la fig. 2 est une vue schématique en plan du PPI,
la fig. 3 est un tableau des bornes de connexion du PPI,
la fig. 4 est une vue schématique en perspective d'un appareil
selon l'invention, et
la fig. 5 est un schéma électronique simplifié de l'appareil de la
fig. 4.
La description qui suit se rapporte à la localisation de circuits dé
faillants dans un ordinateur personnel du type IBM Personal
Computer (PC) qui est bien connu. Toutefois, le procédé décrit et
l'appareil illustré par les fig. 4 et 5 s'appliquent de la même manière
à tous les ordinateurs personnels dits compatibles IBM qui utili
sent le même PPI. Afin de simplifier l'exposé dans ce qui suit, on utilise les abréviations IC pour circuit intégré, LED pour diode élec troluminescente, CPU pour l'unité centrale de traitement de 1' ordi- nateur, et GND pour la connexion à la terre.
La carte mère 101 illustrée par la fig. 1 est une partie bien connue d'un IBM-PC. On remarque notamment sur cette figure quatre rangs de mémoire vive RAM 102 et un certain nombre de circuits intégrés U1 à U100 dont le numéro figure toujours sur la face supérieure du circuit, ce qui facilite son identification et son remplacement éventuel. Selon les cas, ces circuits sont soudés ou embrochés sur la carte mère 101. Le U37 est le PPI décrit plus haut. Il s'agit d'un circuit intégré Intel 8255A-5 ayant 40 bornes de connexion (numérotées de 1 à 40 sur la fig. 2) qui sont constituées par des broches, l'utilisation de ces broches étant indiquée de manière conventionnelle sur la fig. 2. Les noms en clair, correspondant aux désignations conventionnelles, se trouvent dans la fig. 3.
Le circuit 8255A-5 et son fonctionnement sont décrits dans: Microsystem Components Handbooks (1983), Intel Corporation, Santa Clara, California.
L'Intel 8255A-5 est un programmable I/O, il a 24 broches I/O,
lesquelles peuvent être programmables en 2 groupes de 12 et em
ploient 3 modes majeurs d'opérations. Dans le premier mode,
(MODE ¯), chaque groupe de 12 broches I/O peut être programmé
en 4 entrées ou sorties. Dans le second mode (MODE 1), chaque
groupe peut être programmé pour avoir 8 lignes d'entrée et sortie.
Sur le reste des 4 broches, 3 sont utilisées pour le hand-shaking et
Interrupt Control Signal. Le troisième mode (MODE 2) est un mode bidirectionnel Bus qui utilise 8 lignes pour un bidirectionnel Bus ainsi que 5 lignes, en utilisant 1 ligne des autres groupes, pour le hand-shaking .
Les 3 modes d'opération peuvent être sélectionnés par logiciel: MODE #- Basic Input/output
MODE 1- Strobed Input/output
MODE 2- Bi-Directional Bus
Quand le reset input est q , tous les ports seront en Input mode (ex. toutes les 24 lignes seront en haute impédance). Après que le reset est enlevé, le 8255A peut se souvenir de l'Input mode sans autre initialisation. Durant l'exécution du programme, d'autres modes peuvent être sélectionnés utilisant une seule output instruction. Cela permet à un 8255A de servir une variété de périphériques avec un simple logiciel de maintenance.
EMI2.1
<tb>
<SEP> MODE <SEP> O <SEP> MODE <SEP> 1 <SEP> MODE <SEP> 2
<tb> <SEP> OUT <SEP> Dur <SEP> In <SEP> 1 <SEP> OUT <SEP> CROVP <SEP> A <SEP> ONLY
<tb> PAO <SEP> IN <SEP> OUT <SEP> IN <SEP> our
<tb> PAX <SEP> IN <SEP> OUT <SEP> IN111 <SEP> Dur
<tb> TAX <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> PAI <SEP> IN <SEP> ouT <SEP> IN <SEP> OUT
<tb> <SEP> IN <SEP> IN <SEP> DUT <SEP> IN <SEP> :
<SEP> OUT
<tb> PA5 <SEP> IN <SEP> ouT <SEP> IN <SEP> OUT
<tb> FAE, <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> rAt <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> P80 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> tBX <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> P01 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> PBJ <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> - <SEP> MODE <SEP> O
<tb> rn,
<SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> I <SEP> OR <SEP> MODE'
<tb> P85 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> - <SEP> ONLY
<tb> PBX <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> rB1 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> ¯ <SEP> ¯
<tb> PCO <SEP> IN <SEP> OUT <SEP> INTRD <SEP> INTI0 <SEP> 110
<tb> PCS <SEP> IN <SEP> aur <SEP> InF <SEP> oaf <SEP> B <SEP> 110
<tb> PC2 <SEP> IN <SEP> OUT <SEP> Irres <SEP> ACK9 <SEP> 110
<tb> PCZ <SEP> IN <SEP> OUT <SEP> INTRA <SEP> INTRA <SEP> INTRA
<tb> PC1 <SEP> IN <SEP> OUT <SEP> 5FEA <SEP> 1,0 <SEP> STRIA
<tb> PC5 <SEP> I <SEP> IN <SEP> OUT <SEP> IRFA <SEP> 110 <SEP> InF,
<tb> PC, <SEP> IN <SEP> OUT <SEP> IIO <SEP> ATOCA <SEP> ACICA
<tb> PC? <SEP> IN <SEP> OUT <SEP> IIO <SEP> OTFA <SEP> 0,T,#A
<tb>
Chaque 8 bits du port C peut être SET ou RESET utilisant une seule OUTput instruction.
Cette possibilité réduit l'exigence dans les applications de contrôles.
En RESET, un 1 sur l'entrée efface le contrôle register et tous les ports (A, B, C) sont mis en INput mode.
La configuration de fonctions de chaque port est programmée par logiciel. Par essence, le CPU OUTput UT; mot de contrôle au 8255A. Le mot de contrôle contient l'information: - bit set mode - bit reset, etc., et par conséquent initialise la configuration du 8255A.
Chaque bloc de contrôle (Groupes A et B) accepte les commandes de Read/write Control Logic, du data bus interne et envoie ses propres commandes à ces ports.
Contrôle groupe A - Port A et Port C sur (C7-C4)
Contrôle groupe B - Port B et Port C sous (C3-C¯)
Le 8255A contient trois 8-bit ports (A, B et C). Tous peuvent être configurés en une quantité de variétés de caractéristiques de fonctions par logiciel, mais chaque fonction a sa propre personnalité.
Port A. Un 8-bit data output latch/buffer et un 8-bit data input latch.
Port B. Un 8-bit data input/output latch/buffer et un 8-bit data input buffer.
Port C. Un 8-bit data output latchibuffer et un 8-bit data input buffer (pas de latch pour input). Ce port peut être divisé en deux 4bit ports sous le mode contrôle.
Chaque 4-bit port contient un 4-bit latch et il peut être utilisé pour le contrôle du signal output et le signal status input en conjonction avec les portes A et B.
Avec l'appareil qui sera décrit plus loin, la détection des défectuosités utilise les signaux de sortie prélevés sur les broches suivantes du PPI:
PA¯ > BROCHE 4
PAl# b BROCHE 3
PA2# g BROCHE 2
PA3 g BROCHE 1
PA4 > BROCHE 40
PA5 > BROCHE 39
PA6 > BROCHE 38
PM# | BROCHE 37
Le PPI est utilisé pour la détection et le contrôle de la carte mère ainsi que les Parity erreurs. Port B bit 4, lorsque celui-ci est bas ¯ , la détection des Parity erreurs devient possible.
Lorsque celui-ci est haut, 1 bit 4 efface les Parity erreurs détectées par flip/flop.
L'appareil 110 illustré par la fig. 4 comporte un clip ou pince 112 à 40 broches 113, un bloc 114 fixé au sommet du clip et renfermant une unité logique électronique 115 (représentée schématiquement par un trait interrompu), et une rangée de huit diodes électroluminescentes (LED) 116 alignées sur le sommet du bloc 114 et numérotées. Le clip 112 est un organe classique, comportant deux mâchoires 112a et 112b tendant à s'écarter sous l'effet d'un ressort, et une bague de verrouillage 117 qui coulisse verticalement le long de surfaces inclinées 118 des mâchoires pour les maintenir rapprochées.
Le clip 112 a une longueur qui correspond à celle du PPI et ses extrémi- tés sont pourvues d'épaulements saillants 119 qui s'engagent sur les extrémités du PPI, de manière à garantir que les broches 113 du clip s'appliqueront contre les broches corerespondantes du PPI quand on fixe l'appareil 110 à cheval sur lui en serrant les mâchoires du clip. Pour être orienté dans le bon sens par rapport au PPI, le clip 112 comporte, près d'un angle, un repère 120, par exemple une marque en couleur qui doit se trouver en face de la broche N0 1 du
PPI, celle-ci pouvant aussi être signalée par un repère coloré.
Le schéma électrique simplifié de l'appareil 110, selon la fig. 5, montre l'unité logique 115 constituée par un circuit intégré N0 74LS244 de Texas Instruments dont les bornes sont numérotées de 1 à 20. L'unité 15 est reliée, d'une part, aux huit LED 116 et, d'autre part, à dix des broches 113 du clip 112, à savoir huit broches
113a destinées à s'appliquer contre les broches 1 à 4 et 37 à 40 mentionnées plus haut du PPI, et deux broches 113b destinées à assurer l'alimentation de l'appareil 110 en s'appliquant contre les broches d'alimentation 26 et 7 du PPI.
Selon la combinaison de signaux reçus par les broches 113a au moment où la séquence de tests de l'ordinateur s'interrompt parce qu'un défaut est détecté, l'unité logique commande l'allumage de chacune des diodes 116, chaque diode pouvant prendre l'un des trois états suivants: allumé, éteint, clignotant. En fait, l'allumage des diodes 116 pour un défaut donné peut se faire en une, deux, trois ou quatre phases, dont la dernière a une durée non limitée, tandis que les éventuelles phases précédentes durent chacune environ 1 à 2 secondes. On obtient ainsi, selon les défauts détectés, des signaux visuels codés qui sont représentés par les colonnes 1 à 8 du tableau I.
Chacun de ces signaux visuels codés, le cas échéant en combinaison avec un message affiché sur l'écran du moniteur (voir colonne de droite remarques ), permet d'identifier le circuit de la carte mère qui présente un défaut, la désignation de ce circuit figurant dans la première colonne du tableau I.
Connaissant la désignation d'un circuit intégré défaillant de la carte mère 101 de l'ordinateur, grâce au tableau I ou à un tableau de correspondance similaire, l'utilisateur de l'appareil 110 trouve facilement ce circuit sur la carte puisque celui-ci porte sa désignation. Il peut se procurer lui-même dans le commerce un circuit identique et remplacer le circuit défaillant, au moyen d'appareils et de manipulations qui sont simples et accessibles à un profane en la matière, qu'il s'agisse de circuit embroché ou fixé par soudure. Par ailleurs, on notera que l'appareil 110 est simple et peu encombrant, et que sa réalisation peut être relativement bon marché, de sorte que son acquisition peut être envisagée par tout propriétaire d'un ordinateur personnel.
Cet appareil lui permet de localiser en quelques secondes 70% des pannes possibles dans les circuits intégrés d'un ordinateur personnel de type IBM-PC ou compatible.
Si aucun défaut ne se manifeste, les diodes 116 s'allument brièvement suivant les trois premières phases suivantes:
00000000
00
00000000 puis restent éteintes. L'ordinateur effectue alors le reste de sa séquence automatique de mise en fonction.
Selon un perfectionnement (non représenté) de l'appareil 110 décrit plus haut, on peut envisager d'éviter l'emploi d'un tableau de correspondance, en décodant automatiquement les signaux codés émis par l'unité logique 115 au moyen d'une unité de décodage associée ou intégrée à l'unité 115 dans le bloc 114. La rangée de diodes 116 sera alors remplacée par un dispositif d'affichage alphanumérique, par exemple à cristaux liquides, indiquant en clair la désignation du circuit défaillant, par exemple telle qu'elle figure dans la colonne de gauche du tableau I. On peut évidemment prévoir un autre type d'affichage, par exemple sur l'écran d'un autre moniteur, ou par allumage de témoins lumineux sur un tableau synoptique représentant la carte mère de l'ordinateur.
Tableau I
Localisation par interprétation
EMI3.1
<tb> Définition <SEP> selon <SEP> interprétation <SEP> visuelle
<tb> Légende: <SEP> O <SEP> Led <SEP> allumée <SEP> fixe <SEP>
<tb> <SEP> # <SEP> <SEP> Led <SEP> <SEP> allumée <SEP> clignotante
<tb> <SEP> Led <SEP> <SEP> éteinte
<tb> Désignation <SEP> 1 <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> Remarques
<tb> RAM <SEP> P <SEP> # <SEP> écran <SEP> mort
<tb> RAM <SEP> s <SEP> <SEP> * <SEP> <SEP> f <SEP> <SEP> écran <SEP> mort
<tb> RAM <SEP> 1 <SEP> Bf <SEP> <SEP> * <SEP> <SEP> ¯ <SEP> <SEP> écran <SEP>
mort
<tb> RAM <SEP> 2 <SEP> f <SEP> * <SEP> 3E <SEP> ¯ <SEP> écran <SEP> mort
<tb> RAM <SEP> 3 <SEP> 3f <SEP> <SEP> * <SEP> <SEP> écran <SEP> mort
<tb> RAM <SEP> 4 <SEP> i <SEP> Jt <SEP> écran <SEP> mort
<tb>
Tableau I (suite)
EMI4.1
<tb> Légende:
<SEP> O <SEP> Led <SEP> allumée <SEP> fixe
<tb> <SEP> # <SEP> <SEP> Led <SEP> allumée <SEP> clignotante
<tb> <SEP> Led <SEP> éteinte
<tb> Désignation <SEP> 1 <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> Remarques
<tb> RAM5 <SEP> 0 <SEP> écran <SEP> mort
<tb> RAM <SEP> 6 <SEP> # <SEP> # <SEP> écran <SEP> <SEP> mort
<tb> RAM7 <SEP> X <SEP> <SEP> µ <SEP> <SEP> écran <SEP> mort
<tb> US <SEP> 8288 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> U3 <SEP> 8588 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> écran <SEP> mort
<tb> U1 <SEP> <SEP> 8284 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<SEP> 0 <SEP> 0 <SEP> 0 <SEP> o <SEP> <SEP> écran <SEP> mort
<tb> U49 <SEP> 8253-5 <SEP> 0 <SEP> écran <SEP> mort
<tb> U48 <SEP> 8259A <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> U36 <SEP> 8237A-5 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> U35 <SEP> 2764 <SEP> ROM <SEP> O <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> U34 <SEP> 2764 <SEP> ROM <SEP> O <SEP> O <SEP> écriture <SEP> à
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> l'écran <SEP> FC555 <SEP> <SEP> ROM
<tb> U33 <SEP> 2764 <SEP> ROM <SEP> O <SEP> O <SEP> écriture <SEP> à
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> l'écran <SEP> FAMI### <SEP> <SEP> ROM
<tb> U32 <SEP> 2764 <SEP> ROM
<SEP> 0 <SEP> 0 <SEP> écriture <SEP> à
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> l'écran <SEP> F80¯¯ <SEP> ROM
<tb> U31 <SEP> 2764 <SEP> ROM <SEP> 00 <SEP> 0 <SEP> O <SEP> écriture <SEP> à
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> l'écran <SEP> F6### <SEP> <SEP> ROM
<tb> U19 <SEP> <SEP> 74#7 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> ligne <SEP> horizontale <SEP> à
<tb> <SEP> 0 <SEP> O <SEP> à <SEP> l'écran
<tb> U15 <SEP> 74LS373 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> parity <SEP> check <SEP> I
<tb> <SEP> 0 <SEP> 0 <SEP> #8### <SEP>
<tb> <SEP> O <SEP> <SEP> O <SEP>
<SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> (S) <SEP>
<tb> U13 <SEP> 74LS245 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> écran <SEP> mort
<tb> <SEP> 0 <SEP>
<tb> U27 <SEP> 74LS245 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écriture <SEP> à
<tb> <SEP> 0 <SEP> 0 <SEP> <SEP> l'écran <SEP> .151. <SEP>
<tb>
U26 <SEP> 74LS67¯ <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> formation <SEP> de <SEP> caractères
<tb> <SEP> 0 <SEP> O <SEP> à <SEP> l'écran <SEP>
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP>
<tb> U25 <SEP> 74S280 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blockage <SEP> pendant
<tb> <SEP> 0 <SEP> O <SEP> le <SEP> travail
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O
<tb> U47 <SEP> 74LS158 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> U50 <SEP> <SEP> 74LS328 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> x <SEP>
<tb>
Tableau I
(suite)
EMI5.1
<tb> Légende: <SEP> O <SEP> Led <SEP> allumée <SEP> fixe
<tb> <SEP> Led <SEP> allumée <SEP> clignotante
<tb> <SEP> Led <SEP> éteinte
<tb> U52 <SEP> 74LS74 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blockage <SEP> sur <SEP> # <SEP> on <SEP> # <SEP>
<tb> <SEP> o <SEP> <SEP> o <SEP> <SEP> du <SEP> floppy <SEP> # <SEP> à <SEP> # <SEP>
<tb> U53 <SEP> 74LS322 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écriture <SEP> à
<tb> <SEP> 0 <SEP> 0 <SEP> l'écran <SEP> error <SEP> 3¯1 <SEP>
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP>
<tb> U64 <SEP> 74LS158 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> P <SEP>
<SEP> # <SEP> # <SEP>
<tb> U66 <SEP> 74LS25 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort <SEP>
<tb> <SEP> O <SEP> O
<tb> U67 <SEP> 74LS54 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> # <SEP> 0 <SEP> 0 <SEP>
<tb> U79 <SEP> 74LS58 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> # <SEP> <SEP> X <SEP> <SEP> X <SEP> <SEP> # <SEP> <SEP> # <SEP> <SEP> O <SEP> # <SEP>
<SEP> X <SEP>
<tb> U80 <SEP> 74LSl38 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> 0 <SEP> # <SEP> # <SEP>
<tb> U81 <SEP> 74LS138 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP>
<tb> U84 <SEP> 74LS15 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blockage
<tb> <SEP> O <SEP> <SEP> 0 <SEP> <SEP> lecture <SEP> floppys
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP>
<tb> U85 <SEP> 74LS## <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> #
<tb> Désignation <SEP> i <SEP> <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> Remarques
<tb> U99 <SEP> 74S¯¯ <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> O <SEP> O
<tb> U98 <SEP> 74LS58 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> 0 <SEP> 0 <SEP>
<tb> U96 <SEP> 74S## <SEP> <SEP> 9 <SEP> <SEP> K <SEP> <SEP> K <SEP> <SEP> K <SEP> <SEP> X <SEP> <SEP> O <SEP> I <SEP> <SEP> E <SEP> <SEP> écran <SEP> mort
<tb> U95 <SEP>
74LS54 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blockage <SEP> floppy <SEP> A-B
<tb> <SEP> 0 <SEP> 0 <SEP>
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O
<tb> U9sBPROM <SEP> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> 0 <SEP> O <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> 0 <SEP> # <SEP> # <SEP>
<tb> U10074S158 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> écran <SEP> mort
<tb> <SEP> # <SEP> <SEP> f <SEP>
<tb>
DESCRIPTION
The present invention relates to a method and a device for identifying a faulty circuit in a computer, in particular of the IBM® Personal Computer type or similar types produced by other manufacturers and commonly called compatible.
IBM.
Like many others, these computers perform an automatic sequence of tests of their circuits and peripheral circuits during commissioning. In the event of a circuit failure, the sequence is interrupted and the program displays on the monitor a message generally comprising a coded number which makes it possible, by consulting a correspondence table, to locate at least the organ where is the faulty circuit or the function concerned, and this obviously provided that the monitor and the corresponding input / output circuits in the computer are not affected by the fault.
On the other hand, this method makes it possible to directly identify the faulty circuit, for example an integrated circuit mounted on one of the printed circuit boards of the computer, only in certain specific cases.
In addition, the automatic test sequence cannot display a message if a circuit has failed in the first row of random access memory (RAM) circuits. For more details concerning the construction and maintenance of such a personal computer, reference may be made to the manual IBM Personal Computer XT, Hardware Maintenance and Service, Triplett Corporation, Blufftown, Ohio.
Once the organ containing a faulty circuit has been identified in this way, a technician must generally search for this circuit using specific techniques and devices which require in-depth knowledge of the subject. We can cite for example the following devices.
i - - Multimeter, volt-ohm-milliampere ¯DVM - Digital voltmeter - DMM - Digital multimeter - Logic Clip - Logic Probes ¯ LogicPulsers - Tracers ¯Oscilloscopes - Logic Analyzers
Of course, there are other devices that are unique to each computer manufacturer. These are test bench devices, the cost and mode of use of which reserve them for specialized technicians.
For the owner of a small personal computer, it is therefore necessary to use the services of a specialist to identify for example a faulty integrated circuit in his computer, while the replacement of the integrated circuit itself costs little and could be carried out by a layman on the subject.
The present invention therefore aims to provide a simple and inexpensive method and device allowing a user, whether it is a specialized technician or a person having no particular knowledge relating to construction. or in the maintenance of a personal computer, to identify a faulty circuit in the majority of cases, so as to be able to repair the fault itself, for example replacing an integrated circuit or re-establishing a faulty connection.
This object is achieved by the method according to the invention, defined in claim 1. Particular embodiments are indicated in the dependent claims 2 and 3.
For the implementation of this method, a device according to the invention is characterized according to claim 4. The claims which depend on it specify particular embodiments.
A basic idea of the present invention is to analyze the output signals of a particular circuit, generally formed by an integrated circuit fixed on the motherboard of the IBM personal computer.
PC or compatible. In this case, it is a so-called programmable peripheral interface circuit or PPI (Programmable Peripheral
Interface) which is connected between, on the one hand, the microprocessor, the BIOS address generator and the timer (clock) and, on the other hand, all the output channels to the peripherals, in particular the keyboard, the monitor, disk drives, serial cards, and parallel cards. Collecting information at the output of this crucial component allows localization of most computer circuit faults.
The present invention will be better understood with the aid of the following description, given by way of example, of an embodiment of a device according to the invention, with reference to the accompanying drawings, in which:
fig. 1 represents in plan an example of arrangement of integrated circuits on the motherboard of a known personal computer, comprising a programmable peripheral interface circuit (PPI),
fig. 2 is a schematic plan view of the PPI,
fig. 3 is a table of PPI connection terminals,
fig. 4 is a schematic perspective view of an apparatus
according to the invention, and
fig. 5 is a simplified electronic diagram of the apparatus of the
fig. 4.
The description which follows relates to the localization of circuits
bankruptcies in a personal computer like IBM Personal
Computer (PC) which is well known. However, the method described and
the appliance illustrated in fig. 4 and 5 apply in the same way
to all IBM-compatible personal computers that use
smells the same PPI. In order to simplify the description below, the abbreviations IC for integrated circuit, LED for light-emitting diode, CPU for the central processing unit of the computer, and GND are used for connection to earth.
The motherboard 101 illustrated in FIG. 1 is a well known part of an IBM-PC. Note in particular in this figure four rows of random access memory RAM 102 and a certain number of integrated circuits U1 to U100 whose number is always on the upper face of the circuit, which facilitates its identification and possible replacement. Depending on the case, these circuits are soldered or plugged into the motherboard 101. The U37 is the PPI described above. It is an Intel 8255A-5 integrated circuit having 40 connection terminals (numbered from 1 to 40 in fig. 2) which consist of pins, the use of these pins being conventionally indicated on the fig. 2. The names in clear, corresponding to the conventional designations, are in fig. 3.
The 8255A-5 circuit and its operation are described in: Microsystem Components Handbooks (1983), Intel Corporation, Santa Clara, California.
The Intel 8255A-5 is a programmable I / O, it has 24 I / O pins,
which can be programmed in 2 groups of 12 and em
use 3 major modes of operation. In the first mode,
(MODE ¯), each group of 12 I / O pins can be programmed
in 4 inputs or outputs. In the second mode (MODE 1), each
group can be programmed to have 8 input and output lines.
On the rest of the 4 pins, 3 are used for hand-shaking and
Interrupt Control Signal. The third mode (MODE 2) is a bidirectional Bus mode which uses 8 lines for a bidirectional Bus as well as 5 lines, using 1 line from the other groups, for hand-shaking.
The 3 operating modes can be selected by software: MODE # - Basic Input / output
MODE 1- Strobed Input / output
MODE 2- Bi-Directional Bus
When the reset input is q, all the ports will be in Input mode (eg all 24 lines will be at high impedance). After the reset is removed, the 8255A can remember the Input mode without further initialization. During program execution, other modes can be selected using a single output instruction. This allows an 8255A to serve a variety of peripherals with simple maintenance software.
EMI2.1
<tb>
<SEP> MODE <SEP> O <SEP> MODE <SEP> 1 <SEP> MODE <SEP> 2
<tb> <SEP> OUT <SEP> Hard <SEP> In <SEP> 1 <SEP> OUT <SEP> CROVP <SEP> A <SEP> ONLY
<tb> PAO <SEP> IN <SEP> OUT <SEP> IN <SEP> our
<tb> PAX <SEP> IN <SEP> OUT <SEP> IN111 <SEP> Hard
<tb> TAX <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> PAI <SEP> IN <SEP> ouT <SEP> IN <SEP> OUT
<tb> <SEP> IN <SEP> IN <SEP> DUT <SEP> IN <SEP>:
<SEP> OUT
<tb> PA5 <SEP> IN <SEP> ouT <SEP> IN <SEP> OUT
<tb> FAE, <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> rAt <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> P80 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> tBX <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> P01 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> PBJ <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> - <SEP> MODE <SEP> O
<tb> rn,
<SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> I <SEP> OR <SEP> MODE '
<tb> P85 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> - <SEP> ONLY
<tb> PBX <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT
<tb> rB1 <SEP> IN <SEP> OUT <SEP> IN <SEP> OUT <SEP> ¯ <SEP> ¯
<tb> PCO <SEP> IN <SEP> OUT <SEP> INTRD <SEP> INTI0 <SEP> 110
<tb> PCS <SEP> IN <SEP> aur <SEP> InF <SEP> oaf <SEP> B <SEP> 110
<tb> PC2 <SEP> IN <SEP> OUT <SEP> Irres <SEP> ACK9 <SEP> 110
<tb> PCZ <SEP> IN <SEP> OUT <SEP> INTRA <SEP> INTRA <SEP> INTRA
<tb> PC1 <SEP> IN <SEP> OUT <SEP> 5FEA <SEP> 1,0 <SEP> STRIA
<tb> PC5 <SEP> I <SEP> IN <SEP> OUT <SEP> IRFA <SEP> 110 <SEP> InF,
<tb> PC, <SEP> IN <SEP> OUT <SEP> IIO <SEP> ATOCA <SEP> ACICA
<tb> PC? <SEP> IN <SEP> OUT <SEP> IIO <SEP> OTFA <SEP> 0, T, # A
<tb>
Each 8 bits of port C can be SET or RESET using a single OUTput instruction.
This possibility reduces the requirement in control applications.
In RESET, a 1 on the input erases the register control and all the ports (A, B, C) are put in INput mode.
The configuration of functions for each port is programmed by software. In essence, the CPU OUTput UT; control word at 8255A. The control word contains the information: - bit set mode - bit reset, etc., and therefore initializes the configuration of the 8255A.
Each control block (Groups A and B) accepts commands from Read / write Control Logic, from the internal data bus and sends its own commands to these ports.
Control group A - Port A and Port C on (C7-C4)
Control group B - Port B and Port C under (C3-C¯)
The 8255A contains three 8-bit ports (A, B and C). All of them can be configured in a variety of function characteristics by software, but each function has its own personality.
Port A. An 8-bit data output latch / buffer and an 8-bit data input latch.
Port B. An 8-bit data input / output latch / buffer and an 8-bit data input buffer.
Port C. An 8-bit data output latchibuffer and an 8-bit data input buffer (no latch for input). This port can be divided into two 4bit ports under the control mode.
Each 4-bit port contains a 4-bit latch and it can be used to control the output signal and the status input signal in conjunction with doors A and B.
With the device which will be described later, fault detection uses the output signals taken from the following pins of the PPI:
PA¯> PIN 4
PAl # b PIN 3
PA2 # g PIN 2
PA3 g PIN 1
PA4> PIN 40
PA5> PIN 39
PA6> PIN 38
PM # | PIN 37
The PPI is used for detection and control of the motherboard as well as Parity errors. Port B bit 4, when this is low ¯, detection of Parity errors becomes possible.
When this is high, 1 bit 4 clears the Parity errors detected by flip / flop.
The apparatus 110 illustrated in FIG. 4 comprises a clip or clamp 112 with 40 pins 113, a block 114 fixed to the top of the clip and containing an electronic logic unit 115 (represented diagrammatically by a dashed line), and a row of eight light-emitting diodes (LED) 116 aligned on the top of block 114 and numbered. The clip 112 is a conventional member, comprising two jaws 112a and 112b tending to move apart under the effect of a spring, and a locking ring 117 which slides vertically along inclined surfaces 118 of the jaws to keep them close together.
The clip 112 has a length which corresponds to that of the PPI and its ends are provided with protruding shoulders 119 which engage on the ends of the PPI, so as to guarantee that the pins 113 of the clip will press against the pins corerespondantes du PPI when you fix the device 110 astride it by tightening the jaws of the clip. To be oriented in the right direction with respect to the PPI, the clip 112 includes, near an angle, a mark 120, for example a colored mark which must be located opposite pin N0 1 of the
PPI, this can also be indicated by a colored marker.
The simplified electrical diagram of the apparatus 110, according to FIG. 5, shows the logic unit 115 constituted by an integrated circuit N0 74LS244 from Texas Instruments whose terminals are numbered from 1 to 20. The unit 15 is connected, on the one hand, to the eight LEDs 116 and, on the other hand , to ten of the pins 113 of the clip 112, namely eight pins
113a intended to be applied against pins 1 to 4 and 37 to 40 mentioned above of the PPI, and two pins 113b intended to ensure the supply of the device 110 by applying against the power pins 26 and 7 of the PPI.
According to the combination of signals received by pins 113a when the computer test sequence is interrupted because a fault is detected, the logic unit controls the lighting of each of the diodes 116, each diode being able to take one of the following three states: on, off, flashing. In fact, the lighting of the diodes 116 for a given fault can be done in one, two, three or four phases, the last of which has an unlimited duration, while the possible previous phases each last approximately 1 to 2 seconds. According to the faults detected, coded visual signals are thus obtained which are represented by columns 1 to 8 of table I.
Each of these coded visual signals, if necessary in combination with a message displayed on the monitor screen (see right column remarks), identifies the circuit of the motherboard that has a fault, the designation of this circuit appearing in the first column of Table I.
Knowing the designation of a faulty integrated circuit of the motherboard 101 of the computer, thanks to Table I or a similar correspondence table, the user of the device 110 easily finds this circuit on the card since it bears its designation. It can itself obtain commercially an identical circuit and replace the faulty circuit, by means of devices and manipulations which are simple and accessible to a layman in the matter, whether it is a racked-in or fixed circuit. by welding. Furthermore, it will be noted that the apparatus 110 is simple and compact, and that its production can be relatively inexpensive, so that its acquisition can be envisaged by any owner of a personal computer.
This device allows it to locate in a few seconds 70% of possible failures in the integrated circuits of a personal computer of IBM-PC type or compatible.
If no fault appears, the diodes 116 light up briefly according to the following first three phases:
00000000
00
00000000 then remain extinct. The computer then performs the rest of its automatic start-up sequence.
According to an improvement (not shown) of the apparatus 110 described above, it is possible to consider avoiding the use of a correspondence table, by automatically decoding the coded signals transmitted by the logic unit 115 by means of a decoding unit associated or integrated with the unit 115 in the block 114. The row of diodes 116 will then be replaced by an alphanumeric display device, for example with liquid crystals, clearly indicating the designation of the faulty circuit, for example such that it appears in the left column of table I. It is obviously possible to provide another type of display, for example on the screen of another monitor, or by lighting up of indicator lights on a synoptic table representing the motherboard. from the computer.
Table I
Localization by interpretation
EMI3.1
<tb> Definition <SEP> according to <SEP> visual interpretation <SEP>
<tb> Legend: <SEP> O <SEP> Led <SEP> on <SEP> steady <SEP>
<tb> <SEP> # <SEP> <SEP> Led <SEP> <SEP> on <SEP> flashing
<tb> <SEP> Led <SEP> <SEP> off
<tb> Designation <SEP> 1 <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> Remarks
<tb> RAM <SEP> P <SEP> # <SEP> screen <SEP> dead
<tb> RAM <SEP> s <SEP> <SEP> * <SEP> <SEP> f <SEP> <SEP> screen <SEP> dead
<tb> RAM <SEP> 1 <SEP> Bf <SEP> <SEP> * <SEP> <SEP> ¯ <SEP> <SEP> screen <SEP>
dead
<tb> RAM <SEP> 2 <SEP> f <SEP> * <SEP> 3E <SEP> ¯ <SEP> screen <SEP> dead
<tb> RAM <SEP> 3 <SEP> 3f <SEP> <SEP> * <SEP> <SEP> screen <SEP> dead
<tb> RAM <SEP> 4 <SEP> i <SEP> Jt <SEP> screen <SEP> dead
<tb>
Table I (continued)
EMI4.1
<tb> Caption:
<SEP> O <SEP> Led <SEP> on <SEP> steady
<tb> <SEP> # <SEP> <SEP> Led <SEP> on <SEP> flashing
<tb> <SEP> Led <SEP> off
<tb> Designation <SEP> 1 <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> Remarks
<tb> RAM5 <SEP> 0 <SEP> screen <SEP> dead
<tb> RAM <SEP> 6 <SEP> # <SEP> # <SEP> screen <SEP> <SEP> dead
<tb> RAM7 <SEP> X <SEP> <SEP> µ <SEP> <SEP> screen <SEP> dead
<tb> US <SEP> 8288 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> U3 <SEP> 8588 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> <SEP> O <SEP> <SEP> O < SEP> <SEP> screen dead
<tb> U1 <SEP> <SEP> 8284 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<SEP> 0 <SEP> 0 <SEP> 0 <SEP> o <SEP> <SEP> screen <SEP> dead
<tb> U49 <SEP> 8253-5 <SEP> 0 <SEP> screen <SEP> dead
<tb> U48 <SEP> 8259A <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> U36 <SEP> 8237A-5 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> U35 <SEP> 2764 <SEP> ROM <SEP> O <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP > dead
<tb> U34 <SEP> 2764 <SEP> ROM <SEP> O <SEP> O <SEP> write <SEP> to
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> screen <SEP> FC555 <SEP> <SEP > ROM
<tb> U33 <SEP> 2764 <SEP> ROM <SEP> O <SEP> O <SEP> write <SEP> to
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> FAMI ### <SEP screen > <SEP> ROM
<tb> U32 <SEP> 2764 <SEP> ROM
<SEP> 0 <SEP> 0 <SEP> write <SEP> to
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> the screen <SEP> F80¯¯ <SEP> ROM
<tb> U31 <SEP> 2764 <SEP> ROM <SEP> 00 <SEP> 0 <SEP> O <SEP> write <SEP> to
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> the screen <SEP> F6 ### <SEP > <SEP> ROM
<tb> U19 <SEP> <SEP> 74 # 7 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP > horizontal <SEP> line <SEP> to
<tb> <SEP> 0 <SEP> O <SEP> to <SEP> the screen
<tb> U15 <SEP> 74LS373 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> parity <SEP> check <SEP > I
<tb> <SEP> 0 <SEP> 0 <SEP> # 8 ### <SEP>
<tb> <SEP> O <SEP> <SEP> O <SEP>
<SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> <SEP> O <SEP> (S) <SEP>
<tb> U13 <SEP> 74LS245 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> screen dead
<tb> <SEP> 0 <SEP>
<tb> U27 <SEP> 74LS245 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> write <SEP> to
<tb> <SEP> 0 <SEP> 0 <SEP> <SEP> the <SEP> screen. 151. <SEP>
<tb>
U26 <SEP> 74LS67¯ <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> <SEP> formation of <SEP> characters
<tb> <SEP> 0 <SEP> O <SEP> to <SEP> the <SEP> screen
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP>
<tb> U25 <SEP> 74S280 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blocking <SEP> while
<tb> <SEP> 0 <SEP> O <SEP> the <SEP> work
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O
<tb> U47 <SEP> 74LS158 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> U50 <SEP> <SEP> 74LS328 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> x <SEP>
<tb>
Table I
(after)
EMI5.1
<tb> Legend: <SEP> O <SEP> Led <SEP> on <SEP> steady
<tb> <SEP> Led <SEP> on <SEP> flashing
<tb> <SEP> Led <SEP> off
<tb> U52 <SEP> 74LS74 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blocking <SEP> on <SEP > # <SEP> on <SEP> # <SEP>
<tb> <SEP> o <SEP> <SEP> o <SEP> <SEP> from <SEP> floppy <SEP> # <SEP> to <SEP> # <SEP>
<tb> U53 <SEP> 74LS322 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> write <SEP> to
<tb> <SEP> 0 <SEP> 0 <SEP> the screen <SEP> error <SEP> 3¯1 <SEP>
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP>
<tb> U64 <SEP> 74LS158 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> P <SEP>
<SEP> # <SEP> # <SEP>
<tb> U66 <SEP> 74LS25 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead <SEP>
<tb> <SEP> O <SEP> O
<tb> U67 <SEP> 74LS54 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> # <SEP> 0 <SEP> 0 <SEP>
<tb> U79 <SEP> 74LS58 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> # <SEP> <SEP> X <SEP> <SEP> X <SEP> <SEP> # <SEP> <SEP> # <SEP> <SEP> O <SEP> # <SEP>
<SEP> X <SEP>
<tb> U80 <SEP> 74LSl38 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> 0 <SEP> # <SEP> # <SEP>
<tb> U81 <SEP> 74LS138 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP>
<tb> U84 <SEP> 74LS15 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blockage
<tb> <SEP> O <SEP> <SEP> 0 <SEP> <SEP> read <SEP> floppys
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP>
<tb> U85 <SEP> 74LS ## <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> #
<tb> Designation <SEP> i <SEP> <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> Remarks
<tb> U99 <SEP> 74S¯¯ <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> O <SEP> O
<tb> U98 <SEP> 74LS58 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> 0 <SEP> 0 <SEP>
<tb> U96 <SEP> 74S ## <SEP> <SEP> 9 <SEP> <SEP> K <SEP> <SEP> K <SEP> <SEP> K <SEP> <SEP> X <SEP> <SEP > O <SEP> I <SEP> <SEP> E <SEP> <SEP> <SEP> screen dead
<tb> U95 <SEP>
74LS54 <SEP> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> blockage <SEP> floppy <SEP> A-B
<tb> <SEP> 0 <SEP> 0 <SEP>
<tb> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O
<tb> U9sBPROM <SEP> <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> 0 <SEP> O <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> # <SEP> 0 <SEP> # <SEP> # <SEP>
<tb> U10074S158 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> O <SEP> screen <SEP> dead
<tb> <SEP> # <SEP> <SEP> f <SEP>
<tb>