DE10203570A1

DE10203570A1 - Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem Halbleiterspeicherbaustein

Info

Publication number: DE10203570A1
Application number: DE10203570A
Authority: DE
Inventors: Frank Adler; Manfred Moser; Thomas Huber
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2002-01-30
Filing date: 2002-01-30
Publication date: 2003-08-14
Anticipated expiration: 2022-01-31
Also published as: US6836440B2; DE10203570B4; US20030169633A1

Abstract

Beschrieben werden zwei Verfahren zum Überprüfen der Funktionsfähigkeit elektrischer Verbindungen zwischen Adreßleitungen ((L1, L2, ..., L6) einer Leiterplatte (11) eines Speichermoduls und Adreßleitungskontakten (A1, A2, ..., A6; A1', A2', ..., A6') eines auf der Leiterplatte (11) montierten integrierten Halbleiterbausteins (12; 12'). Abgerissene Lötkontakte werden herkömmlich optisch oder durch elektrische Widerstandsmessungen untersucht; letztere funktionieren jedoch nicht bei Speichermodulen mit mehreren Halbleiterbausteinen (12; 12'), deren Pinkontakte (A1, A2, ..., A6; A1', A2', ..., A6') durch die Adreßleitungen (L1, L2, ..., L6) parallel geschaltet werden. Die erfindungsgemäßen Verfahren ermöglichen eine Lokalisierung unterbrochener Kontakte an einzelnen Adreßleitungen (L1, L2, ..., L6) auf dem Umweg eines Schreib-Lese-Zugriffs auf den Halbleiterspeicherbaustein (12; 12'), wobei die durch defekte Kontaktverbindungen entstehende Fehlleitung von Schreib- und Lesebefehlen gezielt ausgenutzt wird.

Description

Die Erfindung betrifft ein Verfahren zum Überprüfen der Funktionsfähigkeit elektrischer Verbindungen zwischen Adreßleitungen einer Leiterplatte eines Speichermoduls und Adreßleitungskontakten eines auf der Leiterplatte montierten integrierten Halbleiterspeicherbausteins, dessen Speicheradressen dadurch ansteuerbar sind, daß Adreßleitungen gezielt elektrisch vorgespannt werden.
Derartige Verfahren werden bei einem Ausfall einzelner Speicherchips auf einem Speichermodul, beispielsweise einem DIMM (Dual Inline Memory Module) eingesetzt, um die Ursache des Ausfalls zu lokalisieren. Verantwortlich für den Ausfall eines Speicherchips, der dann nicht ordnungsgemäß ausgelesen und beschrieben werden kann, sind meist gerissene Lötverbindungen zwischen dem Speicherchip und der Leiterplatte des Speichermoduls.
Bisher wird die Ursache durch visuelle Inspektion der vorhandenen Lötstellen der Adreßpinkontakte nachgewiesen. Alternativ werden probeweise ausgewählte Pinkontakte nachgelötet, bei denen eine gerissene Kontaktverbindung zur zugeordneten Adreßleitung der Leiterplatte vermutet wird.
Beide Methoden sind zeitaufwendig und nur bedingt zuverlässig.
Prinzipiell können unterbrochene elektrische Verbindungen zwischen den Adreßleitungen der Leiterplatte und den Adreßleitungskontakten eines Halbleiterspeicherbausteins auch elektrisch nachgewiesen werden, indem bei konstantem Strom Spannungsabfälle gemessen oder bei angelegten Spannungen Ströme gemessen werden. Bei heutigen Speichermodulen mit mehreren, beispielsweise 8 oder 16 Speicherchips, deren Adreßleitungskontakte durch die angeschlossenen Adreßleitungen parallel geschaltet sind, funktionieren solche Tests nicht. Da jede Adreßleitung mit jedem der Speicherchips über einen Pinkontakt verbunden ist, wird auch dann, wenn der Kontakt zu einem der Speicherchips unterbrochen ist, durch die funktionierenden Kontaktverbindungen zu den übrigen Speicherchips der angelegte Teststromkreis geschlossen, wodurch trotz gerissener Lötkontakte ein fehlerfreies Funktionieren angezeigt wird.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum elektrischen Testen der elektrischen Verbindungen zwischen einer Leiterplatte und einem darauf montierten Halbleiterspeicherbaustein bereitzustellen, das zuverlässiger und weniger zeitaufwendig ist und das unabhängig von der Anzahl auf der Leiterplatte montierter Halbleiterbausteine funktioniert.
Diese Aufgabe wird erfindungsgemäß durch ein eingangs genanntes Verfahren gelöst, bei dem die Funktionsfähigkeit der elektrischen Verbindungen dadurch überprüft wird, daß schreibend und lesend auf den Halbleiterbaustein zugegriffen wird, wobei dieser Zugriff die folgende Reihenfolge von Schritten aufweist:

a) Schreiben einer ersten Information, wobei eine erste Speicheradresse dadurch angesteuert wird, daß keine der Adreßleitungen elektrisch vorgespannt wird,
b) Schreiben einer zweiten Information, die sich von der ersten Information unterscheidet, wobei eine anzusteuernde zweite Speicheradresse dadurch ausgewählt wird, daß nur eine einzige Adreßleitung elektrisch vorgespannt wird,
c) Auslesen der ersten Speicheradresse, die dadurch angesteuert wird, daß keine der Adreßleitungen elektrisch vorgespannt wird, und
d) Überprüfen, ob im Schritt c) die erste Information oder die zweite Information ausgelesen wurde.

Erfindungsgemäß wird anstelle einer elektrischen Widerstandsmessung ein gezielt aufgebauter Speichertest eingesetzt, um unterbrochene Lötverbindungen zu identifizieren. Der Erfindung liegen Überlegungen zugrunde, wie ein Halbleiterbaustein mit teilweise beschädigten Lötkontakten reagiert, wenn Schreib- und Lesevorgänge veranlaßt werden. Diese liefern bei defekten Lötkontakten keine brauchbaren Ergebnisse im normalen Speicherbetrieb, werden jedoch erfindungsgemäß eingesetzt, um unterbrochene Kontaktverbindungen zu identifizieren.
In einem Speichermodul werden die Speicheradressen eines Halbleiterspeicherbausteins über Adreßleitungen angesteuert, die einzeln unabhängig voneinander elektrisch vorgespannt werden können und dadurch zusammen eine in Dualschreibweise verschlüsselte Adresse derjenigen Speicherzelle weiterleiten, die bei einem Schreib- oder Lesevorgang angesteuert werden soll. Diese Adreßleitungen sind an Pinkontakte des Halbleiterspeicherbausteins angeschlossen, der daneben weitere Pinkontakte für Steuerleitungen, Datenleitungen oder Clockleitungen aufweist. Über die Datenleitungen werden die zu speichernden oder zu lesenden Daten transportiert; die Steuerleitungen und Clockleitungen dienen zum ordnungsgemäßen Betrieb des Speicherbausteins. Über die Adreßleitungen werden die Speicheradressen übermittelt, in die oder aus denen die durch die Datenleitungen übermittelten Speicherinformationen geschrieben oder ausgelesen werden.
Der Erfindung liegt insbesondere die Überlegung zugrunde, daß dann, wenn ein oder mehrere Lötkontakte beschädigt sind, die anzusteuernde Speicheradresse zwar nicht mehr angesprochen werden, jedoch dafür auf eine andere Speicheradresse zugegriffen wird. Die Erfindung nutzt den Umstand aus, daß im Falle eines defekten Lötkontaktes eine elektrische Vorspannung, die an die betroffene Adreßleitung angelegt wird, nicht weitergeleitet werden kann. Da das elektrische Potential des zugeordneten Pinkontakts des Speicherbausteins "floatet", registriert der Halbleiterchip mit hoher Wahrscheinlichkeit eine auf Masse liegende Adreßleitung, wodurch in Verbindung mit den Spannungswerten der übrigen Adreßleitungen eine andere Speicheradresse als die gewünschte angesteuert wird. Im normalen Speicherbetrieb hilft diese Erkenntnis nicht weiter, da unbekannt ist, welche der üblicherweise 14 Adreßleitungskontakte defekt ist.
Erfindungsgemäß wird jedoch ausgenutzt, daß in dem Halbleiterspeicherbaustein eine einzige Speicheradresse existiert, die immer angesteuert wird, wenn die Lötkontakte aller Adreßleitungen oder zumindest aller elektrisch vorgespannten Adreßleitungen unterbrochen sind. Die Dualziffer dieser Speicheradresse setzt sich ausschließlich aus digitalen Bits "0" zusammen. Der Zugriff auf diese Speicheradresse wird erfindungsgemäß eingesetzt, um den Kontakt einer bestimmten Adreßleitung zu testen.
Erfindungsgemäß wird in einem Schritt a) eine erste Information, beispielsweise eine digitale "1", in diese Speicheradresse geschrieben, indem keine der Adreßleitungen elektrisch vorgespannt wird. Dabei wird ausgenutzt, daß im Falle unterbrochener Lötkontakte die entsprechenden Kontaktpins des Speicherchips auf floatendem Potential und somit mit hoher Wahrscheinlichkeit auf Masse liegen, so daß auch bei defekten Lötkontakten genau diese Speicheradresse angesteuert wird. In einem Schritt b) wird eine unterschiedliche zweite Information, beispielsweise eine digitale "0", geschrieben, wobei die jetzt anzusteuernde Speicheradresse dadurch ausgewählt wird, daß nur eine einzige Adreßleitung elektrisch vorgespannt wird. Anschließend wird in einem Schritt c) wieder die erste Speicheradresse angesteuert und ausgelesen. In Schritt d) wird überprüft, ob hierbei die in Schritt a) oder in Schritt b) gespeicherte Information gelesen wurde.
Wenn der zu prüfende Adreßleitungskontakt funktioniert, wird in Schritt b) die unterschiedliche zweite Information in eine andere Speicheradresse als in Schritt a) geschrieben. In Schritt c) wird dann die in Schritt a) gespeicherte erste Information wieder ausgelesen. Ist der zu prüfende Kontakt jedoch unterbrochen, so kann in Schritt b) die anzusteuernde zweite Speicheradresse nicht angesteuert werden. Statt dessen wird, da der Pinkontakt keine elektrische Vorspannung registriert, die zweite Information ebenfalls in die erste Speicheradresse geschrieben. Die in Schritt a) geschriebene Information wird also in Schritt b) durch die zweite Information überschrieben, welche in Schritt c) ausgelesen wird. Dieser nicht erwartete Speicherwert zeigt einen Defekt der geprüften Kontaktverbindung an.
Auf diese Weise lassen sich defekte Lötkontakte mit Hilfe eines testweisen Speicherbetriebs lokalisieren.
Die der Erfindung zugrundeliegende Aufgabe wird ferner durch ein zweites Verfahren der eingangs genannten Art gelöst, bei dem die Funktionsfähigkeit der elektrischen Verbindungen dadurch überprüft wird, daß schreibend und lesend auf den Halbleiterspeicherbaustein zugegriffen wird, wobei dieser Zugriff die folgende Reihenfolge von Schritten aufweist:

a) Schreiben einer ersten Information, wobei eine erste anzusteuernde Speicheradresse ausgewählt wird, indem nur eine einzige Adreßleitung elektrisch vorgespannt wird,
b) Schreiben einer zweiten Information, die sich von der ersten Information unterscheidet, wobei eine zweite Speicheradresse angesteuert wird, indem keine der Adreßleitungen elektrisch vorgespannt wird,
c) Ausführen eines Lesebefehls, wobei dieselbe Adreßleitung wie in Schritt a) als einzige Adreßleitung elektrisch vorgespannt wird, und
d) Überprüfen, ob in Schritt c) die erste Information oder die zweite Information ausgelesen wurde.

Bei diesem Verfahren wird in Schritt a) zuerst diejenige Speicheradresse angesteuert, die eine elektrische Vorspannung der betreffenden Adreßleitung erfordert. In Schritt b) wird hingegen die bei auf Massepotential liegenden Adreßleitungen angesteuerte Speicheradresse beschrieben. In Schritt c) wird wiederum auf die in Schritt a) angesteuerte Adresse zugegriffen. Je nachdem, ob der Pinkontakt der zu testenden Adreßleitung angeschlossen ist oder nicht, wird in den Schritten a) und c) anstelle der anzusteuernden Adresse die Adresse aus Schritt b) tatsächlich angesteuert.
Sofern der Adreßleitungskontakt funktioniert, wird in Schritt a) die erste Information, beispielsweise eine digitale "1", in die anzusteuernde erste Adresse geschrieben. In Schritt c), der wiederum auf diese Adresse erfolgreich zugreift, wird diese Information wieder ausgelesen. Der Schreibvorgang in Schritt b) wirkt sich in diesem Fall nicht aus.
Wenn jedoch der Adreßleitungskontakt unterbrochen ist, wird in den Schritten a) und c) anstelle der anzusteuernden ersten Speicheradresse, die eine elektrische Vorspannung voraussetzt, die zweite Speicheradresse aus Schritt b), die keine elektrische Vorspannung voraussetzt, angesteuert. In diese zweite Speicheradresse wird dann in Schritt a) die erste Information beschrieben; in Schritt b) wird diese Information durch die unterschiedliche zweite Information überschrieben, die anschließend in Schritt c) anstelle der erwarteten ersten Information ausgelesen wird.
Auch bei diesem erfindungsgemäßen Verfahren zeigt also das Auslesen der zweiten Information statt der ersten eine defekte Kontaktverbindung der getesteten Adreßleitung an.
Mit Hilfe der beiden erfindungsgemäßen Verfahren ist es möglich, einen defekten Lötkontakt (oder Bondkontakt oder in anderer Weise hergestellten Kontakt) durch einen gewöhnlichen Speicherzugriff zu lokalisieren. Dadurch sind weder außerplanmäßige elektrische Messungen noch optische Untersuchungen erforderlich. Die erfindungsgemäßen Verfahren sind zuverlässiger und weniger zeitaufwendig als die herkömmlichen Verfahren und funktionieren auch bei Speichermodulen mit mehreren Speicherbausteinen, deren Pinkontakte über die Adreßleitungen parallel geschaltet und so untereinander kurzgeschlossen sind, denn im Rahmen des normalen Speicherbetriebs, der erfindungsgemäß eingesetzt wird, gewährleisten die über die Steuerleitungen übermittelten Steuersignale, daß beim Schreiben oder Lesen selektiv auf einen einzigen Speicherbaustein zugegriffen wird.
Vorzugsweise ist vorgesehen, daß dann, wenn die Überprüfung in Schritt d) ergibt, daß die zweite Information ausgelesen wurde, eine Unterbrechung der elektrischen Verbindung zwischen derjenigen Adreßleitung, die als einzige elektrisch vorgespannt wurde, und dem zugeordneten Adreßleitungskontakt des Halbleiterspeicherbausteins gemeldet wird. Wenn in Schritt c) die zweite Information ausgelesen wird, obwohl Schritt c) auf dieselbe Speicheradresse wie Schritt a) zugreift, muß die in Schritt a) geschriebene erste Information durch die zweite Information überschrieben worden sein, was nur dann möglich ist, wenn aufgrund eines fehlerhaften Adreßleitungskontakts die elektrische Vorspannung blockiert wurde.
Vorzugsweise ist die erste Information ein digitales Datenbit und die zweite Information das zum ersten Datenbit inverse digitale Datenbit. Die erste und zweite Information sind eine digitale "0" und "1" oder umgekehrt.
Eine bevorzugte Ausführungsart sieht vor, daß die Adreßleitungen im Multiplexverfahren betrieben werden, bei dem durch gezieltes elektrisches Vorspannen der Adreßleitungen die Wortleitungsadresse und die Bitleitungsadresse einer anzusteuernden Speicheradresse nacheinander ausgewählt werden. Die Speicheradressen eines Halbleiterbausteins sind in Reihen (Bitleitungen) und Spalten (Wortleitungen) angeordnet. Ihre Adressen werden durch zwei mehrstellige Dualzahlen, hier bezeichnet als x und y, angegeben. Bei der Steuerung des Halbleiterbausteins werden bei jeder Ansteuerung einer Speicheradresse zunächst deren Bitleitungsadresse über die Adreßleitungen übermittelt und anschließend deren Wortleitungsadresse oder umgekehrt. Als Speicheradresse, deren Ansteuerung die elektrische Vorspannung genau einer Adreßleitung voraussetzt, können daher diejenigen drei Speicheradressen verwendet werden, bei denen die zu überprüfende Adreßleitung entweder nur bei der Übermittlung der Bitleitungsadresse oder nur bei der der Wortleitungsadresse oder bei der Übermittlung beider Adressen elektrisch vorgespannt wird.
Vorzugsweise ist vorgesehen, daß diejenige Adreßleitung, die während der Reihenfolge der Schritte a) bis d) als einzige elektrisch vorgespannt wird, nur beim Auswählen von Bitleitungsadressen vorgespannt wird. Durch diese elektrische Vorspannung wird im ersten erfindungsgemäßen Verfahren in Schritt b) und im zweiten Verfahren in den Schritten a) und c) auf eine dieser vorgespannten Bitleitung zugeordnete Speicheradresse zugegriffen, sofern die elektrische Verbindung geschlossen ist. Ein Halbleiterspeicher hat meist mehr Bitleitungen als Wortleitungen, weshalb die Bitleitungsadressen länger sind und im Gegensatz zu den Wortleitungen durch eine größere Zahl von Adreßleitungen übermittelt werden. Wird bei dieser Ausführungsform die elektrische Vorspannung nur während der Ansteuerung der Bitleitung angelegt, so lassen sich mehr Adreßleitungen überprüfen als im Falle einer Vorspannung bei der Auswahl von Wortleitungen.
Mit dem erfindungsgemäßen Verfahren wird jeweils genau eine einzige Adreßleitung getestet. Um mehrere und möglichst alle Adreßleitungen zu testen, sieht eine Weiterbildung der Erfindung vor, daß die Reihenfolge der Schritte a) bis d) wiederholt wird, wobei bei jeder Wiederholung dieser Reihenfolge eine andere Adreßleitung elektrisch vorgespannt wird.
Eine andere Weiterbildung sieht vor, daß ein Speichermodul, das mehrere Halbleiterbausteine auf der Leiterplatte aufweist, deren Adreßleitungskontakte durch die Adreßleitungen der Leiterplatte parallelgeschaltet sind, getestet wird, indem mit Hilfe eines Steuersignals ein einziger Halbleiterbaustein ausgewählt wird, auf dessen Speicheradressen während der Schritte a) bis d) ausschließlich zugegriffen wird. Auf diese Weise können mehrere durch die Adreßleitungen parallelgeschaltete Speicherbausteine nacheinander getestet werden, bei denen eine Widerstandsmessung aufgrund der kurzgeschlossenen, parallelgeschalteten Pinkontakte versagt.
Eine Weiterbildung der Erfindung sieht vor, daß mit Hilfe elektrischer Vorspannungen der Adreßleitungen eine Betriebsart zur Überprüfung der elektrischen Verbindungen eingestellt wird, die die Art der Datenübertragung zwischen der Leiterplatte und dem Halbleiterspeicherbaustein bestimmt, wobei eine solche Betriebsart eingestellt ist, für deren Einstellung nur eine einzige Adreßleitung elektrisch vorgespannt werden muß. Wenn ein oder mehrere Adreßleitungskontakte unterbrochen sind, funktioniert der Halbleiterspeicherbaustein nicht mehr ordnungsgemäß, was einem Totalausfall gleichkommt. Der erfindungsgemäß eingesetzte Testbetrieb, bei dem dennoch auf ausgewählte Speicheradressen gezielt zugegriffen wird, muß erst eingestellt werden, bevor der Test durchgeführt werden kann. Diese Initialisierung verlangt auch eine Einstellung der Art und Weise, wie Daten in diese Speicheradressen transportiert oder aus ihnen entnommen werden sollen. Diese Einstellung verlangt auch die Aktivierung, d. h. elektrische Vorspannung von Adreßleitungen. Da diese aber teilweise unterbrochen sein können, ist es vorteilhaft, eine Übertragungsweise zu wählen, bei deren Einstellung nur eine einzige Adreßleitung vorgespannt werden muß.
Vorzugsweise ist vorgesehen, daß durch die eingestellte Betriebsart die Anzahl nacheinander übertragener Datenbits pro Schreib- oder Lesebefehl, deren Reihenfolge und/oder die Länge einer Verzögerungszeit zwischen dem Zugriff auf eine Wortleitung beim Lesen und der Übermittlung gelesener Datenbits so eingestellt werden, daß für jede Einstellung dieselbe Adreßleitung vorgespannt wird. Beispielsweise wird die sogenannte Burst-Länge auf "1" gesetzt und die Reihenfolge von bei einer Busbreite von 4 Bits zu übermittelnden Daten zu 1- 2-3-4 festgelegt ("sequential burst type"). Die sogenannte "column address strobe latency", die die Verzögerungszeit zwischen dem Öffnen einer Wortleitung und dem Auslesen einer Information aus einer bestimmten die Wortleitung kreuzenden Bitleitung angibt, wird beispielsweise auf zwei Takteinheiten festgesetzt. Alle drei Einstellungen verlangen lediglich die Vorspannung derselben Adreßleitung, so daß sämtliche anderen Adreßleitungen geprüft werden können.
Die Erfindung wird nachstehend anhand der Figuren beschrieben. Es zeigen:
Fig. 1 ein zu testendes Speichermodul,
Fig. 2A und 2B ein erstes erfindungsgemäßes Verfahren im Falle eines funktionierenden und eines defekten Adreßleitungskontakts,
Fig. 3A und 3B ein zweites erfindungsgemäßes Verfahren im Falle eines funktionierenden und eines defekten Adreßleitungskontakts,
Fig. 4 eine Ausführungsart im Multiplexverfahren und
Fig. 5 eine weitere Ausführungsart bezüglich der Initialisierung einer Betriebsart zum Ausführen des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt ein Speichermodul mit einer elektronischen Leiterplatte 11, auf dem zwei integrierte Halbleiterspeicherbausteine 12 und 12' montiert sind. Jeder Speicherbaustein, bestehend aus einem integrierten Halbleiterchip und einem Chiprahmen, besitzt eine Vielzahl elektrischer Kontakte A1, . . ., A6, B7, . . ., B10; A1', . . ., A6', B7', . . ., B10', deren mit A bezeichnete Kontakte (in der Praxis 14 Stück pro Speicherbaustein) mit je einer Adreßleitung L1, . . ., L6 verbunden, z. B. gelötet oder gebondet, sind. Weitere, mit B bezeichnete Kontakte dienen zum Verbinden mit Datenleitungen (Input/Output Line), Steuerleitungen und Clockleitungen. Durch die Adreßleitungen L1, . . ., L6 werden die Adreßleitungskontakte verschiedener Speicherbausteine A1, A1'; . . .; A6, A6' miteinander kurzgeschlossen, so daß beispielsweise im Falle eines unterbrochenen Kontakts zwischen der Adreßleitung L3 und dem Kontakt A3 des einen Speicherbausteins 12 dieser Defekt durch eine Widerstandsmessung nicht detektiert werden kann, weil der parallel geschaltete Kontakt A3' des weiteren Speicherbausteins 12' eine leitfähige Verbindung herstellt. Daher versagen herkömmliche Widerstandstests. Bei dem erfindungsgemäßen Verfahren hingegen ist die Parallelschaltung mehrerer Speicherbausteine nicht schädlich, weil die z. B. über Input/Output-Leitungen B7, B8, B7', B8' transportierten Speicherdaten nicht über die Adreßleitungen befördert werden und zudem ein bestimmter Speicherbaustein 12 durch ein entsprechendes Steuersignal S, das etwa am Steuerkontakt B9 anliegt, ausgewählt wird.
Die Speicheradressen integrierter Halbleiterspeicher sind, wie am Beispiel des Speicherbausteins 12 schematisch dargestellt, in Reihen und Spalten angeordnet und werden durch Wort- und Bitleitungen verbunden. In. Fig. 1 gibt die zweite Ziffer x einer Speicheradresse axy deren Wortleitungsadresse und die dritte Ziffer dieser Speicheradresse axy deren Bitleitung y an. Die Variablen x und y entsprechen mehrstelligen Dualzahlen, wobei die Dualzahl y aufgrund der hohen Zahl von Bitleitungen (typischerweise 1024) die größere ist. Das Speichermodul ist beispielsweise ein DIMM (Double Inline Memory Module), das mit 8 oder 16 Halbleiterspeicherbausteinen bestückt ist.
Fig. 2A zeigt schematisch den Ablauf und die Wirkungsweise eines ersten erfindungsgemäßen Verfahrens im Falle eines funktionierenden, zu überprüfenden Adreßleitungskontakts. In Schritt a) wird von der Leiterplatte 11 aus über entsprechende Datenleitungen eine Information "1" in eine Speicheradresse a00 geschrieben. Die Datenleitungen, die diese Information transportieren, sind nicht dargestellt. Auch die Adreßleitungen, die das Bit in die Speicheradresse a00 leiten, sind nicht dargestellt.
In Schritt a) ist keine der Adreßleitungen vorgespannt, so daß das digitale Datenbit "1" in die Speicheradresse a00 geschrieben wird.
In Schritt b) wird das entgegengesetzte Datenbit "0" geschrieben. Dieses Bit wird in eine andere Zelle geschrieben, indem ausschließlich die Adreßleitung L3 des Speicherbausteins 12 elektrisch vorgespannt wird (d. h. ein elektrisches Potential eines entsprechenden Adreßleitungsdatenbits angeschlossen wird). Die so angesteuerte Speicheradresse sei beispielsweise a10. Sofern die Adreßleitung L3 leitend mit dem Adreßleitungskontakt A3 des Speicherbausteins verbunden ist, wird der Datenwert "0" in die Speicheradresse a10 geschrieben.
In Schritt c) wird die Adresse a00 angesteuert, indem wiederum keine der Adreßleitungen elektrisch vorgespannt wird (bzw. alle Adreßleitungen mit einem Massepotential verbunden werden), so daß die Speicheradresse a00 ausgelesen wird. Das in dieser Adresse nach wie vor vorhandene, zuerst gespeicherte Datenbit "1" zeigt in Schritt d) eine einwandfreie Verbindung zwischen der Adreßleitung L3 und dem zugehörigen Kontakt A3 an.
Wenn dieser Kontakt jedoch unterbrochen ist, reagiert der Halbleiterspeicherbaustein wie in Fig. 2B dargestellt. Schritt a) verläuft wie in Fig. 2A. In Schritt b) jedoch wird, da die Adreßleitung L3 nicht kontaktiert ist, das an diese Leitung angelegte Vorspannungspotential vom Speicherbaustein nicht wahrgenommen, weshalb der Speicherbaustein reagiert, als sei an keiner der Adreßleitungen eine Vorspannung angeschlossen, und daher die Speicheradresse a00 ansteuert. Das in Schritt b) geschriebene Datenbit "0" wird statt auf die Speicheradresse a10 auf die Speicheradresse a00 geleitet und überschreibt das in Schritt a) geschriebene Datenbit "1". In Schritt c) wird daher nicht das ursprüngliche Datenbit "1", sondern das Datenbit "0" gelesen, das in Schritt d) einen fehlerhaften Kontakt L3 anzeigt.
Fig. 3A zeigt die Reaktion des Speicherbausteins bei einem zweiten erfindungsgemäßen Verfahren im Falle einwandfreier Adreßleitungskontakte. Bei diesem Verfahren, das dem Anspruch 2 entspricht, wird zuerst in Schritt a) ein Datenbit in eine solche erste Speicheradresse a10 geschrieben, deren Ansteuerung eine elektrische Vorspannung genau einer Adreßleitung (beispielsweise L3) erfordert. In diese Speicheradresse wird ein erstes Datenbit "1" geschrieben. In Schritt b) wird die elektrische Vorspannung der Adreßleitung L3 wieder aufgehoben, so daß jetzt keine Adreßleitung mehr vorgespannt ist. Dadurch wird das zum ersten Datenbit "1" komplementäre Datenbit "0" nun in die Speicheradresse a00 geleitet. In Schritt c) wird die Adreßleitung L3 wieder elektrisch vorgespannt, so daß die Speicheradresse a10 ausgelesen wird; das ursprüngliche Datenbit "1" signalisiert in Schritt d) einen einwandfreien Kontakt zum Adreßpin A3.
Ist dieser Kontakt unterbrochen, reagiert der Halbleiterbaustein 12 wie in Fig. 3B dargestellt. In Schritt a) wird das Datenbit "1" aufgrund des unterbrochenen Kontakts in die Speicheradresse a00 statt in a10 geschrieben. In Schritt b) wird das Datenbit durch das komplementäre Datenbit "0" überschrieben. Wenn in Schritt c) ein Lesebefehl ausgeführt wird und mit der elektrischen Vorspannung an der Adreßleitung L3 wieder die Speicheradresse a10 angesteuert wird, leitet der Speicherbaustein den Lesebefehl aufgrund des unterbrochenen Kontakts an die Speicheradresse a00, so daß von dort das invertierte Datenbit "0" ausgelesen wird und in Schritt d) einen fehlerhaften Kontakt anzeigt.
Die im normalen Speicherbetrieb unüberschaubare Fehlleitung von Schreib- und Lesebefehlen wird erfindungsgemäß eingesetzt, um Informationen über das Auftreten und die Position unterbrochener Lötkontakte zu erhalten. Die erfindungsgemäße Beschränkung auf das Vorspannen lediglich einer einzigen Adreßleitung zu jedem Zeitpunkt macht es möglich, den Ort der Fehlleitung zu ermitteln. Die erfindungsgemäße Verknüpfung von Schreib- und Lesezugriffen auf eine Speicheradresse, die genau dann angesteuert wird, wenn genau eine bestimmte Adreßleitung vorgespannt wird, und auf diejenige Speicheradresse, die dann angesteuert wird, wenn alle Adreßleitungen auf Masse liegen, ermöglicht es, eine eindeutige Aussage über das Vorliegen einer Kontaktunterbrechung zwischen Adreßleitung und Adreßleitungskontakt zu gewinnen. Die Fehlleitung von Schreib- oder Lesebefehlen wird in einem ersten erfindungsgemäßen Verfahren gemäß Anspruch 1 und gemäß den Fig. 2A und 2B im Verfahrensschritt b) ausgenutzt, in einem zweiten Verfahren gemäß Anspruch 2 und gemäß den Fig. 3A und 3B in den Verfahrensschritten a) und c).
In der Praxis wird eine Speicheradresse axy, die sich aus einer Wortleitungsadresse y und einer Bitleitungsadresse x zusammensetzt, in zwei Schritten über die Adreßleitungen übertragen. Fig. 4 zeigt ein Beispiel einer solchen Übertragung im Multiplexverfahren gemäß dem zweiten erfindungsgemäßen Verfahren am Beispiel der Fig. 3A. Für das Multiplexverfahren wird zweckmäßigerweise eine Speicheradresse gewählt, deren Ansteuerung lediglich eine Vorspannung während der Auswahl der Bitleitung x erfordert. Ein Halbleiterspeicher besitzt eine hohe Anzahl von Bitleitungen, so daß die Bitleitungsadresse sehr viele Dualstellen aufweist, die entsprechend viele Adreßleitungen erfordern
Gemäß Fig. 4 wird im Schritt a) nur während der Auswahl der Bitleitung die Adreßleitung L3 mit einer Vorspannung V versehen. Bei der Auswahl der Wortleitung hingegen wird die Adreßleitung L3 wieder auf Masse gelegt. Dadurch wird die in Schritt a) zu schreibende erste Information, beispielsweise das digitale Datenbit "1", an die zugeordnete Speicheradresse a10 geleitet. In diesem Beispiel ist die Speicheradresse a10 genau diejenige Adresse, die angesteuert wird, wenn nur die Adreßleitung L3 und diese auch nur während der Auswahl der Bitleitungen vorgespannt wird. Die Auswahl der Speicheradresse a10 in Schritt c) verläuft wie in Schritt a). Je nachdem, ob in Schritt c) das in Schritt a) geschriebene erste Datenbit "1" oder das in Schritt b) geschriebene inverse zweite Datenbit "0" gelesen wird, wird ein einwandfreier oder mangelhafter Adreßleitungskontakt an der Adreßleitung L3 angezeigt. Dabei ist es unerheblich, ob das erste Datenbit "1" und das zweite Datenbit "0" ist oder umgekehrt.
Um weitere Adreßleitungskontakte, beispielsweise den an der Adreßleitung L5, zu testen, wird die Reihenfolge der Schritte a) bis d) wiederholt, wobei zweckmäßigerweise die Adreßleitung L5 in gleicher Weise wie die Adreßleitung L3 vorgespannt wird.
Fig. 5 zeigt, wie die Adreßleitungen zu Beginn des erfindungsgemäßen Verfahrens vorgespannt werden können, um den Speicherbaustein in einen entsprechenden Betriebsmodus zu schalten. Heutige Speicherbausteine erfordern Moderegisterbefehle, mit denen die Zugriffsweise beim Speichern und Lesen festgelegt wird. Für das erfindungsgemäße Verfahren wird vorzugsweise eine solche Übertragungsweise gewählt, die sich mit nur einer einzigen elektrisch vorgespannten Adreßleitung L5 einstellen läßt. Die Parameter, die durch die eingestellte Betriebsart festgelegt werden, sind die Anzahl nacheinander übertragener Datenbits pro Schreib- oder Lesebefehl, d. h. die sogenannte Burst Length, die hier "1" beträgt und bedeutet, daß alle Daten während einer einzigen Taktzeit übertragen werden, beispielsweise im Falle einer Busbreite 4 vier Daten gleichzeitig. Ein weiterer einstellbarer Parameter ist die Reihenfolge, in der die Daten auf die Datenleitungen des Datenbusses verteilt werden. Bei diesem sogenannten Burst Type "sequential" werden mehrere Daten 1, 2, 3, 4 in dieser Reihenfolge nebeneinander über die entsprechenden 4 Datenleitungen übertragen. Schließlich ist die CAS-Latenz (Column Address Strobe Latency) einzustellen, d. h. die Dauer der Zeitverzögerung zwischen dem Zugriff auf eine Wortleitung beim Lesen und der Übermittlung der gelesenen Datenbits. Diese CAS-Latenz beträgt beispielsweise zwei Taktzeiten. Bei einem käuflichen Halbleiterspeicherchip 12, der diesem Beispiel zugrundegelegt wurde, lassen sich die CAS-Latenz "2", die Burst-Länge "1" und der Burst-Typ "sequential" alle mit einer Vorspannung ausschließlich der fünften Adreßleitung einstellen. Daher kann an allen übrigen Adreßleitungen die zugehörige Kontaktverbindung getestet werden.
Die Erfindung ermöglicht eine Leitfähigkeitsmessung an Pinkontakten über den Umweg eines funktionalen, d. h. mit Hilfe von Schreib- und Lesebefehlen durchgeführten Leitfähigkeitstests, d. h. einer Speichernutzung in einem Testmodus. Aufgrund der elektrischen Vorspannung jeweils nur einer Adreßleitung wird eine zuverlässige Lokalisierung unterbrochener Kontakte zu Adreßpins des Speicherchips erreicht. Bezugszeichenliste 11 Leiterplatte
12, 12' Halbleiterspeicherbaustein
A1-A6 Adreßleitungskontakte
B7-B10 weitere Pinkontakte
L1-L6 Adreßleitungen
S Steuersignal
V elektrische Vorspannung
BTL Burstlänge
BTP Bursttyp
CAS column address strobe-Latenzzeit

Claims

1. Verfahren zum Überprüfen der Funktionsfähigkeit elektrischer Verbindungen zwischen Adreßleitungen (L1, L2, . . ., L6) einer Leiterplatte (11) eines Speichermoduls und Adreßleitungskontakten (A1, A2, . . ., A6) eines auf der Leiterplatte (11) montierten integrierten Halbleiterspeicherbausteins (12), dessen Speicheradressen (a00, a10, . . .) dadurch ansteuerbar sind, daß Adreßleitungen (L1, L2, . . ., L6) gezielt elektrisch vorgespannt werden, dadurch gekennzeichnet, daß die Funktionsfähigkeit der elektrischen Verbindungen dadurch überprüft wird, daß schreibend und lesend auf den Halbleiterspeicherbaustein (12) zugegriffen wird, wobei dieser Zugriff die folgende Reihenfolge von Schritten aufweist:

a) Schreiben einer ersten Information (1), wobei eine erste Speicheradresse (a00) dadurch angesteuert wird, daß keine der Adreßleitungen (L1, L2, . . ., L6) elektrisch vorgespannt wird,

b) Schreiben einer zweiten Information (0), die sich von der ersten Information (1) unterscheidet, wobei eine anzusteuernde zweite Speicheradresse (a10) dadurch ausgewählt wird, daß nur eine einzige Adreßleitung (L3) elektrisch vorgespannt wird,

c) Auslesen der ersten Speicheradresse (a00), die dadurch angesteuert wird, daß keine der Adreßleitungen (L1, L2, . . ., L6) elektrisch vorgespannt wird, und

d) Überprüfen, ob in Schritt c) die erste Information (1) oder die zweite Information (0) ausgelesen wurde.

2. Verfahren zum Überprüfen der Funktionsfähigkeit elektrischer Verbindungen zwischen Adreßleitungen (L1, L2, . . ., L6) einer Leiterplatte (11) eines Speichermoduls und Adreßleitungskontakten (A1, A2, . . ., A6) eines auf der Leiterplatte (11) montierten integrierten Halbleiterspeicherbausteins (12), dessen Speicheradressen (a00, a10, . . .) ansteuerbar sind, daß Adreßleitungen (L1, L2, . . ., L6) gezielt elektrisch vorgespannt werden, dadurch gekennzeichnet, daß die Funktionsfähigkeit der elektrischen Verbindungen dadurch überprüft wird, daß schreibend und lesend auf den Halbleiterspeicherbaustein (12) zugegriffen wird, wobei dieser Zugriff die folgende Reihenfolge von Schritten aufweist:

a) Schreiben einer ersten Information (1), wobei eine erste anzusteuernde Speicheradresse (a10) ausgewählt wird, indem nur eine einzige Adreßleitung (L3) elektrisch vorgespannt wird,

b) Schreiben einer zweiten Information (0), die sich von der ersten Information (1) unterscheidet, wobei eine zweite Speicheradresse (a00) angesteuert wird, indem keine der Adreßleitungen (L1, L2, . . ., L6) elektrisch vorgespannt wird,

c) Ausführen eines Lesebefehls, wobei dieselbe Adreßleitung (L3) wie in Schritt a) als einzige Adreßleitung elektrisch vorgespannt wird, und

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dann, wenn die Überprüfung in Schritt d) ergibt, daß die zweite Information (0) ausgelesen wurde, eine Unterbrechung der elektrischen Verbindung zwischen derjenigen Adreßleitung (L3), die als einzige elektrisch vorgespannt wurde, und dem zugeordneten Adreßleitungskontakt (A3) des Halbleiterspeicherbausteins (12) gemeldet wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Information (1) ein digitales Datenbit ("1") und die zweite Information (0) das zum ersten Datenbit inverse digitale Datenbit ("0") ist.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Adreßleitungen (L1, L2, . . ., L6) im Multiplexverfahren betrieben werden, bei dem durch gezieltes elektrisches Vorspannen der Adreßleitungen (L1, L2, . . ., L6) die Wortleitungsadresse (y) und die Bitleitungsadresse (x) einer anzusteuernden Speicheradresse (a00; a10) nacheinander ausgewählt werden können.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß diejenige Adreßleitung (L3), die während der Reihenfolge der Schritte a) bis d) als einzige elektrisch vorgespannt wird, nur beim Auswählen von Bitleitungsadressen (x) vorgespannt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Reihenfolge der Schritte a) bis d) wiederholt wird, wobei bei jeder Wiederholung die Reihenfolge der Schritte a) bis d) eine andere Adreßleitung (L1; L2; . . .; L6) elektrisch vorgespannt wird.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß ein Speichermodul, das mehrere Halbleiterbausteine (12, 12') aufweist, deren Adreßleitungskontakte (A1, A2, . . ., A6; A1', A2', . . ., A6') der Leiterplatte (11) parallel geschaltet sind, getestet wird, indem mit Hilfe eines Steuersignals (S) ein einziger Halbleiterspeicherbaustein (12) ausgewählt wird, auf dessen Speicheradressen (a00, a10, . . .) während der Schritte a) bis d) ausschließlich zugegriffen wird.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß mit Hilfe elektrischer Vorspannungen der Adreßleitungen (L1, L2, . . ., L6) eine Betriebsart zur Überprüfung der elektrischen Verbindungen eingestellt wird, die die Art der Datenübertragung zwischen der Leiterplatte (11) und dem Halbleiterspeicherbaustein (12; 12') bestimmt, wobei eine solche Betriebsart eingestellt wird, für deren Einstellung nur eine einzige Adreßleitung (L5) elektrisch vorgespannt werden muß.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß durch die eingestellte Betriebsart die Anzahl nacheinander übertragener Datenbits (BTL) pro Schreib- oder Lesebefehl, deren Reihenfolge (BTP) und/oder die Länge einer Verzögerungszeit (CAS) zwischen dem Zugriff auf eine Wortleitung (y) beim Lesen und der Übermittlung gelesener Datenbits so eingestellt werden, daß für jede Einstellung dieselbe Adreßleitung (L5) vorgespannt wird.