AT396195B - Schaltungsanordnung zur eingabe von information in einen rechner - Google Patents

Description

AT 396 195 B

Die Erfindung betrifft eine Schaltungsanordnung zur Eingabe von Information in einen Rechner über einen Multiplexer, an dessen Eingangskanäle die einzugebende Information in Form bitparalleler Datenworte ansteht und dessen Ausgangskanal einerseits mit einem Parallel-Dateneingang des Rechners verbunden ist und andererseits abhängig von vom Rechner ausgegebenen, den einzelnen Eingangskanälen des Multiplexers S zugeordneten Adressen mit diesen Eingangskanälen zur Informationsübemahme verbunden werden kann.

Derartige Schaltungsanordnungen werden überall dort verwendet, wo verschiedene, in bitparalleler Form anstehende Informationen in einen Rechner oder ein Rechnersystem eingegeben werden sollen. Beispielsweise können diese Informationen Meßwerte sein, die an verschiedenen Orten in analoger Form gewonnen und einer A/D-Wandlung unterworfen wurden und nun an den Ausgängen verschiedener A/D-Wandler bitparallel 10 entnommen werden können. Wenn alle diese Informationen demselben Eingang eines Rechners zugeführt werden sollen, ist es erforderlich, einen Multiplexer vorzusehen, mit dessen Hilfe die einzelnen Informationsquellen nacheinander an den Rechnereingang angeschaltet werden können. Ein solcher Multiplexer besitzt dann gewöhnlich eine Reihe von Eingangskanälen welche mit den einzelnen Informationsquellen verbunden sind und einen Ausgangskanal, über den die einem ausgewählten Eingangskanal entnommene Information dem IS Rechnereingang zugeführt wird. Das Auswählen des jeweiligen Eingangskanals geschieht dabei gewöhnlich durch den Rechner. Dieser gibt hierzu eine Adresse aus, die den Multiplexer veranlaßt, einen ganz bestimmten Eingangskanal mit dem Ausgangskanal zu verbinden.

Eine solche Schaltungsanordnung eignet sich nicht zur Eingabe von Meldungen, die signaltechnisch sicher sein müssen, wie dies z. B. in Stellwerksanlagen der Fall ist. Auch wenn die einzugebenden Meldungen selbst 20 z. B. durch Verwendung eines Datensicherungscode gesichert sind, kann doch durch einen Adressierungsfehler eine andere Meldung in den Rechner eingelesen werden. Dies bleibt möglicherweise unbemerkt.

Aufgabe der Erfindung ist, eine Schaltungsanordnung der eingangs genannten Art anzugeben, welche mit wenig zusätzlichem Aufwand eine signaltechnisch sichere Eingabe von Information in einen Rechner gestattet

Diese Aufgabe wird erfindungsgemäß dadurch gelöst daß die Eingangskanäle des Multiplexers innerhalb der 25 bitparallelen Datenworte die ihnen jeweils zugeordnete Adresse als Folge unveränderbar festgelegter Bit und als Bestandteil der an ihnen anstehenden Information enthalten, daß diese Bitfolge auch im Rechner zusammen mit der Kanaladresse gespeichert ist, daß der Rechner die von einem adressierten Eingangskanal übernommene Information prüft, ob die zugehörige unveränderbar festgelegte Bitfolge darin enthalten ist und der ausgegebenen Kanaladresse entspricht, und daß der Rechner die Weiterverarbeitung der übernommenen Information verhindert, 30 wenn dies nicht zutrifft. Durch die Wiederholung der Eingangskanaladresse innerhalb der bitparallelen Datenworte des Eingangskanals wird dem Rechner eine sichere Uberprüfungsmöglichkeit gegeben, ob die eingelesene Information auch wirklich aus dem adressierten Kanal stammt. Der Rechner braucht hierzu nur die für die Adresse reservierten Bits innerhalb der übernommenen Information mit der ausgegebenen Adresse vergleichen. Gleichzeitig stellt eine festgestellte Übereinstimmung eine positive Aussage über die Funktionsfähigkeit des 35 Adresscoders des Multiplexers dar.

In einer Ausgestaltung der Erfindung sind die Kanaladressen innerhalb der bitparalleln Datenworte der verschiedenen Eingangskanäle an voneinander verschiedenen Stellen festgelegt. Dies ermöglicht zusätzlich eine ständige Übetprüfung des Paralleleingangs des Rechners sowie nachgeordneter Speicherbauelemente. Durch die unterschiedliche Plazierung der Adresse innerhalb der Schnittstellenbreite - hierbei werden zweckmäßig alle 40 Bitplätze etwa gleichmäßig oft von einem Adreßbit belegt - wird ausgeschlossen, daß ein einzelnes Bit durch Ausfall einen statischen Zustand annimmt und dies über längere Zeit hinweg nicht erkannt wird.

Um die Anzahl der zur Wiederholung der Adresse benötigten Bitplätze niedrig zu halten kann gemäß einer Ausgestaltung der Erfindung anstelle der gesamten Adresse eines Muttiplexer-Eingangskanals lediglich ein für diesen Kanal charakteristisches Bit oder eine für diesen Kanal charakteristische, kurze Bitgruppe innerhalb des 45 bitparallelen Datenwortes des Kanals festgelegt sein. Der Wert jedes Bit, sein Platz innerhalb der Schnittstelle und seine Zuordnung zu einer bestimmten Kanaladresse ist dem Rechner bekannt und kann vom Rechner überprüft werden.

Um sicherzustellen, daß auch bei Verwendung von jeweils nur zwei Bit als für einen Kanal charakteristische Bitgruppe alle Bitplätze des Rechnereingangs während eines Abfragezyklus nacheinander beide möglichen 50 logischen Zustände annehmen, werden in einer Weiterbildung der Erfindung die Eingangskanäle jeweils paarweise mit zueinander antivalenten charakteristischen Bitgruppen gekennzeichnet, wobei diese in beiden Kanälen eines Kanalpaares die gleichen Bitplätze einnehmen.

Anhand von vier Figuren sollen nun Ausführungsbeispiele der erfindungsgemäßen Schaltungsanordnung eingehend beschrieben werden. Hierbei zeigen: 55 Figur 1 das Prinzip der erfindungsgemäßen Schaltungsanordnung;

Figur 2 eine mögliche Belegung der Bitplätze der Multiplexer-Eingangskanäle;

Figur 3 ein Ausführungsbeispiel mit einer Diodenmatrix als Multiplexer, und

Figur 4 eine Anordnung festgelegter Bits in dieser Diodenmatrix.

Figur 1 zeigt das Prinzip der Schaltungsanordnung nach der Erfindung. Ein Rechner (R) ist mit einem 60 16 Bit-Dateneingang (E) mit einem Ausgangskanal (AK) eines Multiplexers (MPX) verbunden. Uber den

Ausgangskanal (AK) gelangen 16 Bit-Datenworte, welche an Eingangskanälen (EK) des Multiplexers anstehen, in den Rechner. Welcher der Eingangskanäle des Multiplexers mit dem Ausgangskanal verbunden wird, wird -2-

Claims (4)

1. AT 396195 B dabei vom Rechner bestimmt Dies geschieht durch Ausgabe einer Adresse an einem Adreßausgang (ADA) über einen Adreßdecoder (ADK) an den Multiplexer. Die an den Eingangskanälen (EK) des Multiplexers anstehenden 16 Bit-Datenworte setzen sich zusammen aus jeweils 8 Informationsbits, welche über Informationkanäle (IK) zum Teil über Analog/Digital-Wandler (A/D) nicht dargestellten Informationsquellen entnommen werden. Die restlichen 8 Bit der 16 Bit-Datenworte sind fest codiert und geben die Adresse des jeweiligen Kanals wieder. Auf jede Ausgabe einer Adresse durch den Rechner empfängt der Rechner damit ein Datenwort, das an bestimmten Bitplätzen die ausgegebene Kanaladresse enthält. Der Rechner besitzt damit eine Möglichkeit, zu kontrollieren, ob ein am Dateneingang anstehendes Datenwort auch aus dem adressierten Eingangskanal des Multiplexers stammt. Der Rechner braucht hierzu lediglich die ausgegebene Adresse mit der in dem Datenwort an bestimmten Bitplätzen enthaltenen Adresse zu vergleichen. Die in den an den Eingangskanälen des Multiplexers enstehenden Datenworten zur Codierung der Adresse verwendeten Bitplätze sind, wie Figur 2 zeigt, in den einzelnen Eingangskanälen verschieden. Dies hat Vorteile hinsichtlich einer schnellen Erkennung von Ausfällen im Rechnereingang oder in nachgeordneten parallel arbeitenden Rechnerbereichen. Würden nämlich die Adreßbits (AB) in Figur 2 immer die ersten acht Bitplätze jedes Datenwortes einnehmen, so würden einzelne Bitplätze des Rechnereinganges auch bei zyklischer Adiessenausgabe immer nur Informationsbits (IF) führen und würden bei gleichbleibendem Informationseingang ihren Status über lange Zeit hinweg nicht ändern. Ausfälle, die während dieser Zeit auftreten und keine Änderung eines Bits bewirken würden, würden dann nicht bemerkt Dadurch, daß in jedem Eingangskanal unterschiedliche Bitplätze zur Aufnahme der Adreßbits verwendet werden, wird jeder Bitplatz des Rechnerdateneinganges wenigstens einmal pro Abfragezyklus zur Aufnahme eines Adreßbits benutzt Es ist zweifellos sehr aufwendig, zur Absicherung der Adressierung die vollständige Adresse zusammen mit den Eingangsdaten in den Rechner zu übertragen. Ein in Figur 3 dargestelltes Ausführungsbeispiel sieht deshalb vor, anstelle der gesamten Kanaladresse lediglich ein der Adresse fest zugeordnetes Kennzeichen zum Rechner zu übertragen. Der Multiplexer (MPX) ist hier als Matrix dargestellt, in deren Zeilen die einzelnen Eingangskanäle zu sehen sind. Zum Rechnereingang (E) führende Datenleitungen (DL) bilden die Spalten der Matrix. Jede Zeile der Matrix enthält zwei festgelegte Zellen (FZ) und sechs Informationszellen (IZ), deren logischer Zustand durch die Stellung eines Schalters (S) eingestellt werden kann. Die Schalter (S) können z. B. Meldungsgeber eines Stellwerkes, Kontakte eines Weichenlagerelais oder andere Relaiskontakte sein. Die festgelegten Zellen (FZ) sind in den einzelnen Zeilen der Matrix immer so angeordnet, daß sie in jeweils zwei Zeilen dieselben Bitplätze einnehmen aber zueinander antivalente Bitwerte repräsentieren. Ein Anordnungsschema hierzu zeigt Figur 4. Aus dieser Figur ist klar zu erkennen, daß jede Zeile ein unverwechselbares Kennzeichen besitzt und daß jede Spalte der Matrix während jedes Abfragezyldus einmal eine logische " Γ und einmal eine logische "0" fuhren muß. Wird das Kennzeichen jeder Zeile, d. h. seine Lage und seine Bitwerte, zusammen mit der Zeilenadresse im Rechner abgespeichert, so ist es möglich, jedes eingegangene Datenwort (das hier nur acht Bit breit ist) auf Vorhandensein des der ausgegebenen Adresse zugeordneten Kennzeichens hin zu prüfen und damit eine richtige Adressierung sicherzustellen. Gleichzeitig wird bei zyklischer Adressenabfrage sichergestellt, daß jedes Bit des Rechnereinganges mindestens einmal während jedes Abfragezyklusses den Wert Ί" und mindestens einmal den Wert "0" annimmt, ein Statischwerden eines Bits demnach erkannt wird. Die Adressierung selbst erfolgt wie bei dem in Figur 1 dargestellten Ausführungsbeispiel, durch Ausgabe einer acht Bit-Adresse am Adreßausgang (ADA) des Rechners (R). Im Adreßdecoder (ADK) wird diese acht Bit-Adresse in eine 1 aus n-Information umgeformt und damit eine Adreßleitung (AL) aktiviert, welche auf eine der Matrix-Zeilenleitungen (aj,a„) führt. An den Matrixspaltenleitungen (dj,dQ), die über die Datenleitungen (DL) an den Dateneingang des Rechners führen, steht dann die in der adressierten Matrix-Zeile befindliche Information einschließlich des Zeilenkennzeichens an. In Fällen, in denen die in den Rechner einzugebende Information sich häufig ändert und deshalb die Gefahr, daß ein infolge Bauelementeausfalles statisch gewordenes Bit nicht erkannt wird, nicht sehr groß ist, genügt es auch, nur ein einziges Bit in jedem Eingangskanal als Kennzeichen zu verwenden. In Figur 4 würden dann nur die in der Diagonale stehenden, mit einer "1" belegten Bitplätze als Kennzeichen benutzt. Die in Figur 4 mit einer ”0" belegten Bitplätze stünden dann zur Speicherung von Informationsbits zusätzlich zur Verfügung. PATENTANSPRÜCHE 1. Schaltungsanordnung zur Eingabe von Information in einen Rechner über einen Multiplexer, an dessen Eingangskanälen die einzugebende Information in Form bitparalleler Datenworte ansteht und dessen Ausgangskanal einerseits mit einem Parallel-Dateneingang des Rechners verbunden ist und andererseits abhängig von vom Rechner ausgegebenen, den einzelnen Eingangskanälen des Multiplexers zugeordneten Adressen mit -3- AT 396 195 B diesen Eingangskanälen zur Infoimationsübernahme verbunden werden kann, dadurch gekennzeichnet, daß die Eingangskanäle (EK) des Multiplexers (MPX) innerhalb der bitparallelen Datenworte die ihnen jeweils zugeordnete Adresse als Folge (AB) unveränderbar festgelegter Bits und als Bestandteil der an ihnen anstehenden Information enthalten, daß diese Bitfolge auch im Rechner (R) zusammen mit der Kanaladresse gespeichert ist, daß der Rechner die von einem adressierten Eingangskanal (EK) übernommene Information (AB + OP1) prüft, ob die zugehörige unveränderbar festgelegte Bitfolge (AB) darin enthalten ist und der ausgegebenen Kanaladresse entspricht, und daß der Rechner die Weiterverarbeitung der übernommenen Information verhindert, wenn dies nicht zutrifft
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kanaladressen (AB) innerhalb der bitparallelen Datenworte der verschiedenen Eingangskanäle (EK1,..., EK4) an voneinander verschiedenen Stellen festgelegt sind.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß innerhalb der bitparallelen Datenworte der Eingangskanäle des Multiplexers anstelle der ganzen Kanaladresse (AB) lediglich ein oder mehrere Bit (FZ) unveränderbar festgelegt sind, die den jeweilig») Eingangskanal eindeutig kennzeichnen.
4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß jeweils zwei Bit (FZ) innerhalb der bitparallelen Datenworte jedes Eingangskanals (aj,..., an) unverändert festgelegt sind, daß sich die festgelegten Bits jeweils zweier Eingangskanäle an denselben Bitplätzen innerhalb der bitparallelen Datenworte der beiden Eingangskanäle befinden und daß die festgelegten Bit des einen Eingangskanals eines solchen Eingangskanalpaares zu den festgelegten Bit des anderen Eingangskanals des Eingangskanalpaares antivalent sind. Hiezu 2 Blatt Zeichnungen -4-