DE3902871A1 - Automatische arbeitspunktregelung fuer hochfrequenz-feldeffekttransistoren im getasteten impulsbetrieb - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung zur geregelten Stabilisierung des Arbeitspunktes eines Hochfrequenz-Feldeffekttransistors, insbesondere eines Hochfrequenz-Leistungs-Feldeffekttransistors nach dem Oberbegriff des Anspruchs 1.

Bei bekannten Schaltungsanordnungen dieser Art beruht die stabilisierende Wirkung auf einer Gleichstrom-Gegenkopplung durch den Drain-Widerstand in Verbindung mit einem Widerstand in einem Drain-Gate- und/oder einem Source-Gate-Gegenkopplungszweig. Die Stabilisierung des Arbeitspunktes des Hochfrequenz-Feldeffekttransistors läßt jedoch bei einer derartigen Schaltungsanordnung noch zu wünschen übrig, da es trotzdem noch notwendig ist, einen an den jeweiligen Feldeffekttransistor angepaßten Abgleich im Hinblick auf Exemplarstreuungen, Temperatur- und Alterungsbeständigkeit durchzuführen.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die einen einfachen automatischen Abgleich und Ausgleich alterungsbedingter, temperaturabhängiger Effekte und eine Unabhängigkeit von Exemplarstreuungen bei den jeweiligen Transistoren bietet und bei der insbesondere auch bei impulsweisem Betrieb diese Voraussetzungen gegeben sind.

Zur Lösung dieser Aufgabe sind bei einer Schaltungsanordnung zur geregelten Stabilisierung des Arbeitspunktes eines Hochfrequenz-Feldeffekttransistors, insbesondere eines Hochfrequenz-Leistungs-Feldeffekttransistors die im Anspruch 1 angegebenen Merkmale vorgesehen.

Mit Hilfe der erfindungsgemäßen Schaltungsanordnung ist es möglich, den Arbeitspunkt des Hochfrequenz-Feldeffekttransistors während dessen gesamter Lebensdauer und unabhängig von der auftretenden Temperatur in kalkulierbaren engen Grenzen konstant zu halten. Es ist außerdem nicht mehr notwendig, einen dem jeweiligen Hochfrequenz-Feldeffekttransistor angepaßten Abgleich des Arbeitspunktes vorzunehmen.

Ist bei der Schaltungsanordnung ein Feldeffekttransistor sehr hoher Leistung vorzusehen und soll daher am Drain-Widerstand nur eine sehr geringe Spannung abfallen, um die thermische Belastung dieses Widerstandes zu reduzieren, so sind gemäß einem Ausführungsbeispiel vorliegender Erfindung die Merkmale gemäß Anspruch 2 vorgesehen. Dabei ist es zweckmäßig, den Steuertransistor und den Kompensationstransistor auf ein und demselben Chip vorzusehen. Auf diese Weise ist die erreichte Kompensation nahezu ideal.

Eine weitere Verbesserung hinsichtlich des automatischen Abgleichs des Arbeitspunktes unabhängig von dem verwendeten Feldeffekttransistor ergibt sich gemäß einem weiteren Ausführungsbeispiel vorliegender Erfindung mit den Merkmalen des Anspruchs 3. Dabei ist eine einfache, geregelte Stabilisierung des Arbeitspunktes durch die Merkmale des Anspruchs 4 gegeben. Ausgestaltungen dieses Ausführungsbeispieles ergeben sich aus den Merkmalen eines oder mehrerer der Ansprüche 5 bis 7.

Weitere Einzelheiten der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher beschrieben ist. Es zeigen:

Fig. 1 eine Schaltungsanordnung zur geregelten Stabilisierung des Arbeitspunktes eines Hochfrequenz-Leistungs-Feldeffekttransistors gemäß einem ersten Ausführungsbeispiel vorliegender Erfindung,

Fig. 2 eine entsprechende Schaltungsanordnung gemäß einem zweiten Ausführungsbeispiel vorliegender Erfindung.

Die in der Zeichnung dargestellte Schaltungsanordnung 10 bzw. 10′ dient zum geregelten Stabilisieren des Arbeitspunktes eines Hochfrequenz-Leistungs-Feldeffekttransistors 11 im getasteten Impulsbetrieb. Dabei ist die Gate-Elektrode 12 des Feldeffekttransistors 11 der bspw. in einem RF-Leistungsverstärker für Richtfunksysteme eingebaute Schaltungsanordnung 10, 10′ über einen Kondensator C 1 zur Hochfrequenzeingang 16 und die Drain-Elektrode 13 des Feldeffekttransistors 11 ist über einen Kondensator C 4 zur gleichspannungsmäßigen Entkopplung mit einem Hochfrequenzausgang 17 verbunden, während die Source-Elektrode 14 des Feldeffekttransistors 11 an Nullpotential liegt.

Bei der Schaltungsanordnung 10 nach Fig. 1 ist die Drain-Elektrode 13 des Feldeffekttransistors 11 ferner über eine lnduktivität L 2 und einen Drain-Widerstand R 7 mit einer Betriebsgleichspannungquelle +U _B verbunden, die auch mit einer Spannungsteilerschaltung 21 aus in Reihe geschalteten Widerständen R 1 und R 2 verbunden ist, von denen der andere Ausgangs des Widerstandes R 2 an Nullpotential liegt. Ein Abgriff 22 der Spannungsteilerschaltung 21 ist mit der Basis eines bipolaren Steuertransistors T 1 verbunden, dessen Emitter mit einem Verbindungspunkt 23 zwischen Induktivität L 2 und Drain-Widerstand R 7 verbunden ist, der über einen Kondensator C 5 mit Nullpotential verbunden ist. Der Kollektor des bipolaren Steuertransistors T 1 ist über einen ersten Widerstand R 3 und einen zweiten Widerstand R 4 mit einer negativen Spannungsquelle -U _B verbunden.

Bei der in Fig. 2 dargestellten Schaltungsanordnung 10′ besteht hinsichtlich dieses soeben beschriebenen Teil der Schaltungsanordnung 10 der Fig. 1 ein Unterschied lediglich darin, daß die Basis des bipolaren Steuertransistors T 1 nicht unmittelbar mit dem Abgriff 22 der Spannungsteilerschaltung 21 verbunden ist. Bei diesem zweiten Ausführungsbeispiel ist zwischen der Basis des Steuertransistors T 1 und dem Spannungsteilerschaltungsabgriff 22 ein bipolarer Kompensationstransistor T 4 derart angeordnet, daß sein Emitter mit dem Abgriff 22 und seine Basis einerseits mit der Basis des Steuertransistors T 1 und andererseits über einen Widerstand R 9 mit Nullpotential verbunden ist. Der Kollektor des Kompensationstransistors T 4 liegt über einen Widerstand R 8 e an Nullpotential.

Die weitere Beschreibung der Zeichnung bezieht sich sowohl auf die Schaltungsanordnung 10 nach Fig. 1 als auch auf die insoweit identische Schaltungsanordnung 10′ nach Fig. 2. Danach ist an einem Abgriff 26 zwischen den beiden mit dem Emitter des Steuertransistors T 1 verbundenen, reihengeschalteten Widerständen R 3 und R 4 die Kathode einer ersten Schaltdiode D 1 und in Reihenschaltung damit und gleichgerichtet einen zweite Schaltdiode D 2 verbunden, die vorzugsweise schnelle, hochsperrende Schottky-Dioden sind. Mit einem Punkt 27 zwischen der Anode der ersten Schaltdiode D 1 und der Kathode der zweiten Schaltdiode D 2 ist ein Ladekondensator C 2 verbunden, dessen anderes Ende am Nullpotential liegt. Die Anode der zweiten Schaltdiode D 2 ist erstens über einen Arbeitswiderstand R 5 mit Nullpotential, zweitens über einen Kondensator C 3 mit Nullpotential, drittens über eine Induktivität L 1 mit der Gate-Elektrode 12 des Feldeffekttransistors 11 und viertens mit dem Kollektor eines bipolaren Schalttransistors T 2 verbunden. Dieser Schalttransistor T 2 besitzt zwischen seinem Kollektor und seiner Basis einen ersten Rückkopplungszweig 28, in welchem eine Diode D 3 angeordnet ist, deren Kathode mit dem Emitter verbunden ist und die zum schnellen Abschalten des Schalttransistors T 2 dient. In einem zweiten Rückkopplungszweig 29 zwischen der Basis des Schalttransistors T 2 und dessen Emitter ist ein Widerstand R 6 vorgesehen. Der Emitter des Schalttransistors T 2 ist außerdem mit der o.g.

negativen Gleichspannung -U _B zur Gleichstromgegenkopplung der Schaltungsanordnung 10 bzw. 10′ verbunden. Die Basis des Schalttransistors T 2 ist außerdem über einen Widerstand R 8 mit einem Anschluß 30 verbunden, an den Impulse U _S angelegt werden können, die gegenüber der negativen Spannung -U _B positiv sind.

Die Funktion der Schaltungsanordnung 10 bzw. 10′ ist folgende: Zunächst sei noch vorausgeschickt, daß die Induktivitäten bzw. Spulen L 1 und L 2 und die Kapazitäten bzw. Kondensatoren C 3 und C 5 zum Zuführen bzw. Abblocken der Betriebsgleichspannungen und -ströme dienen. Fließt ein Drain-Strom des Feldeffekttransistors 11 von +U _B über den Drain-Widerstand R 7 und die Induktivität L 2 zur Drain-Elektrode 13 des Feldeffekttransistors 11, verursacht dieser Drain-Strom einen proportionalen Spannungsabfall am Drain-Widerstand R 7. Dieser Spannungsabfall wird über die Basis-Emitter-Strecke des Steuertransistors T 1 mit der an dem Widerstand R 1 der Spannungsteilerschaltung 21 abfallenden Spannung verglichen und der Steuertransistor T 1 entsprechend gesteuert. Im ersten Moment des Einschaltens der Schaltungsanordnung 10 bzw. 10′ ist der Drain-Strom des Feldeffekttransistors 11 sehr groß und entspricht etwa dem Sättigungsstrom I_DSS des Feldeffekttransistors 11, da die Kondensatoren C 2 und C 3 entladen sind. Bei geeigneter Dimensionierung der Widerstände R 1 und R 2 der Spannungsteilerschaltung 21 ist der Spannungsabfall am Drain-Widerstand R 7 so groß, daß der Steuertransistor T 1 gesperrt wird und die Kondensatoren C 2 und C 3 über den Widerstand R 4 und die Schaltdioden D 1 und D 2 negativ aufgeladen werden. Über die Induktivität L 1 gelangt diese negative Spannung an die Gate-Elektrode 12 des Feldeffekttransistors 11 und sperrt diesen, so daß sich ein Gleichgewicht zwischen dem Drain-Strom bzw. dem von ihm verursachten Spannungsabfall und der an der Gate-Elektrode 12 des Feldeffekttransistors 11 anliegenden negativen Vorspannung einstellt. Dieses Gleichgewicht ist von den Widerständen R1, R 2, R 7 und der Basis-Emitter-Spannung des Steuertransistors T 1 abhängig.

Bei genügend großem Spannungsabfall am Drain-Widerstand R 7 ist diese Basis-Emitter-Spannung ausreichend gering und von der Qualität der Widerstände abhängig, was jedoch den meisten Ansprüchen genügt. Wird jedoch ein Feldeffekttransistor 11 für sehr hohe Leistungen verwendet und soll daher am Drain-Widerstand nur eine sehr geringe Spannung abfallen, um die thermische Belastung dieses Drain-Widerstandes R 7 zu reduzieren. so wird die Schaltungsanordnung 10′ nach Fig. 2 bevorzugt verwendet. damit der Einfluß der Basis-Emitter-Strecke des Steuertransistors T 1 durch die Basis-Emitter-Strecke des Kompensationstransistors T 4 kompensiert wird. Dann wird der Spannungsabfall am Drain-Widerstand R 7 nur mit dem im Gleichgewicht gleich großen Spannungsabfall am Widerstand R 1 verglichen, da die Widerstände R 8 und R 9 kaum einen Einfluß haben und die Spannungen über den Basis-Emitter-Strecken der Transistoren T 4 und T 1 einander aufheben, wenn sie entsprechend den üblichen Regeln dimensioniert sind. Dabei ist es zweckmäßig, den Steuertransistor T 1 und den Kompensationstransistor T 4 auf dem gleichen Chip aufzubauen bzw. vorzusehen.

Ein weiterer wesentlicher betrieblicher Gesichtspunkt beider Schaltungsanordnungen 10 und 10′ ist die Möglichkeit, den Feldeffekttransistor 11 über eine am Anschluß 30 angelegte Impulsspannung U _S zu sperren. Dabei ist die angelegte Impulsspannung U _S positiv gegenüber der negativen Gleichspannung -U _B der Gleichstrom-Gegenkopplung, wobei diese negative Gleichspannung -U _B so gewählt ist, daß der Feldeffekttransistor 11 sicher gesperrt werden kann und daß die zulässige Gate-Source-Spannung nicht überschritten wird. Gelangt ein gegenüber der Gleichspannung -U _B positiver Spannungsimpuls U _S über den Widerstand R 8 an den Schalttransistor T 2, so leitet dieser und die negative Gleichspannung -U _B liegt abzüglich der geringen Kollektor-Emitter-Sättigungsspannung des Schalttransistors T 2 an der Gate-Elektrode 12 des Feldeffekttransistors 11 und sperrt diesen. Die zweite Schaltdiode D 2 sperrt in diesem Moment und hält so die Ladung d.h. die Spannung am Ladekondensator C 2 konstant. Ist der Ladekondenstor C 2, wie es vorzugsweise gewählt ist, ein hochisolierender Folienkondensator mit entsprechend hoher Kapazität, so ist die Zeitkonstante und damit die Speicherzeit für die Gate-Vorspannung und damit auch für die Speicherung des Arbeitspunktes des Feldeffekttransistors 11 nur von den Leckströmen der beiden Schaltdioden D 1 und D 2 abhängig und kann daher bei einer Kapazität von 1 µF des Ladekondensators C 2 in der Größenordnung von 100s oder mehr betragen. Während dieser Sperrung des Feldeffekttransistors 11 wird die erste Schaltdiode D 1 ebenfalls gesperrt, da der Rückgang des Drain-Stromes des Feldeffekttransistors 11 zum Durchschalten des Steuertransistors T 1 geführt hat und zu einer positiven Spannung an der Kathode der ersten Schaltdiode D 1 führt. Bevorzugterweise ist deshalb die Qualität der ersten Schaltdiode D 1 gleich der der zweiten Schaltdiode D 2.

Erwähnt sei noch, daß die Kopplungsdiode D 3 am Schalttransistor D 2 der schnellen Abschaltung dieses Transistors dient. Gemäß einer nicht dargestellten Variante können deshalb die Rückkopplungsdiode D 3 und der bipolare Schalttransistor T 2 bei gleicher Funktion durch einen geeigneten Schalt-Feldeffekttransistor ersetzt werden. Der Widerstand R 5 dient nicht nur als Arbeitswiderstand, für den Schalttransistor T 2 sondern sorgt auch beim erstmaligen Einschalten der Schaltungsanordnung 10 bzw. 10′, zu welchem Zeitpunkt der Ladekondensator C 2 nicht geladen ist und bei gleichzeitig vorhandener Einspeisung eines Hochfrequenzsignals am Eingang 16, für eine Begrenzung des Gate-Stromes des Feldeffekttransistors 11. Dieser Widerstand R 5 ist daher so groß zu dimensionieren, daß der vom betreffenden Typ des Feldeffekttransistors 11 geforderte minimale Gate-Vorwiderstand erreicht wird.

Bei Versuchen mit derartigen Schaltungsanordnungen 10, 10′ in RF-Leistungsverstärkern für Richtfunksysteme, wurden bei der Anordnung von zwei gleichartigen Stufen in Serie Sendeimpulse von wenigen µs-Dauer im Abstand von mehr als 200ms erzielt, wobei die abgegebene Hochfrequenz-Spitzenleistung bei 2,5 GHz bis zu 2W betrug.

Claims (7)

1. Schaltungsanordnung zur geregelten Stabilisierung des Arbeitspunktes eines Hochfrequenz-Feldeffekttransistors, insbesondere eines Hochfrequenz-Leistungs- Feldeffekttransistors, bei der die mit dem Hochfrequenzeingang gekoppelte Gate-Elektrode und die mit dem Hochfrequenzausgang gekoppelte Drain-Elektrode jeweils über einen Kondensator gleichspannungsmäßig vom Ein- bzw. Ausgang entkoppelt sind und bei der eine Gleichstrom-Gegenkopplung in Form einer negativen und einer positiven Gleichspannung vorgesehen sind, von denen die Letztere über einen Widerstand mit der Drain-Elektrode gekoppelt ist, dadurch gekennzeichnet, daß parallel zum Drain-Widerstand (R 7) ein Widerstand (R 1) eines Spannungsteilers (21) und die Basis-Emitter-Strecke eines bipolaren Steuertransistors (T 1) vorgesehen sind, dessen Kollektor einerseits mit der Gate-Elektrode (12) des Feldeffekttransistors (11) und mindestens einem zu diesem parallelen Ladekondensator (C 2) und andererseits über einen Widerstand (R 4) mit der negativen Gleichspannung verbunden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Steuertransistor (T 1) ein bipolarer Kompensationstransistor (T 4) gegengeschaltet ist, dessen Emitter mit einem Abgriff (22) des Spannungsteilers (21) und dessen Basis mit der Basis des Steuertransistors (T 1) verbunden ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die negative Gleichspannung über eine steuerbare Schaltervorrichtung (T 2) im wesentlichen unmittelbar mit der Gate-Elektrode (12) des Feldeffekttransistors (11) koppelbar ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die steuerbare Schaltervorrichtung durch einen Schalttransistor (T 2) gebildet ist, dessen Basis bzw. Gate-Elektrode mit einer gegenüber der negativen Gleichspannung positiven Impulsspannung verbindbar ist.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Schalttransistor ein bipolarer Transistor (T 2) ist, der mit einer Rückkopplungsdiode (D 3) zwischen Emitter und Basis versehen ist.

6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Schalttransistor ein Schalt-Feldeffekttransistor ist.

7. Schaltungsanordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in dem den Widerstand (R 4) enthaltenden Zweig zwischen der negativen Gleichspannung und der Gate-Elektrode (12) des Feldeffekttransistors (11) vor und/oder nach der Ankopplung des Ladekondensators (C 2) oder zwei eine Schaltdiode(n) (D 1, D 2) vorgesehen ist (sind).