DE3889442T2

DE3889442T2 - Digitalsignalverarbeitungsvorrichtung.

Info

Publication number: DE3889442T2
Application number: DE3889442T
Authority: DE
Inventors: Geoffrey M British Aero Briant; Peter British Aerospa Cockings; Vijay British Aerospace Dhokia; Alistair British Aero Mcdonald
Original assignee: British Aerospace PLC
Current assignee: MBDA UK Ltd
Priority date: 1987-12-31
Filing date: 1988-12-30
Publication date: 1994-08-25
Anticipated expiration: 2008-12-31
Also published as: EP0323760A2; JPH01244580A; US5023810A; EP0323760A3; GB8730363D0; EP0323760B1; DE3889442D1

Description

Die Erfindung bezieht sich auf eine Digitalsignalverarbeitungsvorrichtung, die in der Lage ist, einen Strom digitaler Signale zu empfangen, um Signale innerhalb des Stromes zu lokalisieren, die modifiziert werden müssen, und außerdem bezieht sich die Erfindung auf eine Vorrichtung, die die erforderlichen Modifikationen durchführen kann. Insbesondere, aber nicht ausschließlich, bezieht sich die Erfindung auf eine Vorrichtung, die in Verbindung mit einem Bildverarbeitungsgerät benutzbar ist, das in der Lage ist, einen Strom digitaler Signale zu empfangen, die repräsentativ sind für anfängliche Datenmarken, die unterschiedlichen Gegenständen innerhalb einer betrachteten Szene zugeordnet sind, und um die Datenmarken zu korrigieren und beispielsweise den Empfang zusätzlicher Gegenstände innerhalb der Szene zu berücksichtigen, oder um den Empfang zu berücksichtigen, der vorher in Form zweier Gegenstände empfangen wurde, die jedoch tatsächlich nur von einem Gegenstand gebildet sind. Die Erfindung bezieht sich auch auf eine Bildverarbeitungsvorrichtung, die eine solche Digitalverarbeitungsvorrichtung enthält.
Eine bekannte Vorrichtung, die auf das gleiche Problem wie oben beschrieben gerichtet ist, ergibt sich aus der US-A-4 624 013. Jedoch arbeitet diese Vorrichtung auf etwas anderen Prinzipien, wobei die Wiedermarkierung durch eine zentrale Prozessoreinheit gesteuert wird.
Gemäß einem Merkmal der Erfindung ist eine Digitalsignalverarbeitungsvorrichtung vorgesehen, die mehrere Stufen enthält, die in Form von Reihen Cn geschaltet sind, wobei jede Stufe die folgenden Elemente aufweist:
- ein erstes Speicherelement zur Speicherung einer Folge von ersten Digitalsignalen und zum Überführen der ersten Signale nach dem nächstbenachbarten ersten Speicherelement der Stufe Cn-1;
- ein zweites Speicherelement zur Speicherung einer Folge von zweiten Digitalsignalen und zum Überführen der zweiten Signale nach dem nächstbenachbarten zweiten Speicherelement der Stufe Cn-1;
- ein drittes Speicherelement zur Speicherung einer Folge von dritten Digitalsignalen und zur Überführung der dritten Signale nach dem nächstbenachbarten Speicherelement der Stufe Cn+1;
- einen Komparator für das Feststellen der Übereinstimmung von Werten der Signale, die im zweiten und dritten Element gespeichert sind; und
- einen Schalter, der durch den Komparator gesteuert wird, um die Signale, die in den dritten Elementen gespeichert sind, durch Signale zu ersetzen, die die Werte von Signalen in den ersten Elementen haben.
Gemäß einem weiteren Merkmal der Erfindung ist eine Bildverarbeitungsvorrichtung mit einem Computer vorgesehen, um jene elementaren Abschnitte des Bildes einer betrachteten Szene, welche Objekte innerhalb der Szene definieren, zu identifizieren und zu markieren, wobei die Bildverarbeitungsvorrichtung eine Korrektur der auf jene Abschnitte aufgebrachten Markierungen initialisiert und die Vorrichtung außerdem eine Signalverarbeitungsvorrichtung gemäß dem ersten Merkmal der Erfindung aufweist, die an den Computer angeschlossen und in der Lage ist, diese Korrektur durchzuführen.
Zum besseren Verständnis der Erfindung wird im folgenden auf die beiliegenden Zeichnungen Bezug genommen, die ein Ausführungsbeispiel der Erfindung veranschaulichen, das nachstehend beschrieben wird. In der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild eines Teils eines Bildempfangs- und -verarbeitungssystems,
Fig. 2 eine schematische Bilddarstellung zur Erklärung der Durchführung der Objektzahlverteilung einer Reihe von Funktionen, die die Bildverarbeitung ausmachen, die gemäß dem System nach Fig. 1 behandelt werden, und
Fig. 3 ein vereinfachtes Schaltbild einer Serie von Registerzellen, die einen Teil einer Zahlkorrekturvorrichtung bilden, die in dem System nach Fig. 1 benutzt wird.
Der Block 1 in Fig. 1 ist repräsentativ für den Empfänger, der ein digitalisiertes Videosignal entsprechend der von der Vorrichtung betrachteten Szene bildet. Der Inhalt des Blockes ist nicht dargestellt, aber beispielsweise könnten eine Fernsehkamera, ein Bildsensor mit einem oder mehreren Photodetektorelementen oder ein optomechanischer Abtastmechanismus vorgesehen werden, oder auch ein Sensor in Form einer zweidimensionalen Anordnung von Photodetektorelementen. Der Block 1 umfaßt auch alle notwendigen Treiberelemente für die Elektronikschaltung für die gewählte Form des Bildsensors, und außerdem die notwendige Signalkonditionierungsschaltung (beispielsweise bei einer zweidimensionalen Anordnung Schaltungen, die eine Mißanpassung der Charakteristiken der unterschiedlichen Photodetektorelemente kompensieren), schließlich ist noch ein Analog/Digital-Wandlersystem vorgesehen, um das analoge Videosignal vom Sensor zu empfangen und dieses in einen Strom digitaler Signale umzuwandeln, von denen jedes repräsentativ ist für ein jeweiliges Bildelement (Pixel) der betrachteten Szene.
Der Strom digitaler Signale vom Detektor 1 wird den Bildverarbeitungsstufen zugeführt, die durch die Blöcke 2, 3, 4 und 5 in Fig. 1 repräsentiert sind. Jeder Block führt eine spezielle, noch zu beschreibende, Prozeßfunktion aus oder repräsentiert diese. In anderen Worten ausgedrückt heißt dies, daß die Blöcke 2, 3, 4 und 5 entsprechende Hardware- Einrichtungen repräsentieren können oder auch nicht. So könnte die Verarbeitungsvorrichtung ein nicht verteiltes, nicht paralleles Computersystem mit einer einzigen zentralen Prozessoreinheit aufweisen, und in diesem Falle repräsentieren die Blöcke 2, 3, 4 und 5 Funktionen, die nacheinander durch das System durchgeführt werden. Statt dessen kann ein verteiltes System vorgesehen werden, und in diesem Falle können die Blöcke 2, 3, 4 und 5 jeweilige Computerprozessoreinheiten repräsentieren, oder die Funktionen, die beispielsweise durch zwei Blöcke repräsentiert werdend können durch eine Prozessoreinheit des verteilten Computersystems durchgeführt werden, usw. Natürlich könnte anstelle eines Computersystems im üblichen Sinne einer oder mehrere der Blöcke als Teil einer elektronischen Hardware ausgebildet sein. Wie noch beschrieben wird, ist der Block 6 in Fig. 1 so ausgebildet, daß er die Funktion ausführt, die durch den Block 3 durchgeführt oder repräsentiert wird.
Für die Zwecke der folgenden Beschreibung soll angenommen werden, daß die Blöcke 2, 3, 4 und 5 für Funktionen repräsentativ sind, die nacheinander durch geeignete Computersysteme durchgeführt werden können.
Anfänglich werden die von dem Detektor 1 empfangenen digitalen Pixelsignale gespeichert, und jene gespeicherten Signale, die ein Einzelbild darstellen, werden einer Filteroperation unterworfen (Block 1), um Merkmale möglicherweise interessierender Objekte zu unterscheiden, die innerhalb der betrachteten Szene vom Hintergrund her erscheinen.
Dies erfordert, daß jedes Pixelsignal nacheinander hergenommen wird und eine vorbestimmte mathematische Filterfunktion berechnet wird, die den Wert des Pixelsignals und die Werte jener Pixelsignale benutzt, die benachbarte Pixel repräsentieren, und das Ergebnis der Berechnung ist eine Bestimmung dafür, ob jenes Pixel ein Gegenstand oder ein Objekt oder nur Hintergrund ist. Es sind verschiedene Filterfunktionen vorgeschlagen worden, und einige davon sind sogenannte Laplace-Filter oder ein Kompaßgradientenfilter, ein Variance-Filter oder ein Kontrastboxfilter. Diese Ausdrücke sind bekannt und werden von der Fachwelt verstanden. Das Gesamtergebnis der Filteroperation ist eine Gruppe gespeicherter Signale, und zwar jeweils eines für jedes Pixel, und jedes Signal hat den einen oder den anderen von zwei möglichen Werten, jenachdem, ob das jeweilige Pixel das Objekt oder den Hintergrund bestimmt, und deshalb wird diese Gruppe als binäres Bild bezeichnet.
Gewöhnlich enthält das binäre Bild mehr als ein Objekt, und bevor jedes Objekt analysiert werden kann, werden die diesem einen Objekt zugeordneten Pixel mit einem Identifizierungswert markiert, der für jenes Objekt kennzeichnend ist. Dies ist die Funktion, die vom Block 3 repräsentiert wird, d. h. die Objektzahlverteilung. Diese Funktion wird weiter unten beschrieben, aber das Gesamtergebnis ist eine Gruppe gespeicherter Signale, und zwar eines für jedes Pixel, wobei jene Signale, die den Gegenstandspixeln zugeordnet sind, entsprechende Werte haben, die gemäß dem Objekt gekennzeichnet sind, zu dem die Pixel gehören. Wenn diese Gruppe von Signalen als Bild wiedergegeben wird, dann könnte das Bild wie aus Fig. 2 ersichtlich aussehen, d. h. es könnte aus mehreren Objekten A, B, C, D und E bestehen, wobei alle Pixel, die das Objekt A darstellen, mit dem Wert Eins markiert sind, und alle Pixel die das Objekt B darstellen, mit dem Wert Zwei markiert sind, usw.
Nachdem die in der betrachteten Szene auftretenden Objekte markiert sind, besteht die nächste Funktion (Block 4) darin, eine Reihe von Versuchen für jedes Objekt durchzuführen, und die Versuchsergebnisse, beispielsweise in Form einer Reihe von Nachschlagetabellen für jedes Objekt, zu kollationieren. Die tatsächliche Form der Versuche hängt von den gewählten Diskriminanten ab, die benutzt werden, um zu bestimmen, ob ein Objekt wirklich interessiert oder nicht, und dies kann beispielsweise einen Vergleich der Gesamtgröße des Objektes mit einem vorbestimmten Wert einschließen - aber derartige Maßnahmen sind dem Fachmann bekannt, und es entspricht der jeweiligen Natur der Klassifikationsfunktion (Block 5) gemäß Fig. 1, und dies besteht in allgemeinen Ausdrücken darin, die von Block 4 erzeugten Testergebnisse herzunehmen und die Relevanz und die Natur eines jeden Objektes zu identifizieren.
Nunmehr wird auf Fig. 1 Bezug genommen. Für die Objektnummerverteilungsfunktion werden die gespeicherten binären Bildsignale durch die Filteroperation Pixel um Pixel innerhalb jeder Zeile des Einzelbildes und Zeile um Zeile über das Einzelbild zugänglich gemacht. Das erste zugänglich gemachte Signal könnte jenes sein, das dem linken oberen Pixel gemäß Fig. 2 entspricht, und dann das nächste Pixel rechts in der gleichen Zeile, usw. Wenn das erste Objektpixel gelesen wird, ist dies das linke obere Pixel des Objektes A in diesem Falle, und jenes Pixel ist mit der Objektzahlmarkierung des Wertes Eins versehen. Die nächsten drei Pixel, die gelesen werden, sind Objektpixel, und sie schließen sich an das erste Pixel an und gehören offensichtlich zu dem gleichen Objekt und sind mit dem gleichen Wert von Eins markiert. Danach werden einige Hintergrundpixel erfaßt und dann das linke obere Pixel des Objektes C. Wegen der intervenierenden Hintergrundpixel nimmt man an, daß das linke obere Pixel des Objektes C einem anderen Objekt zugeordnet ist und demgemäß mit dem nächsthöheren Markierungswert von beispielsweise Zwei versehen ist.
Das nächste Pixel ist ebenfalls ein Objektpixel, und demgemäß ist ihm ebenfalls der Wert Zwei zugeordnet. Die Funktion setzt sich auf diese Weise Pixel um Pixel und Zeile um Zeile fort, wie dies oben erwähnt wurde. Die Positionen der Objekte werden festgestellt, wie sie gefunden werden, so daß beispielsweise beim Auffinden des Objektes B dieses nicht fälschlich als Teil des Objektes C erkannt wird. Ein Problem kann jedoch bei einem V-förmigen Objekt gemäß D auftreten, welches mit all seinen Pixeln mit dem Wert Vier markiert ist, wie dies in der Zeichnung dargestellt ist, wobei jedoch anfänglich zwei Schenkel als zwei getrennte Objekte erkannt werden und als solche getrennt, d. h. unterschiedlich markiert werden. Natürlich darf diese unrichtige Markierung nicht verbleiben. Statt dessen umfaßt die Zahlverteilungsfunktion eine Unterfunktion, durch die die Fehler festgestellt und, sobald sie erscheinen, korrigiert werden. Im Falle eines V-förmigen Gegenstandes D beispielsweise wird, nachdem die Pixel in Zeile 12 (die Verbindung der V-förmigen Schenkel) markiert sind, eine Mißanpassung zwischen diesen Pixeln und jenen gerade darüber im rechten Schenkel festgestellt. Wie bei den anderen Funktionen des Systems sind die speziellen Einzelheiten der Zahlverteilung, insbesondere die Art der Feststellung anfänglicher Fehler, für den Fachmann bekannt. Jedoch wird dies durchgehend weitergeführt, und das gewöhnliche Ergebnis besteht darin, daß eine große Zahl von Korrekturen durchgeführt werden muß, wenn die Funktion durchgeführt wird, d. h. wenn jeder Fehler festgestellt wird, und der Prozessor muß nach einem oder mehreren bereits zugänglichen Pixelzeilen zurückkehren und die Pixel der oder jeder solchen Zeile neu markieren. Wenn verschiedene Fehler im Verlauf einer Zeile auftreten, kann es erforderlich sein, die Pixel mehrfach neu zu numerieren. Es ist klar, daß dies eine beträchtliche Verarbeitungszeit erfordert.
Insbesondere dann, wenn der Prozessor die Objektzahlverteilung durchführt, kann er leicht die falsche Markie rungsfolge für eine Pixellinie erfassen und die korrigierte Markierungsfolge berechnen, wozu eine beträchtliche Verarbeitungszeit erforderlich sein kann, weil jeder Pixelspeicherort nacheinander zugänglich gemacht und der korri gierte Wert eingelesen werden muß. Um wenigstens einen Teil dieser Zeit zu sparen, ist ein Objektzahlkorrekturblock 6 in Fig. 1 vorgesehen. Diese Vorrichtung umfaßt ein komplexes Schieberegister 7, welches aus einer Reihe von Stufen oder Zellen C1 bis C256 besteht und durch eine Logikschaltung 8 gesteuert wird. Die Zahl der Zellen ist gleich der Zahl der Pixel in jeder Zeile des zu behandelnden Bildes, d. h. zweihundertsechsundfünfzig bei dem dargestellten Ausführungsbeispiel. Hierbei ist zu beachten, daß Fig. 2 nur zwanzig Pixel pro Zeile zeigt, aber diese Figur dient nur zur Erleichterung des Verständnisses der Zahlverteilungsfunktion. Zweihundertsechsundfünfzig Pixel pro Zeile ist eine in der Praxis wahrscheinlichere Ausbildung.
Das Schieberegister 7 der Nummerkorrekturstufe wurde als komplex bezeichnet, weil es tatsächlich aus drei parallelen Verschieberouten besteht, von denen jede eine Gruppe von Mehrfach-Bit- Digitalsignalen empfangen kann. Außerdem erfolgt die Verschiebung in einer Richtung durch eine dieser Routen (Zentralroute genannt) und in der entgegengesetzten Richtung in den anderen beiden. Jede Zelle 7 umfaßt eine Stufe von jeder der drei Verschieberouten.
Wenn eine Markierungswertkorrektur durchgeführt werden muß, wenn beispielsweise zwei Teile eines Objekts ineinander übergehen, die vorher als zwei getrennte Objekte erkannt wurden (wie beispielsweise die beiden Schenkel des V-förmigen Objektes D in Fig. 2), dann wird der entsprechende falsche Markierungswert und der richtige Wert in jeweils eines der beiden äußeren Schieberegisterrouten über die Leitungen 12 und 13 verschoben. Wenn beispielsweise das Ineinanderlaufen der Schenkel des Objekts D festgestellt wird, würden die Werte vier und fünf jeweils in die Zelle C256 über die Leitungen 12 und 13 eingeführt.
Mittlerweile wird jede anfängliche Zeilensequenz der zu korrigierenden Pixelmarkierungswerte über die Leitung 9, eine steuerbare Pufferschaltung 10 und die Leitung 11 in die zentrale Verschieberoute bei der Zelle C1 eingeführt.
Wenn die anfängliche Folge durch das Register läuft, stellen Komparatoren in den Zellen jede Korrespondenz zwischen einem anfänglichen Folgemarkierungswert und einem alten Folgemarkierungswert fest und leiten den Ersatz eines solchen ursprünglichen Folgemarkierungswertes durch einen entsprechenden Markierungswert von der neuen Folge ein. Jedes festgestellte Ineinanderlaufen erzeugt ein neues Paar von falschen und korrekten Markierungswerten, die in die jeweiligen Register verschoben werden, wobei die vorher eingetretenen Markierungspaare verschoben werden, um dafür Raum zu schaffen. Auf diese Weise können verschiedene unterschiedliche Korrekturen für jede Markierungsfolge durchgeführt werden, wenn diese das Zentralregister durchläuft.
Schließlich gelangt die korrigierte anfängliche Folge auf die Leitung 18 von der Zelle C256 und wird nach dem Prozessor zurückgeführt, der die Objektnummerzuteilung durchführt (Block 3).
Wie ersichtlich, führen die Leitungen 16 und 17 nach zwei Eingängen einer Multiplexstufe 19, die einen Umschalteingang besitzt, der mit einem Taktgebersignal von der Steuerschaltung 8 gespeist wird, und die außerdem einen Ausgang 20 aufweist. Die Multiplexstufe hat keine Funktion, während das System normal arbeitet. Die alten und neuen Markierungswertfolgen gehen einfach verloren, nachdem sie ihre Arbeit zu dieser Zeit verrichtet haben. Es ist jedoch festzustellen, daß die Einrichtung 6, insbesondere wenn sie als große oder sehr große integrierte Schaltung (LSI oder VLSI) benutzt wird, nach der Herstellung geprüft werden muß. Eine solche Prüfung kann die Verschiebung der Digitalsignalfolge über alte und neue Folgerouten umfassen und ein Auslesen der ineinandergehenden Folgen am Ausgang der Multiplexstufe, beispielsweise würde hierdurch die Kontinuität der Schieberegisterrouten überprüft.
Es ist auch ersichtlich, daß die Leitung 11 nicht nur mit der Zelle C1, sondern hierzu parallel auch mit entsprechenden Hilfseingängen 21 aller anderen Zellen verbunden ist. Über die Steuerleitungen T51 bis T5256 können von der Steuerschaltung 8 alle Cellen C1 bis C256 freigeschaltet werden, um die ursprüngliche Markierungswertfolge über den Hilfseingang zu erhalten, d. h. so, daß der Hilfseingang einen alternativen Eintrittspunkt nach der zentralen Schieberegisterroute bildet. Dies erleichtert die Korrektur von kurzen Zeilen von Pixeln - wobei berücksichtigt werden muß, daß das Bildverarbeitungssystem sehr wohl in der Lage ist, möglicherweise nach einer anfänglichen Gesamtbildanalyse nur einen Teil des gesamten Einzelbildes zu verarbeiten und weiter zu analysieren. In Verbindung mit diesem Merkmal muß man realisieren, daß der Hilfseingang nach der ersten Zelle C1 und die Hilfseingänge nach den letzten wenigen Zellen, speziell der Zelle C256, etwas irrelevant sind. Sie werden jedoch vorgesehen, weil sie benutzt werden, wenn das Zentralregister initialisiert wird und die Initialisierungsdaten eingegeben werden. In jedem Fall ist es zweckmäßig, jede Zelle in ihrer Konstruktion identisch auszubilden und identisch zu verbinden. Beispielsweise ist es dann möglich, das Schieberegister als mehrere identische integrierte Schaltungschips aufzubauen, von denen jeder beispielsweise sechzehn Zellen besitzt - und die Chips können dann in den Gesamtaufbau in jeder Ordnung eingefügt werden. Selbst wenn sämtliche Zellen auf einem einzigen VLSI-Chip aufgebaut sind, wäre es dennoch zweckmäßig, aus Herstellungsgründen alle identisch auszubilden.
Die Steuerschaltung ernpfängt als Auswahl Eingangssignale, die durch getrennte Mittel (nicht dargestellt) oder den Computer erzeugt werden, wodurch die Funktionen der Blöcke 2 bis 5 durchgeführt werden. Ein Zeilenlängenwählsignal LLS wird benutzt, um ein Signal jeweils einer der Zeilen TS1 bis TS256 zuzuführen. Ein Nullabtastsignal ZT bringt das Signal auf den Leitungen TS auf Null, um alle Hilfszelleneingänge zu sperren, und liefert demgemäß auf einfache Weise eine Schaltung auf volle Zeilenlängenbearbeitung. Ein Initialisierungssignal INIT wird einfach innerhalb der Steuerschaltung gepuffert und initialisiert als gepuffertes Signal BINIT (d. h. leert) die neuen und alten Folgerouten des Schieberegisters. Zwei außer Phase liegende Taktsignale PCK und MCK, die jeweils eine Folgefrequenz gleich der Folgefrequenz der Signale der alten und neuen und ursprünglichen Markierungswertfolgen haben, werden nach der Einrichtung 6 durchgelassen. Diese werden einfach innerhalb der Schaltung 8 gepuffert, um außer Phase liegende Taktsignale BPCK und BMCK zu erzeugen, die benutzt werden, um die Verschiebung der Signale durch das Schieberegistersignal zu steuern. BPCK steuert die Verschiebung der ursprünglichen Folge durch das Register, während das Signal BMCK, welches nur erzeugt wird, wenn eine Verschmelzung festgestellt wird, die neuen falschen und richtigen Markierungspaare in die äußeren Schieberegister hinein und längs dieser Register verschiebt. Die Signale PCK und MCK werden ebenso logisch innerhalb der Schaltung 8 kombiniert, um ein Taktsignal INTER-CK zu erzeugen und um die Multiplexstufe 19 zu steuern. Aus dem obigen wird klar, daß die Steuerschaltung 8 nur relativ einfache logische Operationen und Pufferverstärkungen durchführt, und die Ausbildung liegt im Rahmen des Wissens des Fachmanns und braucht daher nicht näher beschrieben zu werden.
Ein weiteres äußeres Steuersignal wird der Einrichtung 6 zugeführt, und dies ist das Signal LOAD, welches benutzt wird, um gewisse Initialisierungsdaten zu wählen, die in einem äußeren Register fixiert sind, oder um die Daten zu wählen, die über die drei Eingangsdateneingänge oder über den LLS-Eingang geliefert werden.
Gemäß Fig. 3 umfaßt jede der Zellen C1 bis C256 einen Haupteingang 40 und den oben erwähnten Hilfseingang 21, und diese führen nach zwei Eingängen einer Multiplexstufe 41, die einen Umschaltsteuereingang aufweist, an den die Leitung TSn angeschlossen ist, d. h. die jeweilige Leitung für diese Zelle ausgewählt von den Leitungen TS1 bis TS256 der Schaltung 8. Das Steuersignal auf dieser Leitung schaltet den Multiplexer 41, so daß an dessen Ausgang die ursprüngliche Folge von Werten geliefert wird, die entweder am normalen Eingang 40 (vom Ausgang 45 der vorherigen Zelle Cn-1 oder von der Leitung 11 im Falle der Zelle C1) empfangen wird, oder jene Folge von Werten, die direkt über die Leitung 11 und über den Hilfseingang 21 empfangen wird. Der Ausgang der Multiplexstufe 41 ist mit einem ersten Eingang einer zweiten Multiplexstufe 42 verbunden, deren Ausgang mit einem ersten Eingang einer dritten Multiplexstufe 43 verbunden ist.
Der Ausgang der Multiplexstufe 43 wird dem Eingang einer Verklinkungsstufe 44 zugeführt, und der Ausgang dieser Stufe 44 führt nach dem Ausgang 45 der Zelle. Der Ausgang 45 ist mit dem Eingang 41 der nächsten (höher bezifferten) Zelle Cn+1 verbunden. Demgemäß bildet der Pfad von dem Eingang 41 über die Multiplexstufen 41, 42 und 43 und die Verklinkungsstufe 44 nach dem Ausgang 45 einen Teil der erwähnten zentralen Verschieberoute innerhalb dieser Zelle, über die die ursprüngliche Markierungswertfolge gelaufen ist. Die zwei anderen Routen, d. h. für die neuen und alten Sequenzen, verlaufen zwischen den Zelleneingängen 46 und 47 und den Zellenausgängen 48 und 49 über Verklinkungsstufen 50 bzw. 51. Die zweiten Eingänge der beiden Multiplexstufen 42 und 43 sind an die neue Folgeverschiebungsroute stromab und stromauf der Verklinkungsstufe 50 angeschlossen.
Jede der Verklinkungsstufen 50 und 51 empfängt ein Steuersignal BINIT und ein Taktsignal BMCK, und dieses Taktsignal BMCK wird auch dem Setzeingang einer mit Rücksetzung versehenen bistabilen Stufe (D-Flip-Flop) 52 zugeführt. Das Taktsignal BPCK wird dem Rücksetzeingang des Flip-Flop 52 und einem Steuereingang der Verklinkungsstufe 44 zugeführt. Der gesetzte Ausgang des Q-Flip-Flop 52 wird dem Umschaltsteuereingang der Multiplexstufe 42 zugeführt. Der D-Eingang des Flip-Flop empfängt sein Signal vom Ausgang des Komparators 53. Der Komparator 53 besitzt zwei Vergleichseinheiten, von denen eine so geschaltet ist, daß sie das Signal empfängt, welches zwischen dem Ausgang der Multiplexstufe 42 und dem ersten Eingang der Multiplexstufe 43 auftritt, und die andere Einheit ist mit dem Eingang der Verklinkungsstufe 51 verbunden. Der Komparator 53 liefert seinen Ausgang auch dem Umschaltsteuereingang der Multiplexstufe 43.
Am Vorlaufrand eines jeden Impulses des Taktsignals BPCK wird das Signal, welches am Eingang der Verklinkungsstufe 44 auftritt, in der Weise verarbeitet, daß es an dem Ausgang verfügbar wird, so daß jederzeit ein Markierungswert in der ursprünglichen Folge am Ausgang 45 der dargestellten Zelle Cn vorhanden ist, während der nächstfolgende Wert in der Folge am Ausgang 45 der vorhergehenden Zelle Cn-1 vorhanden ist und demgemäß am Eingang 40 der Zelle Cn. Unter der Annahme, daß jede Multiplexstufe 41, 42 und 43 so gesetzt ist, daß die Signale, die an ihren ersten Eingängen erscheinen, durchlaufen, werden die gleichen nächsten Markierungswerte aus der Zelle Cn-1 nach der Verklinkungsstufe 44 hindurchlaufen, und bei dem nächsten Impuls des Taktsignals BPCK erfolgt eine Einklinkung. Wenn die Taktimpulse fortdauern, dann wird die ursprüngliche Markierungswertfolge auf diese Weise von Zelle zu Zelle verschoben. Mittlerweile werden gemäß den Vorlaufkanten der Impulse des Taktsignals BMCK, wenn es zugeführt wird, die Markierungswerte der alten und neuen Folgen aufeinanderfolgend nach den Verklinkungsstufen 50 und 51 geführt. Wenn dies geschieht, bewirkt der Komparator 53 einen Vergleich zwischen den Werten der alten Folge und jenen der ursprünglichen Folge, und bei Feststellung einer Korrespondenz zwischen den Werten dieser beiden Folgen werden die Multiplexstufen 42 und 43 geschaltet, so daß der relevante Wert in der ursprünglichen Folge durch den jeweiligen Wert in der neuen Folge ersetzt wird.
Das Flip-Flop 52 wird durch den Vorlaufrand des BPCK- Impulses freigeschaltet, so daß die Multiplexstufe 42 die ursprüngliche Folge am Ausgang der Multiplexstufe 41 führt. Der Komparator 53 führt, wie oben beschrieben, einen Vergleich zwischen der ursprünglichen Folge und der alten Folge durch, die am Eingang der Verklinkungsstufe 51 liegt. Wenn eine Übereinstimmung zwischen diesen Werten besteht, steuert das resultierende Signal am Ausgang des Komparators 53 die Multiplexstufe 43, so daß sie die neue Folge (am Eingang der Verklinkungsstufe 50) nach dem Eingang der Verklinkungsstufe 44 führt.
Es kann ein Impuls des BMCK-Signals erscheinen, bevor der nächste BPCK-Impuls auftritt. An der Vorlaufkante des BMCK-Impulses werden die alten und neuen Markierungswerte über die Verklinkungsstufen 50 und 51 eingeklinkt, und die Multiplexstufe 42 liefert den Ausgang der Stufe 50, wenn die neue Folge über die Multiplexstufe 43 nach dem letzten Impuls von BPCK gelangt ist.

Claims

1. Digitalsignalverarbeitungsvorrichtung (6) mit mehreren Stufen (7), die in Form von Reihen (Cn) geschaltet sind, wobei jede Stufe folgende Elemente enthält:

- ein erstes Speicherelement (50) zur Speicherung einer Folge von ersten Digitalsignalen und zum Überführen der ersten Signale nach dem nächst benachbarten ersten Speicherelement der Stufe Cn-1;

- ein zweites Speicherelement (51) zur Speicherung einer Folge von zweiten Digitalsignalen und zum Überführen der zweiten Signale nach dem nächst benachbarten zweiten Speicherelement der Stufe Cn-1;

- ein drittes Speicherelement (44) zur Speicherung einer Folge von dritten Digitalsignalen und zur Überführung der dritten Signale nach dem nächst benachbarten Speicherelement der Stufe Cn+1;

- einen Komparator (53) für das Feststellen der Übereinstimmung von Werten der Signale, die im zweiten (51) und dritten (44) Element gespeichert sind; und

- einen Schalter, der durch den Komparator (53) gesteuert wird, um die Signale, die in den dritten Elementen (44) gespeichert sind, durch Signale zu ersetzen, die die Werte von Signalen in den ersten Elementen (50) haben.

2. Bildverarbeitungsvorrichtung mit einem Computer (2, 3, 4, 5) zur Identifizierung und Markierung jener elementaren Abschnitte des Bildes einer betrachteten Szene, welche Objekte innerhalb der Szene definieren, und zur Initialisierung einer Korrektur der auf jene Abschnitte aufgebrachten Markierungen, wobei die Vorrichtung außerdem eine Signalverarbeitungsvorrichtung (6) gemäß Anspruch 1 aufweist, die an dem Computer angeschlossen und in der Lage ist, diese Korrektur durchzuführen.