DE3888776T2

DE3888776T2 - Datenumwandler und diesen benutzender Bildleser.

Info

Publication number: DE3888776T2
Application number: DE19883888776
Authority: DE
Inventors: Toshiaki Karita; Ichizo Masuda
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-09-30
Filing date: 1988-09-30
Publication date: 1994-08-18
Anticipated expiration: 2008-10-01
Also published as: EP0310432A3; EP0310432A2; JPS6490666A; JP2777365B2; DE3888776D1; EP0310432B1

Description

Die Erfindung betrifft einen Datenumwandler bzw. Datenwandler und einen diesen benutzenden Bildleser. Genauer betrifft sie einen Datenwandler, der auf ein Faksimilegerät, einen Bildscanner oder dergleichen angewandt wird, um gelesene Bilddaten umzuwandeln, und einen diesen verwendenden Bildleser.
Z.B. bei einem Faksimilegerät wird ein Originalbild Pixel für Pixel gelesen. Ein Lesesensor wie ein eindimensionales CCD (Ladungsgekoppeltes Bauelement) führt ein Hauptabrastern und ein Unterabrastern von links nach rechts und von oben nach unten entlang der Oberfläche des Originals aus, um dadurch das Originalbild über die gesamte Fläche zu lesen. Beim Aufzeichnen führt ein Aufzeichnungskopf wie ein thermischer Kopf eine ähnliche Abrasterung hinsichtlich eines Aufzeichnungspapiers aus. Ein solches Abrasterverfahren ist durch den sogenannten G3-Standard im Faksimilegerät festgelegt.
Ein Faksimilegerät des sogenannten seriellen Systems kam in den letzten Jahren in Gebrauch. Ein solches Gerät ist aus US-A-4,240,117 bekannt. Bei einem solchen Faksimilegerät wird ein Lesesensor mit mehreren Pixeln entlang der Unterabrasterrichtung im G3-Standard mechanisch entlang der Hauptabrasterrichtung bewegt. Nach einer solchen einzelnen Bewegung wird der Lesesensor in Unterabrasterrichtung um einen Weg verstellt, der der Anzahl von Pixeln desselben entspricht, um dadurch ein Originalbild zu lesen. Bei einem Faksimilegerät des seriellen Systems weist ferner ein Aufzeichnungskopf mehrere Pixel entlang der Unterabrasterrichtung im G3-Standard auf, ähnlich wie der Lesesensor, um das Aufzeichnen durch Abrastern eines Aufzeichnungspapiers auf ähnliche Weise wie der Lesesensor auszuführen.
Das vorstehend genannte Faksimilegerät des seriellen Systems wurde in den letzten Jahren in großem Umfang verwendet, da die Anzahl von Pixeln des Lesesensors und des Aufzeichnungskopfs verringert werden können, um dadurch die Kosten zu erniedrigen. Z.B. benötigt, obwohl ein Gerät mit 2048 Pixeln für den Lesesensor oder den Aufzeichnungskopf erforderlich ist, die elektrisch die Hauptabrasterung gemäß dem G3-Standard ausführen, ein solches Gerät im seriellen System nur 64 bis 128 Pixel.
Bei einem Faksimilegerät kann ein übertragenes Bild nur dann in einem Empfangsbereich wiedergegeben werden, wenn die Übertragungsreihenfolge der Bildinformation vereinheitlicht ist. Der vorstehend genannte G3-Standard ist so ausgebildet, daß er diese Reihenfolge vereinheitlicht.
Bei einem Faksimilegerät im seriellen System ist eine Umwandlung erforderlich, um die Reihenfolge von Bilddaten beim Senden/Empfangen umzusetzen, da sich das Abrasterverfahren desselben völlig von demjenigen beim G3-Standard unterscheidet. Eine solche Umwandlung der Bilddaten wird auf sogenannte Hardwareweise durch verschiedene Arten arithmetischer Schaltungen oder auf sogenannte Softwareweise durch eine CPU (Zentrale Verarbeitungseinheit) ausgeführt.
Beim vorstehend genannten Verfahren zum Umwandeln von Bilddaten auf Hardwareweise ist jedoch eine komplizierte Schaltungsstruktur extrem großen Ausmaßes erforderlich, um mit der Hauptabrasterlänge und der Pixelanzahl des Gegenstücks fertig zu werden, wie auch um mit Änderungen der Hauptabrasterlänge fertig zu werden. Beim Verfahren zum Umwandeln von Bilddaten auf Softwareweise ist andererseits die Verarbeitungsgeschwindigkeit der CPU kritisch, da Pixel-für-Pixel- Verarbeitung, d. h. bitweise Verarbeitung nicht mit hoher Geschwindigkeit ausgeführt werden kann, obwohl die Verarbeitung in Einheiten von 8 oder 16 Bits schnell ausgeführt wird. Wenn die CPU durch einen Z80-Prozessor realisiert wird, um Grundtakte mit einer Frequenz von 6 MHz zu erhalten, sind für jede Abrasterzeile z. B. ungefähr 25 msec erforderlich. Dies ist die Grenzzeitspanne angesichts der Zeit für Bildverarbeitung, wie Kompression oder Expansion.
Demgemäß ist es eine Hauptaufgabe der Erfindung, einen Datenwandler anzugeben, der die Verarbeitungsgeschwindigkeit mit einer Schaltungsstruktur kleinen Ausmaßes erhöhen kann.
Eine andere Aufgabe der Erfindung ist es, einen Bildleser unter Verwendung eines Datenwandlers anzugeben, dessen Verarbeitungsgeschwindigkeit mit einer Schaltungsstruktur kleinen Ausmaßes erhöht ist.
Gemäß einer ersten Erscheinungsform der Erfindung wird ein Datenwandler zum Ausführen von Matrixumwandlungsvorgängen an Daten angegeben, mit:
- mehreren Speicher/Übertragungs-Einrichtungen zum Abspeichern jeweiliger Eingangs-Mehrbitdaten;
- mehreren Eingangsleitungen für jeweils ein Bit der Mehrbitdaten, zum parallelen Eingeben von Mehrbitdaten in eine ausgewählte der Speicher/Übertragungs-Einrichtungen;
- einer Steuereinrichtung zum selektiven Laden von Mehrbitdaten auf den mehreren Eingangsleitungen in die Speicher/ Übertragungs-Einrichtungen, bis jede Speicher/Übertragungs- Einrichtung die jeweiligen Mehrbitdaten speichert, und zum seriellen Übertragen der Daten aus jeder der Speicher/Übertragungs-Einrichtungen für parallele Ausgabe umgewandelter Mehrbitdaten, von denen jedes Bit das Ausgangssignal einer jeweiligen der speicher/Übertragungs-Einrichtungen aufweist.
Erfindungsgemäß können daher Daten mit Matrixanordnung, die in mehreren Speicher/Übertragung-Einrichtungen abgespeichert sind, einer Anordnung/Arithmetikoperation-Verarbeitung mit hoher Geschwindigkeit unterworfen werden. So kann die Verarbeitungsgeschwindigkeit für Datenwandlung erhöht werden, während die Datenwandlung durch eine Schaltungsstruktur mit kleinem Ausmaß realisiert werden kann.
Gemäß einer zweiten Erscheinungsform der Erfindung wird ein Bildleser angegeben, bei dem eine Bildleseeinrichtung so angeordnet ist, daß sie ein Original in einer Hauptabrasterrichtung abrastert und in einer Unterabrasterrichtung intermittierend verschiebt, und der eine Zeile von Sensoren aufweist, die sich in der Unterabrasterrichtung erstrecken, so daß das Ausgangssignal jedes einzelnen Sensors bei einer Abrasterung in der Hauptabrasterrichtung die Bilddaten für eine Hauptabrasterzeile liefert, mit:
- einer ersten Speichereinrichtung zum Abspeichern des Ausgangssignals der Bildleseeinrichtung für mindestens eine Abrasterung in der Hauptabrasterrichtung als Eingangsdaten;
- einem Datenwandler zum Ausführen von Matrixumwandlungsvorgängen an Gruppen von Eingangsdaten, die in der ersten Speichereinrichtung abgespeichert sind, um jeweilige Gruppen von Ausgangsdaten zu erzeugen, wobei jede Gruppe mehrere Mehrbitdaten umfaßt; und
- einer zweiten Speichereinrichtung zum Abspeichern der Gruppen von Ausgangsdaten, wobei:
- der Datenwandler folgendes aufweist:
- mehrere Speicher/Übertragungs-Einrichtungen zum Abspeichern jeweiliger Mehrbitdaten der Eingabegruppe;
- mehrere Eingangsleitungen, und zwar jeweils eine für jedes Bit der Mehrbitdaten, für Paralleleingabe jedes Bits eines Mehrbitdatenwerts in eine ausgewählte der Speicher/ Übertragungseinrichtungen; und
- eine Steuereinrichtung zum selektiven Laden der Mehrbitdaten auf den mehreren Eingangsleitungen in die Speicher/ Übertragungs-Einrichtung, bis jede Speicher/Übertragungs- Einrichtung die jeweiligen Mehrbitdaten speichert, und zum seriellen Übertragen von Daten aus jeder der Speicher/Übertragungseinrichtungen zur parallelen Ausgabe der Bits eines umgewandelten Mehrbitdatenwerts aus der Ausgabegruppe, wobei jedes der Bits das Ausgangssignal einer jeweiligen der speicher/Übertragungs-Einrichtungen ist; und wobei:
- das Ausgangssignal der Bildleseeinrichtung eine Folge von Unterabrasterzeile-Bilddaten aufweist, wobei jede Unterabrasterzeile ein jeweiliges Bit der Daten aus jedem der Sensoren aufweist und die Datenbits enthält, die der Zahl von Hauptabrasterzeilen entsprechen, die der Zahl von Sensoren in der Bildleseeinrichtung gleich ist;
- jede Gruppe von Eingangsdaten die wechselseitig gleichen Bits einer Gruppe folgender Unterabrasterzeilen umfaßt;
- jede Gruppe von Ausgangsdaten die wechselseitig gleichen Bits einer Gruppe folgender Hauptabrasterzeilen umfaßt;
- Daten in der ersten Speichereinrichtung unter Adressen in der Folge der Erzeugung der Unterabrasterzeilen-Bilddaten durch die Bildleseeinrichtung abgespeichert werden; und
- Daten in der zweiten Speichereinrichtung unter Adressen in der Folge aufeinanderfolgender Hauptabrasterzeilen abgespeichert werden.
Erfindungsgemäß kann daher ein Datenwandler mit einer Schaltungsstruktur kleinen Ausmaßes mit hoher Verarbeitungsgeschwindigkeit auf einen Bildleser wie ein Faksimilegerät oder einen Bildscanner angewandt werden.
Die Erfindung wird aus der folgenden detaillierten Beschreibung eines Ausführungsbeispiels derselben in Verbindung mit den beigefügten Zeichnungen deutlicher, in denen:
Fig. 1 ein Blockdiagramm ist, das die Grundstruktur eines Faksimilegeräts gemäß einem Ausführungsbeispiel der Erfindung zeigt;
Fig. 2A ein Diagramm zum Veranschaulichen eines herkömmlichen Abrasterverfahrens gemäß dem G3-Standard ist;
Fig. 2B ein Diagramm zum Veranschaulichen des Abrasterns ist, wie es mit dem Faksimilegerät gemäß dem Ausführungsbeispiel der Erfindung ausgeführt wird;
Fig. 3 ein Diagramm zum Veranschaulichen der Art der Speicherung in einem in Fig. 1 dargestellten Pufferspeicher ist;
Fig. 4 ein Diagramm zum Veranschaulichen der Art der Speicherung in einem in Fig. 1 dargestellten Übertragungsspeicher ist;
Fig. 5 ein Blockdiagramm ist, das die Grundstruktur einer Matrixumwandlungsschaltung zeigt;
Fig. 6 ein Diagramm für zeitliche Steuerung zum Veranschaulichen des Betriebs der Matrixumwandlungsschaltung ist; und
Fig. 7 Signale veranschaulicht, die in jeweiligen Teilen des Faksimilegeräts erzeugt werden.
Fig. 1 ist ein Blockdiagramm, das die Grundstruktur eines Faksimilegeräts gemäß einem Ausführungsbeispiel der Erfindung zeigt. Von einer Lichtquelle 2 emittiertes Licht wird so auf die Oberfläche eines Originals 3 geleitet, daß von der Originalfläche gestreutes Licht auf ein photovoltaisches Wandlerelement 4 wirkt, das durch ein eindimensionales CCD (Ladungsgekoppeltes Bauelement) oder dergleichen zum Lesen des Originals 3 im seriellen System realisiert ist. Das photovoltaische Wandlerelement 4 gibt ein Signal aus, dessen Pegel der Intensität des angelegten Lichts entspricht, d. h. ein Signal, dessen Pegel der Helligkeit des gelesenen Pixels entspricht, um dasselbe an eine Binärcodierungsschaltung 5 auszugeben. Die Binärcodierungsschaltung 5 ermittelt, ob das aktuell gelesene Pixel ein schwarzes oder ein weißes ist, und zwar auf Grundlage des Pegels des zugeführten Signals. Anders gesagt, erzeugt die Binärcodierungsschaltung 5 einen 1-Bit-Datenwert "1" oder "0". So ordnet die Binärcodierungsschaltung 5 dem gelesenen Pixel den Datenwert "1" oder "0" zu.
Das Ausgangssignal der Binärcodierungsschaltung 5 wird einem seriell/parallel-Umsetzer (nachfolgend als "S/P-Umsetzer" bezeichnet) 6 zugeführt, um z. B. in einen 8-Bit-Datenwert umgesetzt zu werden. Der 8-Bit-Datenwert wird zur Speicherung eines Pufferspeicher 8 gesteuert durch eine CPU (Zentrale Verarbeitungseinheit) 7 über einen Datenbus B1 zugeführt. Die CPU 7 ist so ausgebildet, daß sie jeweilige Teile des Faksimilegeräts 1 steuert, Daten überträgt usw., und zwar auf Grundlage von in einem PROM (Programmierbarer Festwertspeicher) 18 abgespeicherten Programmen.
Der Pufferspeicher 8 speichert auf die vorstehend genannte Weise sequentiell Bilddaten, während die CPU 7 gleichzeitig bereits im Pufferspeicher 8 abgespeicherte Bilddaten abruft, um dieselben einer Matrixumwandlungsschaltung 7 zuzuführen. Die Matrixumwandlungsschaltung 9 wandelt die Bilddaten um, wie dies nachfolgend beschrieben wird, um die umgewandelten Bilddaten einem Übertragungsspeicher 10 zuzuführen. Die dem Übertragungsspeicher 10 zugeführten Daten werden sequentiell mit einer Geschwindigkeit abgerufen, die durch die Senderate für die Datenübertragung durch eine Telefonleitung 14 festgelegt ist, und sie werden einem parallel/seriell-Umsetzer (nachfolgend als "P/S-Umsetzer" bezeichnet) l1 zugeführt, um in serielle Daten umgesetzt zu werden. Die seriellen Daten werden durch ein Modem 12 moduliert und an ein (nicht dargestelltes) empfangendes Faksimilegerät über eine NCU (Netzwerksteuereinheit) 13 und die Telefonleitung 14 gesendet.
Der Grundbetrieb des Faksimilegeräts 1 wird beim Senden auf diese Weise ausgeführt.
Beim Empfangsbetrieb wird andererseits ein empfangenes Signal durch die NCU 13 und das Modem 12 demoduliert, um in ein digitales Signal umgewandelt zu werden. Das digitalisierte Signal wird durch den P/S-Umsetzer 11 in parallele Daten (mit z. B. 8 Bit) umgewandelt. Derartige Daten werden im Übertragungsspeicher 10 zwischengespeichert, um z. B. nach Speicherung von Daten mit 2 Kilobytes der Matrixumwandlungsschaltung zugeführt zu werden. Die durch die Matrixumwandlungsschaltung umgewandelten Daten werden sequentiell im Pufferspeicher 8 abgespeichert.
Der Pufferspeicher 8 führt die Daten einem Parallel/Seriell- Umsetzer (nachfolgend als "P/S-Umsetzer" bezeichnet) 16 zu, damit sie auf die Speicherung hin in serielle Daten umgewandelt werden, entsprechend einer einzelnen Abrasterung durch einen Aufzeichnungskopf 15, der durch einen thermischen Kopf oder dergleichen realisiert ist, um eine Aufzeichnung im seriellen System vorzunehmen, d. h. eine einzige Bewegung in einer Hauptabrasterrichtung beim Abrastern gemäß dem G3- Standard. Die seriellen Daten werden dem Aufzeichnungskopf 15 zugeführt, der seinerseits auf Grundlage der zugeführten Daten eine Aufzeichnung auf einem Aufzeichnungspapier 17 vornimmt. Der Pufferspeicher 8 empfängt anschließend Daten während eines Datenausgabevorgangs. So ist ein Fassungsvermögen für einen doppelten Abrastervorgang des photovoltaischen Wandlerelements 4/Aufzeichnungskopfs 15 für den Pufferspeicher 8 erforderlich.
Fig. 2A veranschaulicht ein herkömmliches Verfahren zum Abrastern eines Originals 20 der Größe 4 der Zeile B (nachfolgend als "Größe B4" bezeichnet) des Japanischen Industriestandards gemäß dem G3-Standard, und Fig. 2B zeigt das Abrastern, wie es beim Faksimilegerät 1 gemäß dem Ausführungsbeispiel der Erfindung ausgeführt wird. Gemäß Fig. 2A erfolgt Hauptabrasterung entlang eines Pfeils R1 und Unterabrasterung erfolgt entlang eines Pfeils R2 im G3-Standard. So wird eine durch n Abrasterzeilen L1, L2, . . , L128, Ln wiedergegebene Abrasterung ausgeführt, um das Original 20 zu lesen oder aufzuzeichnen. Hinsichtlich eines Originals 20 der Größe B4 entspricht z. B. eine Abrasterzeile 2048 Pixeln, wodurch die einer Abrasterzeile entsprechenden Bilddaten durch Daten von 2048 Bits repräsentiert werden.
Gemäß Fig. 2B werden 128 Pixel entlang z. B. eines Pfeils R2 gelesen und ein ähnliches Lesen wird anschließend entlang eines Pfeils R1 im Faksimilegerät 1 ausgeführt. Was das Original 20 der Größe B4 betrifft, erfolgt zunächst ein durch 2048 Abrasterzeilen l1, 12, . . , 12048 wiedergegebenes Abrastern und dann wird ein ähnliches Abrastern unter Verschiebung um 128 Pixel entlang des Pfeils R2 ausgeführt. Solches Abrastern wird sequentiell vorgenommen, um das Original 20 zu lesen. Ein ähnliches Abrastern wird auch beim Aufzeichnen ausgeführt. So führt das photovoltaische Wandlerelement 4 oder der Aufzeichnungskopf 15 eine einzelne Bewegung vom stromaufwärtigen Ende des Originals 20 entlang des Pfeils R1 bis zum stromabwärtigen Ende aus (eine solche Bewegung wird nachfolgend als "einzige Abrasterung" bezeichnet), um dadurch Bildinformation zu lesen oder aufzuzeichnen, die den in Fig. 2a dargestellten Abrasterzeilen L1 bis L128 entspricht.
Im Faksimilegerät 1 wird im Pufferspeicher 8 bei der Übertragung abgespeicherte Information in einer Reihenfolge abgespeichert, die durch die in Fig. 2B dargestellten Abrasterzeilen wiedergegeben wird, welche Reihenfolge in diejenige umgewandelt werden muß, die durch die in Fig. 2A dargestellten Abrasterzeilen ausgedrückt wird. Eine gegenüber dem vorstehenden umgekehrte Umwandlung ist beim Empfang erforderlich. Es folgt nun eine Beschreibung für eine solche Datenwandlung, wie sie im Faksimilegerät 1 ausgeführt wird.
Fig. 3 zeigt eine Speicherkarte für den Pufferspeicher 8. Obwohl der Pufferspeicher 8 eine Kapazität für doppelten Abrastervorgang wie folgt benötigt:
128 · 2048 · 2 = 512 kBits . . . (1),
wie dies oben beschrieben wurde, weist dieser in Fig. 3 nur Speicherbereiche von 256 kBits auf. Während Daten von 256 kBits umgewandelt werden, werden die folgenden Bilddaten in die Speicherbereiche der restlichen 256 kBits eingegeben.
Dem Pufferspeicher 8 sind die Adressen 000H, 001H, . . ., 7FFFH (H: Hexadezimale Zahl) pro Byte zugeordnet, so daß z. B. die der in Fig. 2 dargestellten Abrasterzeile l1 zugeordneten Bilddaten in 16-Byte-Speicherbereichen mit den Adressen 000H bis 00FH abgespeichert werden, diejenigen, die der Abrasterzeile l2 entsprechen, in den Speicherbereichen mit den Adressen 010H bis 01FH abgespeichert werden, . . . bzw. diejenigen, die der Abrasterzeile 12048 entsprechen, in den Speicherbereichen mit den Adressen 7FF0H bis 7FFFH abgespeichert werden.
Bei diesem Ausführungsbeispiel werden Bilddaten in der Einheit von acht Bytes verarbeitet. Die 8-Byte-Bilddaten sind solche, wie sie in einem Einheitsbereich S1 abgespeichert sind, der durch die Adressen 000H, 010H, 020H, 030H, 040H, 050H, 060H und 070H gebildet wird, einem Speicherbereich S2, der durch die Adressen 080H, 090H, 0A0H, 0B0H, 0C0H, 0D0H, 0E0H und 0F0H gebildet wird, . . , einem Einheitsbereich S256, der durch die Adressen 7F80H, 7F90H, 7FA0H, 7FB0H, 7FC0H, 7FD0H, 7FE0H und 7FF0H gebildet wird, einem Einheitsbereich 5257, der durch die Adressen 001H, 011H, 021H, 031H, 041H, 051H, 061H und 071H gebildet wird, . . . bzw. einem Einheitsbereich 54096, der durch die Adressen 7F8FH, 7F9FH, 7FAFH, 7FBFH, 7FCFH, 7FDFH, 7FEFH und 7FFFH gebildet wird.
Zum Erleichtern der Veranschaulichung sind die im gesamten 10 Pufferspeicher 8 abgespeicherten Daten in Form einer Matrix ausgedrückt und der Datenwert pro Bit wird als Datenwert M (i, j) ausgedrückt (i und j repräsentieren solche ganzen Zahlen, daß 1 ≤ i ≤ 2048 und 1 ≤ j ≤ 128 gelten). So werden Bilddaten mit Daten M (1, 1) bis M (1, 8) z. B. in der Adresse 000H abgespeichert. Daten, die der Abrasterzeile l1 entsprechen, werden als Datenwert M (1, j) (1 ≤ j ≤ 128) ausgedrückt, und Daten, die der Rasterzeile L1 entsprechen, werden als Daten M (i, 1) (1 ≤ I ≤ 2048) ausgedrückt.
Der Pufferspeicher 8 speichert die Bilddaten in der Reihenfolge ab, wie sie durch die in Fig. 2B dargestellten Abrasterzeilen ausgedrückt wird. Um Daten in der Reihenfolge abzurufen, wie sie durch die in Fig. 2A dargestellten Abrasterzeilen ausgedrückt wird, kann z. B. auf die Bilddaten der Einheitsbereiche S1, S2, . . , S256 in dieser Reihenfolge zugegriffen werden, um Zeilen und Spalten einer durch die in den jeweiligen Einheitsbereichen abgespeicherten Daten M(i, j) gebildeten Matrix zu transponieren, um danach dieselben im Übertragungsspeicher 10 abzuspeichern.
Fig. 4 veranschaulicht beispielhafte Bilddaten, die auf diese Weise verarbeitet und im Übertragungsspeicher 10 abgespeichert wurden. Die in Fig. 4 dargestellte Speicherart wird wie folgt realisiert: Zunächst adressiert die CPU 7 den Pufferspeicher 8, um auf den Einheitsbereich S1 zuzugreifen
Dann liefert die CPU 7 die Daten M (1, 1), . . , M (1, 8), M (2, 1), . . , M (2, 8) und M (3, 1), . . , M (8, 8) an die Matrixumwandlungsschaltung 9, um die Zeilen und Spalten zu transponieren. Danach adressiert die CPU 7 den Übertragungsspeicher 10 so, daß die Daten Byte für Byte unter den Adressen 000H, 100H, 200H, . . , 700H des Übertragungsspeichers 10 abgespeichert werden. Anders gesagt, werden die Daten M (1, 1), M (2, 1), M (3, 1), M (4, 1), . . , M (8, 1) in die Adressen 000H eingeschrieben, die Daten M (1, 2), M( 2, 2), M (3, 2), . . , M (8, 2) werden unter der Adresse 100H eingeschrieben, . . , und die Daten M (1, 8), M (2, 8), . . , M (8, 8) werden unter der Adresse 700H eingeschrieben.
Eine ähnliche Verarbeitung wird für die Einheitsbereiche S2 bis S256 ausgeführt, um dadurch die Bilddaten in den Übertragungsspeicher 10 einzuspeichern, wie in Fig. 4 dargestellt. In diesem Zustand werden die Daten Byte für Byte den Adressen nach aus dem Übertragungsspeicher 10 ausgelesen, um dadurch sequentiell die der Abrasterzeile L1 entsprechenden Daten M (i, 1) (1 ≤ i ≤ 2048) abzurufen, die der Abrasterzeile L2 entsprechenden Daten M (i, 2) (1 ≤ i ≤ 2048) abzurufen, und die der Abrasterzeile L8 entsprechenden Daten M (i, 8) (1 ≤ i ≤ 2048) abzurufen. Eine ähnliche Verarbeitung wird für die Einheitsbereiche S257 bis S4096 ausgeführt, wodurch die gesamten Bilddaten in eine dem G3-Standard entsprechende Anordnung umgewandelt werden.
Fig. 5 ist ein Blockdiagramm, das die Grundstruktur der Matrixumwandlungsschaltung 9 zeigt, die die vorstehend genannte Matrixumwandlung realisiert. Bei der Übertragung werden im Pufferspeicher 8 abgespeicherte Daten vom Datenbus B1 an eine durch Schieberegister SR0 bis SR7, die Speicherübertragungseinrichtungen sind, gebildete Schieberegistergruppe 30 auf parallele Weise mit 8 Bits über Leitungen D0 bis D7 geliefert. Alle Schieberegister SR0 bis SR7 sind 8-Bit-Schieberegister. Ein Decodierer 31 versorgt die Schieberegister SR0 bis SR7 über Leitungen LP0 bis LP7 jeweils mit Ladeimpulsen, die Eingabesignale sind. Auf dieses Versorgen mit den Ladeimpulsen hin, nehmen die Schieberegister SR0 bis SR7 die Bilddaten vom Datenbus B1 über die Leitungen D0 bis D7 auf.
Ein 3-Bit-Zähler 32 zum Zählen der von einem Taktgenerator 34 gelieferten Grundtaktsignale WP liefert seinen Zählwert auf parallele 3-Bit-Weise über Leitungen C2, C1 und C0 an den Decodierer 31. Der Decodierer 31 gibt auf den zugeführten Zählwert hin einen Ladeimpuls an alle Leitungen LP0 bis LP7 aus. Der Zähler 32 empfängt die Grundtaktsignale WP und als Rücksetzsignale dienende Leseimpulse RP.
Die Schieberegister SR0 bis SR7 liefern jeweilige Daten zum geringstsignifikanten Bit über jeweilige Leitungen SRD0 bis SRD7 an ein Ausgabesteuertor 33. Das Ausgabesteuertor 33 wird mit den Leseimpulsen RP versorgt, während die Bilddaten gleichzeitig auf parallele 8-Bit-Weise über den Datenbus B1 an den Übertragungsspeicher 10 geliefert werden.
Die vorstehend genannten Leseimpulse RP werden der Schieberegistergruppe 30 als Übertragungssignale zugeführt, so daß die jeweiligen internen Daten der Schieberegister SR0 bis SR7 bitweise von den höchstsignifikanten Bits zu den geringstsignifikanten Bits verschoben werden.
Fig. 6 ist ein Zeitsteuerdiagramm zum Veranschaulichen des Betriebs der Matrixumwandlungsschaltung 9. In Fig. 6 bezeichnet die Ziffer (1) das Grundtaktsignal WP und Ziffern (2) bis (4) kennzeichnen jeweils auf den Leitungen C2 bis Co erzeugte Signale. Ziffern (5) bis (12) kennzeichnen jeweils auf den Leitungen LP7 bis LP0 erzeugte Signale und Ziffern (13) bis (20) kennzeichnen Signale, die der Schieberegistergruppe 30 zugeführten Daten entsprechen, während die Ziffer (21) die Leseimpulse RP kennzeichnet und die Ziffern (22) bis (29) Signale kennzeichnen, die jeweils den auf den Leitungen SRD7 bis SRD0 erzeugten Daten entsprechen.
Die Leitung C0 entspricht dem geringstsignifikanten Bit des Zählers 32 und die Leitung C2 entspricht dem höchstsignifikanten Bit. Das auf der Leitung C0 erzeugte Signal wird bei der Vorderflanke des Grundtaktsignals WP invertiert, und das auf der Leitung C1 erzeugte Signal wird bei der abfallenden Flanke des auf der Leitung C0 erzeugten Signals invertiert, während das auf der Leitung C2 erzeugte Signal mit der abfallenden Flanke des auf der Leitung C1 erzeugten Signals invertiert wird.
Was die auf den Leitungen C0 bis C2 erzeugten Signale betrifft, wird niedriger Pegel mit "0" wiedergegeben und hoher Pegel mit "1", während die Leitung C0 dem geringstsignifikanten Bit zugeordnet ist, um Zählwerte in Binärzahlen mit der Dezimalnotation k wiederzugeben. Der Decadierer 31 erzeugt den Ladeimpuls auf einer Leitung LPk synchron zum Grundtaktsignal WP. So werden die in Fig. 6 dargestellten Signale (5) bis (12) jeweils auf den Leitungen LP7 bis LP0 erzeugt.
Es sei der Fall angenommen, daß die Daten im Einheitsbereich S1 des Pufferspeichers 8 über die Leitungen D0 bis D7 in die Schieberegistergruppe 30 eingegeben werden. Die Daten vom Einheitsbereich S8 werden parallel auf den Leitungen D0 bis D7 in der Reihenfolge der Adressen 000H, 010H, 020H, 030H, 040H, 050H, 060H und 070H erzeugt. Die Leitung D0 entspricht dem geringstsignifikanten Bit und die Leitung D7 entspricht dem höchstsignifikanten Bit des unter jeder Adresse abgespeicherten Datenbytes. So werden die den Daten (13) bis (20) in Fig. 6 entsprechenden Signale auf den Leitungen D0 bis D7 erzeugt.
Zu einem Zeitpunkt t0 wird der Leseimpuls RP zum Rücksetzen des Zählers 32 erzeugt. Das Grundtaktsignal WP wird zu einem Zeitpunkt t1 eingegeben, zu dem der Zählwert des Zählers 32 "000" ist. So gibt der Decodierer 31 den Ladeimpuls auf die Leitung LP0 aus, wodurch die aktuell auf den Leitungen D0 bis D7 existierenden 8-Bit-Daten in das Schieberegister SR0 eingespeichert werden. Genauer gesagt, werden die Daten M (1, 1), M (1, 2), . . , M (1, 8) in das Schieberegister SR0 eingespeichert, und der Datenwert M (1, 1) für das geringstsignifikante Bit wird auf der Leitung SRD0 erzeugt.
Zu einem Zeitpunkt t2 wird der Zählwert des Zählers 32 "001" und demgemäß wird der Ladeimpuls auf der Leitung LP1 erzeugt, wodurch die auf den Leitungen D0 bis D7 existierenden Daten M (2, 1), . . , M (2, 8) in das Schieberegister SR1 eingespeichert werden. Auf ähnliche Weise werden die Daten M (3 , 1), . . ., M (3 , 8), M (4 , 1), . . ., M (4, 8), M (5, 1), . . ., M (5, 8), M (6, 1), . . , M (6, 8), M (7, 1), . . , M (7, 8) und M (8, 1), . . , M (8, 8) jeweils zu Zeitpunkten t3, t4, t5, t6, t7 bzw. t8 in die Schieberegister SR2, SR3, SR4, SR5, SR6 bzw. SR7 eingespeichert.
Wenn der Leseimpuls RP zu einem Zeitpunkt t9 auf niedrigen Pegel fällt, gibt das Ausgabesteuertor 33 synchron die Daten M (1, 1), M (2, 1), . . , M (8, 1) auf den Datenbus B1. Wenn der nächste Leseimpuls RP zu einem Zeitpunkt t1 ansteigt, verschieben die Schieberegister SR0 bis SR7 die jeweiligen internen Daten bitweise und synchron von den höchstsignifikanten Bits zu den geringstsignifikanten Bits. So werden die den Daten M (1, 2), M (2, 2), M (3, 2), . . , M (8, 2) entsprechenden Daten auf den jeweiligen Leitungen SDR0 bis SDR7 erzeugt. Danach erfolgt auf ähnliche Weise ein Lesen von Daten dann, wenn die Leseimpulse RP auf niedrigem Pegel sind, während ein Verschieben von Daten in den Schieberegistern SR0 bis SR7 bei den Vorderflanken der Leseimpulse RP erfolgt, um dadurch Zeilen und Spalten hinsichtlich der Daten M(i, j) (1 ≤ i ≤ 8, 1 ≤ j ≤ 8) im Einheitsbereich S1 zu transponieren. Die so matrixmäßig umgewandelten Daten werden im Übertragungsspeicher 10 abgespeichert, wie in Fig. 4 dargestellt.
Beim Empfangsvorgang liefert der Übertragungsspeicher 10 Daten auf die Leitungen D0 bis D7, um eine ähnliche Matrixumwandlung auszuführen, so daß die Bilddaten mit Adressenzuordnung in den Pufferspeicher 8 eingegeben werden.
Fig. 7 veranschaulicht in jeweiligen Teilen des Faksimilegeräts 1 beim Senden erzeugte Signale. Fig. 7(1) zeigt das Ausgangssignal des photovoltaischen Wandlerelements 4 und Fig. 7(2) zeigt das Ausgangssignal der Binärcodierungsschaltung 5, während Fig. 7(3) das Ausgangssignal des P/S-Umsetzers 11 zeigt. In Fig. 7(2) und Fig. 7(3) sind Signalteile, die den Daten M (i, j) (1 ≤ i ≤ 2048 1 ≤ j ≤ 128) des Pufferspeichers 8 entsprechen, mit dem Symbol m (i, j) gekennzeichnet. Das photovoltaische Wandlerelement 4 gibt ein Signal aus, das in einer in Fig. 7(1) dargestellten Periode W1 entsprechend der in Fig. 2B dargestellten Abrasterzeile l1 ausgedrückt wird. Auf ähnliche Weise werden in den Perioden W2, . . , W2048 ausgedrückte Signale entsprechend den Abrasterzeilen l2, . . , l2048 ausgegeben. Zwischen den Perioden W1, . . , W2048 werden keine Signale intermittierend in Rücklaufintervallen Δ ausgegeben.
Gemäß Fig. 7(2) und Fig. 7(3) entspricht ein hoher Pegel einem schwarzen Pixel und ein niedriger Pegel entspricht einem weißen Pixel. Ausgangssignale der Binärcodierungsschaltung 5 entsprechen den Daten M (1, 1), M (1, 2), M (1, 128), M (2, 1), . . , M (2, 128), . . , M (2048, 1), M (2048, 128) in dieser Reihenfolge. Die Daten jeweiliger Pixel, die in dieser Reihenfolge ausgelesen werden, werden in der Reihenfolge der Daten M (1, 1), M (2, 1), M (3, 1), M (2048, 1), M (1, 2), . . ., M (2048, 2), . . ., M (1, 128), . . . M (2048, 128) durch den P/S-Umsetzer 11 ausgegeben, wie in Fig. 7(3) dargestellt.
Wie vorstehend beschrieben, werden die in den Pufferspeicher 8 beim Senden aufgenommenen Daten bei diesem Ausführungsbeispiel einer Umwandlung für jeden 8-Byte-Einheitsbereich S1, S2, . . , S4096 unterworfen. Zunächst adressiert die CPU 7 den Pufferspeicher 8, um den Einheitsbereich S1 aus dem Pufferspeicher 8 abzurufen, damit die Matrixumwandlungsschaltung 9 die Matrixumwandlung für die Daten M (i, j) (1 ≤ i ≤ 8, 1 ≤ j ≤ 8) im Einheitsbereich S1 ausführt, und die CPU 7 adressiert den Übertragungsspeicher 10, um die Daten sequentiell in die Adressen 000H, 100H, . . , 700H des Übertragungsspeichers 10 einzugeben. Dann ruft die CPU 7 den Einheitsbereich S2 ab und führt eine Matrixumwandlung aus, um die Daten sequentiell in die Adressen 001H, 101H, . . , 701H des Übertragungsspeichers 10 einzuschreiben. Eine ähnliche Verarbeitung wird mit den Daten in den Einheitsbereichen S3 bis S256 ausgeführt, um dieselben in den Übertragungsspeicher 10 einzugeben, wodurch die den Zeilen L1 bis L8 in Fig. 2A entsprechenden Daten im Übertragungsspeicher 10 abgespeichert werden. In diesem Zustand werden die Daten im Übertragungsspeicher 10 entlang der Adressen ausgelesen, um eine Datenübertragung gemäß dem G3-Standard auszuführen. Eine solche Verarbeitung wird mit den Einheitsbereichen S257 bis S512, . . , S3841 bis S4096 ausgeführt, um die Bildinformation für eine einzige Abrasterung des Originalbildes gemäß dem G3-Standard zu senden. Eine ähnliche Verarbeitung wird für die gesamte Originalfläche ausgeführt, um dadurch Bildinformation für das gesamte Originalbild zu senden.
Beim Empfangen werden die Bilddaten für acht Abrasterzeilen im G3-Standard im Übertragungsspeicher 10 abgespeichert und danach werden die Adressen 000H, 100H, . . , 700H des Übertragungsspeichers 10 spezifiziert, um 8-Byte-Daten dieser Bereiche abzurufen und dieselben in die Matrixumwandlungsschaltung 9 einzugeben, um eine Matrixumwandlung auszuführen. Ferner werden die Adressen 000H, 010H, . . , 070H des Pufferspeichers 8 spezifiziert, um die Daten einzuspeichern. Dann werden die Adressen 001H, 101H, . . , 701H des Übertragungsspeichers 10 spezifiziert, um eine Matrixumwandlung auszuführen und die Adressen 080H, 090H, . . , 0F0H des Pufferspeichers 8 werden spezifiziert, um die Daten abzuspeichern.
Eine ähnliche Verarbeitung wird mit den 8-Byte-Daten unter den Adressen 0FFH, 1FFH, . . , 7FFH des Übertragungsspeichers ausgeführt, um die den in Fig. 2A dargestellten Abrasterzeilen L1 bis L8 entsprechenden Daten vollständig einzugeben. Wenn die Daten für die folgenden acht Abrasterzeilen im Übertragungsspeicher 10 abgespeichert werden, werden diese Daten auf ähnliche Weise wie die vorigen verarbeitet, um in den Einheitsbereichen S257 bis S512 des Pufferspeichers 8 abgespeichert zu werden. Daten werden auf ähnliche Weise in den Einheitsbereichen S3841 bis S4096 abgespeichert, um dadurch die Abspeicherung für Daten einer Abrasterzeile abzuschließen.
Danach werden die Daten im Pufferspeicher 8 den Adressen nach abgerufen, um durch den P/S-Umsetzer 16 in serielle Daten umgesetzt zu werden, die einem Abrastern durch den Aufzeichnungskopf 15 unterzogen werden, wie in Fig. 2B dargestellt, um die Aufzeichnung zu starten. Während einer solchen Aufzeichnung werden die Daten vom Übertragungsspeicher 10 in andere Bereiche eingegeben als diejenigen, die gerade dem Datenlesevorgang unterliegen.
Bei der obigen Verarbeitung adressiert die CPU 7 den Pufferspeicher 8 und den Übertragungsspeicher 10, um eine Datenübertragung mit der Einheit von 8 Bits auszuführen, wodurch dieselbe mit ausreichend hoher Geschwindigkeit aufrechterhalten werden kann. Durch einen von den Erfindern ausgeführten Versuch wurde bestätigt, daß die Verarbeitungszeit pro Abrasterung ungefähr 41 msec beträgt, wenn eine Adressenzuordnung von der CPU 7 vorgenommen wird, die durch einen Z80- Prozessor realisiert war. Eine einzelne Abrasterung entspricht acht Abrasterzeilen im G3-Standard. So ist es ersichtlich, daß eine extrem schnelle Verarbeitung mit einer Verarbeitungszeit von ungefähr 5 msec pro Abrasterzeile ermöglicht ist. Ferner kann eine andere Wandlung als die Matrixumwandlung auf sogenannte Softwareweise durch die CPU 7 erfolgen, um leicht mit Änderungen der Originalgröße und der Anzahl von Pixeln des Lesesensors und des Aufzeichnungskopfs eines Faksimilegeräts auf der Gegenseite fertig zu werden. Darüber hinaus kann die Matrixumwandlungsschaltung 9, die eine einfache Schaltungsstruktur kleinen Ausmaßes aufweist, leicht in die Schaltung integriert werden.
Obwohl die Matrixumwandlung beim vorigen Ausführungsbeispiel mit Einheiten von 8 Bits erfolgt, kann ein solcher Vorgang z. B. mit Einheiten von 16 Bits · 16 = 32 Bytes erfolgen. In diesem Fall werden die Bilddaten in Einheiten von 16 Bits verarbeitet.
Gemäß der Erfindung, wie sie vorstehend beschrieben wurde, wird die Transponierung/arithmetische Verarbeitung von Daten mit Matrixanordnung, die in mehreren Speicher/Übertragungs-Einrichtungen abgespeichert sind, mit hoher Geschwindigkeit ausgeführt. So wird die Verarbeitungsgeschwindigkeit für die Datenwandlung stark erhöht, während die Datenwandlung mit einer Schaltungsstruktur von kleinem Ausmaß realisiert werden kann.
Obwohl die Erfindung im einzelnen beschrieben und veranschaulicht wurde, ist deutlich zu beachten, daß dies nur zur Veranschaulichung und als Beispiel erfolgt und nicht beschränkend zu verstehen ist, wobei der Schutzbereich der Erfindung nur durch die Bedingungen der beigefügten Ansprüche begrenzt ist.

Claims

1. Datenwandler zum Ausführen von Matrixumwandlungsvorgängen an Daten, mit:

- mehreren speicher/Übertragungs-Einrichtungen (SR7-SR0) zum Abspeichern jeweiliger Eingangs-Mehrbitdaten;

- mehreren Eingangsleitungen (D7-D0) für jeweils ein Bit der Mehrbitdaten, zum parallelen Eingeben von Mehrbitdaten in eine ausgewählte der Speicher/Übertragungs-Einrichtungen;

- einer Steuereinrichtung (34, 32, 31, 33) zum selektiven Laden von Mehrbitdaten auf den mehreren Eingangsleitungen in die Speicher/Übertragungs-Einrichtungen, bis jede Speicher/ Übertragungs-Einrichtung die jeweiligen Mehrbitdaten speichert, und zum seriellen Übertragen der Daten aus jeder der Speicher/Übertragungs-Einrichtungen für parallele Ausgabe umgewandelter Mehrbitdaten, von denen jedes Bit das Ausgangssignal einer jeweiligen der Speicher/Übertragungs-Einrichtungen aufweist.

2. Datenwandler nach Anspruch 1, bei dem die Speicher/ Übertragungs-Einrichtung Schieberegister aufweist, deren Inhalte synchron bitweise verschoben werden, um die umgewandelten Mehrbitdaten auszugeben.

3. Datenwandler nach Anspruch 1 oder Anspruch 2, bei dem die Steuereinrichtung eine Einrichtung zum sequentiellen Erzeugen mehrerer Steuersignale (LP7-LP0) umfaßt, von denen jedes zum Laden von Eingangsdaten in eine jeweilige der Speicher/Übertragungseinrichtungen dient.

4. Bildleser, bei dem eine Bildleseeinrichtung so angeordnet ist, daß sie ein Original in einer Hauptabrasterrichtung (R1) abrastert und in einer Unterabrasterrichtung (R2) intermittierend verschiebt, und der eine Reihe von Sensoren aufweist, die sich in der Unterabrasterrichtung erstrecken, so daß das Ausgangssignal jedes einzelnen Sensors bei einer Abrasterung in der Hauptabrasterrichtung die Bilddaten für eine Hauptabrasterzeile liefert, mit:

- einer ersten Speichereinrichtung (8) zum Abspeichern des Ausgangssignals der Bildleseeinrichtung für mindestens eine Abrasterung in der Hauptabrasterrichtung als Eingangsdaten;

- einem Datenwandler (9) zum Ausführen von Matrixumwandlungsvorgängen an Gruppen von Eingangsdaten (S1-S4096), die in der ersten Speichereinrichtung abgespeichert sind, um jeweilige Gruppen von Ausgangsdaten zu erzeugen, wobei jede Gruppe mehrere Mehrbitdaten umfaßt; und

- einer zweiten Speichereinrichtung (10) zum Abspeichern der Gruppen von Ausgangsdaten, wobei:

- der Datenwandler (9) folgendes aufweist:

- mehrere Speicher/Übertragungs-Einrichtungen (SR7-SR0) zum Abspeichern jeweiliger Mehrbitdaten der Eingabegruppe;

- mehrere Eingangsleitungen (D7-D0), und zwar jeweils eine für jedes Bit der Mehrbitdaten, für Paralleleingabe jedes Bits eines Mehrbitdatenwerts in eine ausgewählte der Speicher/Übertragungseinrichtungen; und

- eine Steuereinrichtung (34, 32, 31, 33) zum selektiven Laden der Mehrbitdaten auf den mehreren Eingangsleitungen in die Speicher/Übertragungs-Einrichtung, bis jede Speicher/ Übertragungs-Einrichtung die jeweiligen Mehrbitdaten speichert, und zum seriellen Übertragen von Daten aus jeder der speicher/Übertragungseinrichtungen zur parallelen Ausgabe der Bits eines umgewandelten Mehrbitdatenwerts aus der Ausgabegruppe, wobei jedes der Bits das Ausgangssignal einer jeweiligen der Speicher/Übertragungs-Einrichtungen ist; und wobei:

- das Ausgangssignal der Bildleseeinrichtung eine Folge von Unterabrasterzeile-Bilddaten aufweist, wobei jede Unterabrasterzeile (l1-l2048) ein jeweiliges Bit der Daten aus jedem der Sensoren aufweist und die Datenbits (M (1, 1)- M (2048, 128)) enthält, die der Zahl von Hauptabrasterzeilen (L1-L128) entsprechen, die der Zahl von Sensoren in der Bildleseeinrichtung gleich ist;

- jede Gruppe von Eingangsdaten die wechselseitig gleichen Bits einer Gruppe folgender Unterabrasterzeilen (11-18) umfaßt;

- jede Gruppe von Ausgangsdaten die wechselseitig gleichen Bits einer Gruppe folgender Hauptabrasterzeilen (L1-L8) umfaßt;

- Daten in der ersten Speichereinrichtung unter Adressen in der Folge der Erzeugung der Unterabrasterzeilen-Bilddaten durch die Bildleseeinrichtung abgespeichert werden; und

- Daten in der zweiten Speichereinrichtung unter Adressen in der Folge aufeinanderfolgender Hauptabrasterzeilen abgespeichert werden.

5. Bildleser nach Anspruch 4, bei dem Speicher/Übertragungs-Einrichtung des Bildumwandlers Schieberegister aufweist, deren Inhalte synchron und bitweise verschoben werden, um die umgewandelten Mehrbitdaten auszugeben.

6. Bildleser nach Anspruch 4 oder Anspruch 5, bei dem die Steuereinrichtung des Datenwandlers eine Einrichtung zum sequentiellen Erzeugen mehrerer Steuersignale (LP7-LP0) aufweist, von denen jedes dazu dient, einen Eingangsdatenwert in eine jeweilige der speicher/Übertragungseinrichtungen zu laden.