DE3873136T2 - Einrichtung zur realisierung der fernseh-kompatibilitaet fuer eine opto-mechanische bildsensor-abtastung. - Google Patents

Description

• Die Erfindung betrifft eine Anordnung zur Gewährleistung der Fernsehkompatibilität von Bildsensoren mit optomechanischer Analyse, wobei letztere mit Hilfe des Analysators einer Kamera unter Verwendung serieller oder parallelserieller Abtastung eines Betrachtungsfeldes ausgeführt wird, mit einerseits einer Digitalisieranordnung, die seriell digitale, das analysierte Betrachtungsfeld repräsentierende Abtastwerte in chronologischer Reihenfolge liefert, wobei jeder Abtastpunkt mit p Bits parallel codiert ist, und einem Digital-Analog-Umsetzer und andererseits mit Mitteln zur Wiedergabe des Ausgangssignals des Digital-Analog- Umsetzers auf einem Fernsehbildschirm (Fernsehmonitor).
• Die Bildsensoren mit optomechanischer Analyse, auf die sich die Erfindung bezieht, enthalten bewegliche optische Elemente, wie Schwingspiegel oder Trommeln mit Drehspiegeln, die eine hohe Arbeitsgeschwindigkeit bei der Teilbild- und Zeilenabtastung und eine zugehörige, nicht vernachlässigbare Trägheit aufweisen, was eine automatische Steuerung ihrer Lage verhindert. Um das so analysierte Bild eines Betrachtungsfeldes wiederzugeben, verwendet man im allgemeinen einen Fernsehmonitor, dessen Abtastraten, d. h. die Teilbild- und Zeilenabtastfrequenzen, von dem Analysator selbst geliefert werden. Zwei Nachteile folgen aus diesem Vorgehen:
• Erstens werden die Unvollkommenheiten beim Empfang des Bildes, die auf mechanischen Abtastungen beruhen, die an sich lange Antwortzeiten haben, vollständig wieder auf den Bildschirm des Fernsehmonitors zurückübertragen; dabei handelt es sich insbesondere um ein Zittern bei der Zeilensynchronisation, Bildkontraktionen und -dehnungen infolge von Winkelbeschleunigungen der Kamera.
• Andererseits ist es wünschenswert, insbesondere im Hinblick auf Standardisierung, ein Bildsignal gemäß einer strengen Fernsehnorm, wie es beispielsweise der CCIR- Fernsehstandard ist, liefern zu können, anstelle eines Fernsehsignals, dessen Standard eng mit der optomechanischen Analyse verbunden ist und für das insbesondere die Zeilenabtastraten einer Fernsehnorm nicht entsprechen. Die gleichzeitige Vermeidung beider genannter Nachteile stellt ein technisches Problem dar, das die vorliegende Erfindung lösen soll, deren Aufgabe es ist, auf dem Fernsehbildschirm ein verbessertes Bild zurückzugewinnen, das einer Fernsehnorm entspricht.
• Die Erfindung wird in Kameras mit serieller oder parallel-serieller Abtastung unter Ausschluß von Kameras mit paralleler Abtastung verwendet, wobei der bevorzugte Abtastmodus übrigens die parallel-serielle Abtastung ist, die es im Unterschied zur seriellen Abtastung erlaubt, bei identischen Bild- oder Teilbildabtastungen die Geschwindigkeit der Zeilenabtasteinrichtung durch m zu dividieren, wodurch die Zeilensynchronisationsprobleme verringert werden und die Verwendung von weniger schnellen Photodetektoren möglich ist, wenn man die Zahl dieser Detektoren m-mal höher wählt. Im Falle eine parallel-seriellen Abtastung werden die analogen Ausgangssignale der Kamera parallel über m Leiter verteilt, und es ist bekannt, und selbst gängig, genau hinter der Kamera eine Digitalisieranordnung anzuordnen, die auch die Funktion einer Umsetzung der Abtastung hat, d. h. einer Umsetzung der Bildzeilen in serielle Form in einer chronologischen Reihenfolge, die der räumlichen Folge der Zeilen des Betrachtungsfeldes entspricht. Man erhält so wieder eine serielle Zeilenabtastung, wobei die Punkte selbst in jeder Zeile seriell analysiert werden. Unabhängig davon, ob die Abtastung seriell oder parallel-seriell erfolgt, erhält man also am Ausgang der Digitalisieranordnung eine Folge digitaler Abtastwerte in serieller Form, wobei jeder Abtastwert einen parallel in p Bits codierten Bildpunkt repräsentiert. Es sei hierzu bemerkt, daß die Zahl m sich weder auf die Ausführung der Erfindung noch die Optimierung ihrer Ausführungsformen auswirkt, da alles so abläuft, als ob die Digitalisieranordnung in die Kamera integriert wäre und es sich in allen Fällen um eine serielle Abtastung handelte. Nach der bekannten Technik können die Ausgangssignale der Digitalisieranordnung dem Fernsehmonitor nach einer Umsetzung mit Hilfe eines Digital-Analog-Umsetzers und gegebenenfalls über eine digitale Verarbeitungseinheit zugeführt werden, in der verschiedene Filterungen oder Bearbeitungen wie Verknüpfung, Faltung oder Elimination des Hintergrundes der Landschaft ausgeführt werden können. Folgt man dieser Technik, dann bleiben die erwähnten Fehler im Fernsehmonitorbild erhalten, insbesondere das Zittern der Zeilensynchronisation, das auf Ätz- und Schwellenwertfehlern in dem Zeilenanalysesensor und verschiedenen Störerscheinungen wie elektrischen oder mechanischen Störungen, Staub u.ä. beruht. Andererseits ist für den Fall einer Analyse von Bereichen mit m Zeilen die Gesamtzeilenzahl pro Bild im allgemeinen gleich einem k-fachen von m, beispielsweise; k·m = 57·11 = 627 Zeilen; schließlich sind die Zeilen- und Teilbildsynchronisationen infolge von durch den Kamerahalter eingebrachten Bewegungen unvollkommen. Die oben genannten Unvollkommenheiten können aus prinzipiellen Gründen oder infolge technologischer Begrenzungen nicht korrigiert werden.
• Eine bekanntes Vorgehen besteht darin, dem Analysator eine Bildfrequenz aufzuerlegen, die gleich der des verwendeten Fernsehempfangers ist und der Norm des letzteren entspricht. Dieses Vorgehen ist beispielsweise aus der Patentschrift GB 1 482789 bekannt, aber in einem technischen Bereich, der sich von dem der vorliegenden Erfindung unterscheidet, nämlich für eine Kamera mit paralleler Analyse, d. h. einem Bereich, in dem die Zeilensynchronisation nicht vorkommt. Es sei außerdem bemerkt, daß in dieser bekannten Technik ein Speicher verwendet werden muß, dessen Kapazität größer oder gleich einem Teilbild ist, um die gewünschte Normumsetzung zu gewährleisten, also einige hundert Zeilen, was beim heutigen Stand der Technik hohen technischen und Kostenaufwand erfordert und eine bedeutende Verzögerung zwischen Analyse und visueller Darstellung mit sich bringt.
• Aufgabe der Erfindung ist es, die genaue Fernsehkompatibilität der Bildsensoren mit optomechanischer, parallel-serieller oder serieller Analyse zu gewährleisten.
• Eine weitere Aufgabe der Erfindung ist es, die Stabilität des auf dem Bildschirm des Fernsehmonitors zurückgewonnenen Bildes bei einer Umsetzung der Norm von einem optomechanischen Analysator zu einem fernsehnormgemäßen Fernsehmonitor verbessern.
• Zur Lösung dieser Aufgaben und zur Abschwächung oder Unterdrückung der Nachteile des früheren Standes der Technik ist eine Anordnung der eingangs erwähnten Art dadurch gekennzeichnet, daß sie außerdem als Kombination einerseits einen sich zwischen der genannten Digitalisieranordnung und dem Umsetzer befindlichen Zeilenspeicher für mindestens N Zeilen enthält, wobei N ganzzahlig ist, der die Bildpunkte des Betrachtungsfeldes bei einer ersten Zeilenabtastrate der optomechanischen Analyse empfangen und diese Punkte an den genannten Fernsehmonitor bei einer zweiten Fernsehzeilenabtastrate liefern soll, ungeachtet der in der Zeit veränderlichen Schwankungen zwischen diesen jeweiligen Abtastraten, wobei die Schwankungen so sind, daß die momentane Verschiebung zwischen der Analyse und der Wiedergabe auf dem Fernsehmonitor um maximal N Zeilen schwankt, und andererseits einen Bildtaktgenerator enthält, der einerseits dem Analysator und dem Zeilenspeicher Bildsynchronisationssignale der gleichen Frequenz und andererseits dem Zeilenspeicher Zeilen- und Punktsynchronisationssignale gemäß einer Fernsehnorm liefert.
• Der Grundgedanke der Erfindung liegt darin, die starren Verbindungen aufzubrechen, die den Ausgang des Digital-Analog-Umsetzers mit dem Analysator verbinden. Das Modul zur Umsetzung der Abtastung braucht sich nicht auf eine einzige Digitalisieranordnung zu beschränken, sondern kann zwei Blöcke enthalten:
• - einen von der eigentlichen Digitalisieranordnung gebildeten Eingangsblock, der das Bildsignal gleichzeitig mit der Analyse empfängt,
• - einen Ausgangsblock, der dieses gleiche Bildsignal gleichzeitig mit einer streng fernsehnormgemäßen Zeitbasis, beispielsweise CCIR-kompatibel, aussendet.
• Diese beiden Zeitbasen weisen zeitliche Schwankungen in bezug aufeinander auf; es ist also notwendig, ein ergänzendes System vorzusehen, in diesem Fall einen geeignet adressierten Zeilenspeicher (Pufferspeicher) von ausreichender Kapazität, der es dem Bildsignal erlaubt, den gleichen Schwankungen zu folgen, deren Mittelwert langfristig Null sein sollte. Zwei Ausführungsformen werden im folgenden beschrieben, die diesen Zeilenspeicher hinsichtlich der Kosten, des Umfangs und/oder der Verzögerungszeit optimieren, d. h. durch Verwendung möglichst preiswerter, im Handel weit verbreiteter Speicher, vorzugsweise Speicher mit wahlfreiem Zugriff RAM-Speicher), die Kapazität oder die Adressierung dieses Speichers minimieren sollen.
• Ein solcher Speicher könnte mit Hilfe von im Handel angebotenen Komponenten des Typs "Zuerst ein, zuerst aus" (FIFO) realisiert werden, aber die erforderliche Kapazität, obwohl klein und auf einige Dutzend Zeilen reduziert, führt zu einer großen Zahl dieser kostspieligen Bauelemente. Die vorgeschlagenen Lösungen erlauben im Gegensatz dazu die Verwendung von sehr marktgängigen RAM-Speichern.
• Eine erste Ausführungsform der erfindungsgemäßen Anordnung ist dadurch gekennzeichnet, daß der Zeilenspeicher aus drei Blöcken von Speichern mit wahlfreiem Zugriff (RAM-Speicher) mit je N Zeilen gebildet wird und daß sie auch Zeilenzähler und Analysepunktezähler zur Adressierung des RAM-Speichers aufweist und einen mit einem ersten Analysedecoder verbundenen Zähler von N Analysezeilen, Zeilenzähler und Fernsehbildpunktezähler, und einen mit einem zweiten Fernsehdecoder verbundenen Zähler von N Fernsehzeilen, eine Logikschaltung, um, ausgehend von den ersten und zweiten Decodern, Lese-Schreibbefehlsignale und Schaltungsselektionssignale an die genannten Blöcke des Zeilenspeichers zu liefern, und von den Lese-Schreib- Signalen gesteuerte Multiplexer zur Übertragung der von den Ausgangssignalen mindestens der Zeilenzähler gebildeten Adressen an die genannten Blöcke.
• Die in diesem Fall gewählte Lösung ist, zu einem gegebenen Zeitpunkt diesen oder jenen Block zu lesen oder zu beschreiben, wobei die Möglichkeit des gleichzeitigen Lesens oder Schreibens mehrerer Zeilen in einem gleichen Block ausgeschlossen ist. Unter diesen Bedingungen sollte man berücksichtigen, daß es nicht genügt, 2 Blöcke von je N Zeilen zur Verfügung zu stellen, daß aber 3 Blöcke von N Zeilen zur Bildung des Zeilenspeichers genügen.
• Eine zweite Ausführungsform der Anordnung ist dadurch gekennzeichnet, daß sie einen auf N Zeilen reduzierten und auf p Blöcke verteilten Zeilenspeicher mit wahlfreiem Zugriff (RAM-Speicher) hat, ein Analysepunkt-Eingangsregister, das von p Serien-Parallel-Wandlern gebildet wird, mit einem Wandler pro Analysepunktbit, dessen Kapazität gleich q Bits ist, wobei q eine Zweierpotenz ist, ein Ausgangsregister von Punkten der Fernsehnorm, das von p Parallel-Serien-Wandlern mit je einer Kapazität von q Bits gebildet wird, einen Speicherblock, dessen Kapazität in Zeilen gerechnet gleich N/p ist und der mit jedem Eingangs- und Ausgangsregister verbunden ist, einen Analysepunkte- bzw. Fernsehpunktezähler und einen Analysezeilen- bzw. Fernsehzeilenzähler, wobei die Zähler an ihrem Mehrfachausgang, mittels eines Multiplexers, die Schreibadressensignale bzw. Leseadressensignale für jeden der p Speicherblöcke liefern und einen Basistaktgenerator, der an die genannten Register, Speicherblöcke, Multiplexer und Zeilenzähler entsprechende Steuersignale liefert.
• In dieser zweiten Ausführungsform sind abwechselndes Beschreiben und Lesen eines einzigen RAM-Speicherblockes mit N Zeilen, auf der Ebene einer Zeilendauer, möglich gemacht worden, wodurch es möglich wird, die Kapazität des Speichers gegenüber der ersten Ausführungsform durch 3 zu teilen.
• Vorzugsweise sind die Punktabtastraten am Ausgang der Digitalisieranordnung FpA, am Eingang des Fernsehmonitors FpTV und am Eingang und Ausgang des Zeilenspeichers für die beiden genannten Ausführungsformen gleich der Fernsehpunktabtastrate, um die Anordnung zu vereinfachen. Dies wird dank des von der Digitalisieranordnung zugelassenen Freiheitsgrades möglich, wobei der zeitliche Wirkungsgrad der Fernsehzeilenabtastung kleiner als 100% ist (beispielsweise 52 us statt 64 us).
• Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
• Fig. 1 ein allgemeines Blockschaltbild, das die Grundprinzipien der Erfindung erläutern soll;
• Fig. 2 ein Blockschaltbild einer ersten Ausführungsform des Zeilenspeichers der erfindungsgemäßen Anordnung;
• Fig. 3 Zeitdiagramme, die die Erzeugung der Steuersignale der 3 Blöcke des Zeilenspeichers in der ersten Ausführungsform von Fig. 2 zeigen;
• Fig. 4 Zeitdiagramme, die zeigen, wie die Bild- und die Zeilensynchronisation entsprechend der ersten Ausführungsform von Fig. 2 erfolgen;
• Fig. 5 das Blockschaltbild einer zweiten Ausführungsform des Zeilenspeichers der erfindungsgemäßen Anordnung;
• Fig. 6 Zeitdiagramme, die die Erzeugung und die Wirkung der Steuersignale des Zeilenspeichers mit N Zeilen in der zweiten Ausführungsform von Fig. 5 zeigen;
• Fig. 7 Zeitdiagramme, entsprechend denen in Fig. 4, für die zweite Ausführungsform von Fig. 5.
• Ein System zur optomechanischen Analyse eines Betrachtungsfeldes mit Rückgewinnung des Bildes des Feldes auf einem Fernsehbildschirm, so wie in Fig. 1 dargestellt, umfaßt in Kaskadenschaltung mindestens die folgenden Elemente: eine Kamera 1, einen auf eine Digitalisieranordnung 2 beschränkten Abtastumsetzer, der selbst einen Analog-Digital-Umsetzer und Speicher enthält, einen Digital-Analog- Umsetzer 3 und einen mit einem Bildschirm 5 versehenen Fernsehmonitor 4.
• Die Kamera 1 enthält ein Abtastmodul 6, eine Detektionseinheit 7 und eine elektronische Abtastschaltung 8, wobei die Elemente 6, 7 und 8 zusammen einen Analysator bilden. Das Abtastmodul ist vorn mit einem (nicht abgebildeten) Objektiv versehen und enthält insbesondere ein optischen Element zur Teilbildabtastung, beispielsweise für zwei im Zeilensprungverfahren erzeugte Teilbilder, und ein optisches Element zur Zeilenabtastung. Die Analyse kann entweder zeilenweise ausgeführt werden, in welchem Fall ein einziger Leiter 9 das analoge Bildsignal am Ausgang der Kamera 1 führt, oder über Bereiche von m Zeilen, und in diesem letzten Fall enthält der Mehrfachleiter m einfache Leiter. Die Kamera arbeitet nach einem ihr eigenen Standard, entsprechend einer Unterfernsehnorm, der durch die Bildfrequenz FiA und die Zeilenfrequenz FlA gekennzeichnet ist. Zur Verdeutlichung des Gedankenganges sollen beispielsweise die folgenden Werte angenommen werden:
• FiA = 25 Hz,
• FlA = 15675 Hz, d. h. 627 Zeilendauern pro Bild, von denen 510 aufeinanderfolgende Zeilendauern mit der Analyse von 510 verwertbaren Zeilen zusammenfallen,
• FpA = 15 MHz, d. h. 957 Bildpunktdauern pro Zeile, von denen 780 aufeinanderfolgende Bildpunktdauern mit 780 verwertbaren Bildpunkten zusammenfallen.
• Der Fernsehmonitor 4 selbst arbeitet gemäß einer Fernsehnorm, die durch die Bildfrequenz FiTV, die Zeilenfrequenz FlTV und die Bildpunktfrequenz FpTV gekennzeichnet wird. Es handelt sich beispielsweise um die CCIR-Fernsehnorm mit zwei im Zeilensprungverfahren erzeugten Teilbildern, bei einer Teilbildfrequenz von 50 Hz, d. h. einer Bildfrequenz FiTV = 25 Hz.
• Die anderen hier zu betrachtenden Frequenzen sind die folgenden:
• FlTV = 15625 Hz, d. h. 625 Zeilendauern pro Bild, von denen 510 aufeinanderfolgende Zeilendauern mit der Wiedergabe von 510 verwertbaren Zeilen zusammenfallen,
• FpA = 15 MHz, d. h. 960 Bildpunktdauern pro Zeile, von denen 780 aufeinanderfolgende Bildpunktdauern mit der Wiedergabe von 780 verwertbaren Bildpunkten zusammenfallen.
• Es sei bemerkt, daß der mittlere Nutzinformationsverlust bei der Analyse und bei der Rückgewinnung auf dem Bildschirm 4 erfindungsgemäß der gleiche ist, was eine implizite Ausgangshypothese für die Ausführung der Erfindung bildet. Bei dieser Phase ist die zu lösende Aufgabe eine zweifache: Erstens sind die Werte für die Teilbildfrequenz und die Zeilenfrequenz bei beiden Standards unterschiedlich.
• Außerdem, wenn die beiden Standardfrequenzen der Analyse von mechanischen Elementen gesteuert werden, unterliegen sie alle beide Schwankungen gegenüber den beiden homologen Frequenzen der Fernsehnorm, die im Vergleich dazu als fest betrachtet werden können, wobei letztere elektronisch erzeugt werden. Beispielsweise kann während einer plötzlichen Rotationsbeschleunigung der Kamera von ungefähr 1000º/s² eine Analyse-Bilddauer um 6 Zeilendauern erhöht oder erniedrigt werden, d. h. mit einer Änderung der Bildfrequenz FiA von ungefähr 1%, wobei die Frequenz Fla ebenfalls in vergleichbarem Maß verändert wird. Erfindungsgemäß macht man die beiden Standards kompatibel, indem man einerseits einen Zeilenspeicher 11 mit einer ganzen Zeilenzahl N zwischen der Digitalisieranordnung 2 und dem Digital-Analog- Umsetzer 3 und andererseits einen Taktgenerator 12 hinzufügt.
• Die Digitalisieranordnung 2 setzt das serielle oder parallele Analogsignal, das sie von der Kamera 1 empfängt, in ein serielles Digitalsignal um, beispielsweise mit 6 Bits (pBits) auf einem Mehrfachleiter 13, der 64 verschiedene mögliche Kontraststufen repräsentiert. Dieses Digitalsignal wird von dem Leiter 13 zum Zeilenspeicher 11 mit der Bildpunktfrequenz übertragen.
• Die Bild- und die Zeilensynchronisation sind in Fig. 1 durch den Zweifachleiter 14 zwischen den Elementen 1 und 2 und durch den Zweifachleiter 15 zwischen den Elementen 2 und 11 dargestellt. Ein Pfeil 16 gegenüber dem Leiter 14 symbolisiert den von dem Analysestandard STAN gesteuerten Teil der Anordnung, ein Pfeil 17 gegenüber dem Leiter 15 den von einem Zwischenstandard STIN nahe dem Analysestandard gesteuerten Teil der Anordnung und ein Pfeil 18 den restlichen Teil der Anordnung, der von der strengen Fernsehnorm STTV gesteuert wird.
• Der Taktgenerator 12 führt der elektronischen Abtastschaltung 8 über einen Leiter 19 Synchronisationsimpulse der Bildfrequenz FiTV zu, wobei die Abtasteinheit servogesteuert wird, was bedeutet: FiA = FiTV, und dem Zeilenspeicher, über einen Dreifachleiter 21, Bild-, Zeilen- und Punktsynchronisationsimpulse mit der Frequenz FiTV, FlTV bzw. FpTV. Eine einigen Zeilendauern oder einigen Dutzend Zeilendauern entsprechende Phasenverschiebung sollte zwischen den Bildsteuerungssignalen auf den Leitern 19 und 21 eingebracht werden, in Form einer Voreilung gegenüber der Ansteuerung des Analysators, mit dem Ziel, die mittlere, für den Puffereffekt des Zeilenspeichers 11 notwendige Zeit zu kompensieren. Der Zeilenspeicher 11 führt über einen Mehrfachleiter 22 dem Digital-Analog-Umsetzer 3 ein Signal zu, das hinsichtlich seiner Zeilen- und seiner Bildfrequenz einer Fernsehnorm entspricht. Mangels eines Digitalfernsehsystems wird dieses Signal anschließend in analoger Form über einen Leiter 23 zum Fernsehmonitor 4 übertragen.
• In an sich bekannter Weise wird die elektronische Abtastschaltung 8 bei der Bildfrequenz FiA, die sie empfangt, im vorliegenden Fall FiTV, mit einem gewissen dynamischen Fehler frequenzgesteuert, so daß das Bildsynchronisationssignal auf dem Leiter 14 eine Frequenz hat, deren mittlerer Wert gleich FiTV ist, während beim momentanen Wert die mehreren Zeilendauern, nämlich maximal ± u Zeilendauern, entsprechenden vor- oder nacheilenden Phasenverschiebungen auftreten können. Diese momentane zufällige Phasenverschiebung folgt aus der langen Antwortzeit der erwähnten Steuerung infolge der sich in dieser Steuerungskette befindenden mechanischen Elemente. Zu dieser ersten Phasenverschiebung fügt sich eine weitere systematische Abweichung von v Zeilendauern infolge des Zeilenfrequenzunterschieds zwischen den beiden Standards STAN und STTV. Um die beiden Standards STAN und STTV kompatibel zu machen, muß man also die zeitlichen Schwankungen zwischen den Bildsynchronisationsimpulsen der Analyse einerseits und der Fernsehimpulse andererseits betrachten, die abweichen können mit:
• 2u + v ≤N Zeilendauern. (1)
• Man definiert also die Kapazität des Zeilenspeichers 11, eine Kapazität, die kleiner oder gleich N Zeilen sein sollte (N eine ganze Zahl).
• Man erhält beispielsweise für u = 6 und v = 2: N = 16 Zeilen. Man beachte den kleinen Wert von N im Vergleich zur Speicherkapazität eines Teilbildspeichers von 255 Zeilen.
• Angesichts der Tatsache, daß angenommen wird, daß die Analyse, chronologisch betrachtet, wie die Rückgewinnung des Bildes auf dem Bildschirm 5 abläuft, gleich ob es sich um eine Arbeitsweise nach dem Zeilensprungverfahren oder Bild für Bild handelt, ist der hier zu betrachtende Speicher 11, was sein generelles Wirkungsprinzip betrifft, von dem sehr einfachen FIFO-Typ. Man kann den Speicher 11 übrigens mit Hilfe handelsüblicher FIFO-Komponenten realisieren, mit je einer Kapazität von N Zeilen, aber diese geforderte Kapazität führt, auch wenn sie klein ist, zu einer großen Zahl dieser teuren Komponenten. Die den beiden im folgenden anhand der Fig. 2 bis 7 beschriebenen Ausführungsformen entsprechenden Lösungen erlauben im Gegensatz dazu die Verwendung von auf dem Markt sehr verbreiteten Speichern mit wahlfreiem Zugriff (RAM), was die Notwendigkeit einer Adressierung mit sich bringt, deren Komplexität jedoch kein Hindernis darstellt.
• Bei diesem Stadium der Ausführung der Erfindung, deren allgemeines Prinzip im Vorangehenden herausgestellt worden ist, ist der erste Gedanke, bei einer ersten Zeilenabtastrate einen Block von N Zeilen in den RAM-Speicher zu schreiben und bei einer zweiten Zeilenabtastrate diesen Block zu lesen. Das gleichzeitige Beschreiben und Auslesen eines RAM-Speichers ist technisch gesehen jedoch unmöglich. Man kann daher beispielsweise mehrere Blöcke von N Zeilen berücksichtigen, so daß, während ein Block eingeschrieben wird, ein anderer gelesen wird. Zwei Blöcke von N Zeilen zur Verfügung zu stellen, ist wegen der genannten Schwankungen noch unzureichend. Der Speicher 11 sollte unter diesem Gesichtspunkt also mindestens drei Blöcke von N Zeilen enthalten. Die vorangegangene Ausführung kann verallgemeinert werden, weil jeder der Speicherblöcke eine kleinere Zeilenzahl als N enthalten kann, vorausgesetzt, daß ihre Anzahl entsprechend erhöht wird. Das Ausgangskriterium der Unabhängigkeit zwischen Lesen und Beschreiben von RAM- Speicher-Blöcken, das mit einer möglichen Schwankung von N Zeilen zwischen dem Schreiben und dem Lesen verbunden ist, führt zu einer Struktur des Speichers 11 von P Blöcken mit je X Zeilen, so daß:
• (P-3)X < N &le; (P-2)X (2)
• mit: X &le; N
• P &le; 3
• Die für die erste Ausführungsform aus den Fig. 2, 3, 4 verwendete Lösung, mit P= 3 und X = N, ist diejenige, für die die Adressierung der Speicher am einfachsten ist, da sich die Komplexität der Adressierung zugleich mit der Blockanzahl P erhöht; sie ist auch diejenige, für die die Packungsdichte des Zeilenspeichers 11 die bessere ist, weshalb diese Lösung bevorzugt gewählt wird. Wenn jedoch statt des geringen Raumbedarfs der Preis das erste Kriterium wäre, sind Lösungen, für die X < N und P > 3 gelten, vorzuziehen. Es sei bemerkt, das tatsächlich die Speicherkapazität abnimmt, wenn X abnimmt: bei beispielsweise 4 Blöcken von 8 Zeilen hat man eine Gesamtkapazität von 32 Zeilen, während 3 Blöcke von 16 Zeilen insgesamt 48 Zeilen repräsentieren. Man erhält als Grenzwert die Extremlösung von P = N + 2 Blöcke mit je einer Zeile, für die die Kapazität des Speichers 11 minimal ist (N + 2 Zeilen) und die Adressenverwaltung beträchtlich kompliziert sein kann, und die nur für die Massenfertigung der Anordnung zu rechtfertigen wäre und wenn keine Bedingungen an das Volumen gestellt werden.
• Fig. 2 stellt die Struktur einer ersten Ausführungsform des für die erfindungsgemäße Anordnung bestimmten Zeilenspeichers 11 dar. Diese Struktur besteht hauptsächlich aus drei identischen RAM-Speicher-Blöcken, nämlich dem Block 1,25, dem Block 2,26 und dem Block 2,27. Jeder Block mit einer Kapazität von mindestens 16 Zeilen ist in der Form von 16 K 6-bit-Wörtern organisiert, wobei jeder Bildpunkt mit 6 bit parallel codiert ist. Hierzu enthält jeder Block einen sechsfachen Dateneingang DI und einen sechsfachen Datenausgang DO; er wird über 14 Leiter adressiert, die 16 K unterschiedliche Adressen liefern können, beispielsweise mit 4 Leitern für die Zeilenadressierung und 10 Leitern für die Adressierung der Bildpunkte in jeder Zeile. Jeder Block, der beispielsweise in negativer Logik arbeitet, enthält auch einen Schaltungsselektionseingang und einen Schreib-Lese-Eingang . Die verwendeten RAM-Speicher sind beispielsweise Speicher IDT 6167 mit einer Zugriffszeit von 45 ns. Die Dateneingänge der drei Blöcke sind mit einem gemeinsamen 6leitrigen Bus 28 verbunden, der von einem Eingangsregister 29 mit 6 parallelen Bits ausgeht, und symmetrisch dazu sind die Datenausgänge der drei Blöcke mit einem gemeinsamen 6leitrigen Bus 31 verbunden, der einem Ausgangsregister 32 6 parallele Bits zuführt (p = 6). Die Register 29 und 32 empfangen an ihrem Takteingang das Punktsynchronisationssignal H mit der Fernsehnormfrequenz für die Bildpunkte. Die Adressierung der Zeilen erfolgt von Zeilen- und Bildsynchronisationssignalen aus, nämlich den Signalen SLAN und SIAN beim Schreiben und den Signalen SLTV und SITV beim Lesen. Da die gleichen Leiter beim Lesen und beim Schreiben für die Speicherblöcke 25, 26 und 27 verwendet werden, werden die Multiplexer 33, 34 bzw. verwendet, um entweder die vom Signal SLAN gesendeten Signale oder die vom Signal SLTV gesendeten Signale zu den Blockadressiereingängen zu verzweigen. Jeder Multiplexer empfängt an einem Selektionseingang S ein Signal (bzw. , ), das gleich dem an jeden Eingang jedes Speicherblocks 25, 26 oder 27 gelieferten Signal ( , ) ist. Die Eingänge jedes Multiplexers für das Signal SLAN, d. h. die für die Adressen beim Schreiben bestimmten Eingänge, werden von einem ersten Eingang 36, der das Signal SLAN mit der Zeilenanalysefrequenz direkt empfangt, und von einem das Signal eines Hexadezimalzählers (à 4 Bits) 38 erhaltenden Vierfacheingang 37 gebildet, durch das Signal SLAN erhöht und durch die Bildsynchronisationsimpulse, d. h. die Impulse des Signals STAN, initialisiert. Symmetrisch dazu werden die Eingänge des Multiplexers für das Signal SLTV, d. h. die für die Leseadressen bestimmten Eingänge, von einem ersten Eingang 39, der das Signal SLTV direkt bei der Fernsehzeilenfrequenz empfangt, und von einem das Signal eines Hexadezimalzählers (à 4 Bits) 42 erhaltenden Vierfacheingang 41 gebildet, durch die Impulse des Signals SLTV erhöht und durch die Impulse des Signals SITV initialisiert. Die Adressierung der Bildpunkte in jeder Zeile erfolgt für jeden Speicher mit Hilfe eines Zählers 43, der durch das Signal H bei der fernsehnormgemäßen Bildpunktefrequenz erhöht wird, wenn es sich um Lesen oder Schreiben handelt, und entweder durch das Signal SLAN beim Schreiben oder durch das Signal SLTV beim Lesen initialisiert wird. Der Zähler 43 ist ein 10-Bit-Zähler, was genügt, um die Punkte einer Zeile zu zählen. Bei den Zählern 43 handelt es sich beispielsweise um den zur HCMOS-Familie gehörenden Typ HC 163. Dieses Prinzip der Adressierung der Punkte in jeder Zeile erlaubt es, die Größe der Multiplexer 33, 34, 35 auf 5 Ausgangsbits zu verringern.
• Es ist auch möglich, als Variante das Zählen der Punkte hinsichtlich der Adressierung mit den Zählern 38 und 42 zusammenzufassen, was die Anzahl Punktezähler von P auf 2 verringern würde; die Größe der Multiplexer würde dagegen zunehmen, von 5 nach 14 Ausgangsbits in dem Beispiel von Fig. 2.
• Damit der Zeilenspeicher aus Fig. 2 funktioniert, ist auch eine Logik erforderlich, die das Erzeugen der Schaltungsselektionssignale , , und der Lese-Schreib-Signale , , erlaubt. Wie bei der Erzeugung der Adressen sind die sechs zuletzt genannten Logiksignale aus den Synchronisationssignalen SLAN und STAN erzeugt worden. Hierzu enthält die Schaltung aus Fig. 2 einerseits einen Zähler, und zwar einen Analyse-Logikzähler 44, und andererseits einen Fernseh- Logikzähler und einen Fernseh-Logikdecoder 47. Die Elemente 44 und 46 sind 2-Bit- Zähler, die durch das von dem Vierfachleiter 37 (bzw. 41) stammende Ausgangsbit mit höchstem Stellenwert erhöht und durch die Impulse des Signals STAN (bzw. STTV) initialisiert worden sind. Die Zähler 44 und 46 sind als Teiler mit drei Zuständen angeordnet, so daß die Decoder 45 und 47, die ihr Ausgangssignal auf einem Zweifachleiter empfangen, auf ihren drei ersten, mit 0, 1, 2 bezeichneten, Ausgängen die in Fig. 3 dargestellten Signale liefern. Was beispielsweise den Logikdecoder 45 betrifft, so erzeugen die Ausgänge 0,1, 2 die Signale bzw. oder . Das Signal (bzw. oder ) wird am Ausgang eines UND-Gatters 48 (bzw. 49 oder 51) erhalten, dessen Eingänge mit den Ausgängen 0 (bzw. 1 oder 2) der Logikdecoder 45 und 47 verbunden sind. Es sei bemerkt, daß die Ausgangssignale der Decoder 45 und 47 gleich sind, da ihre Periode gleich 3N Zeilendauern und ihr Tastverhältnis gleich 0,33 ist. Die drei Ausgangssignale eines gleichen Decoders sind zueinander um N oder 2N Zeilendauern phasenverschoben.
• Fig. 3 ist ein Beispiel für die Form bestimmter Signale und bestimmter Schaltungssequenzen der Fig. 2 als Funktion der Zeit. Darin werden die Signale SIAN und SITV dargestellt, die zueinander phasenverschoben sind mit:
• 24 LTV + &epsi; (t), nämlich einer Nennphasenverschiebung von 24 Fernsehzeilendauern plus der Störphasenverschiebung &epsi; (t), deren Korrektur die Erfindung ermöglicht. In Fig. 3 ist der spezielle Fall &epsi; (t) = 0 gewählt. Die Sequenzen RAM-W und RAM-R geben die Reihenfolge des Beschreibens bzw. des Auslesens der RAM-Speicherblöcke 25, 26 und 27 an. Es sei bemerkt, daß eine Vorwärts- oder Rückwärtsverschiebung des Impulses 50 des Signals SIAN, die eine 8fache Zeilendauer nicht überschreitet, was symbolisch mit den umgekehrten Pfeilen 52 angedeutet wird, Lesen oder Beschreiben der Speicherblöcke ohne Auffrischung erlaubt, was unter dem Kommando der Signale , , , , , möglich ist. Die Signale und , werden beispielsweise aus den Signalen DCR45-0 (Ausgang 0 des Decoders 45) und DCR47-0 (Ausgang 0 des Decoders 47) erhalten: das Signal geht in das Signal DCR45-0 über, und das Signal ergibt sich übrigens aus der Logikfunktion:
• (DCR45-0)·(DCR47-0)= .
• Fig. 4 stellt, in größerem Maßstab als in Fig. 3 und mit einer zeitlichen Zusammenziehung, Zeitdiagramme dar, mit denen die Wirkungsweise der ersten Ausführungsform der Erfindung erläutert werden kann. In Fig. 4 werden noch die Signale SIAN und SITV mit einer gegenseitigen Phasenverschiebung von 24 Fernsehzeilendauern plus 2,5 Fernsehzeilendauern (&epsi; (t) = 2,5 LTV) dargestellt. Das Signal SIPI ist das Bildsynchronisationspilotsignal auf dem Leiter 19, siehe Fig. 1. Auch werden die RAM-W- und RAM-R-Sequenzen zusammen mit den entsprechenden Zeilensequenzen RAM-W-L und RAM-R-L gezeigt. Oberhalb der Sequenz RAM-W-L zeigt sich die Schreibsequenz der Zeilenanalyse, vom Beginn des analysierten Bildes an gezählt, nämlich von 1 bis 627. Entsprechend erscheint am Beginn der Sequenz RAM- R-L die Lesesequenz der Fernsehzeilen, vom Beginn des Fernsehbildes an gerechnet, nämlich von 1 bis 625. Ein Pfeil 53 gibt für die Sequenzen RAM-R und RAM-R-L an, daß während des Rücklaufs des Teilbildes (oder Fernsehbildes) kein Lesen stattfindet.
• Da kein gleichzeitiges Lesen und Schreiben in einem RAM-Speicher möglich ist, besteht ein anderer Ausgangsgedanke zur Realisierung des Zeilenspeichers 11 darin, das Lesen und Schreiben der Punkte mittels aufeinanderfolgender Pakete von aufeinanderfolgenden Punkten zu betrachten, wobei jedes Paket die gleiche Punktezahl q hat (außer eventuell dem letzten Paket jeder Zeile, das zwischen 1 und q Punkte enthalten kann), wobei die Anzahl q vorzugsweise ein Vielfaches von 2 und vorzugsweise 8 ist. Das bedeutet, daß die Bits, die auf jedem der p zu dem Mehrfachleiter 13 (siehe Fig. 1) gehörenden Leiter seriell auftreten, q-bit-weise in eine parallele Form gebracht werden müssen, wobei diese Parallelumformung in einem Eingangsumsetzer des Zeilenspeichers 11 erfolgt. Nach Einbringen in den Speicher und nach, d. h. mehreren Zeilendauern später, dem Lesen eines gegebenen Paketes von q Punkten in dem gleichen Speicherblock, wird dieses Paket aus seiner parallelen Form in die serielle Form mit der Fernsehfrequenz der Bildpunkte durch einen Ausgangsumsetzer des Zeilenspeichers 11 umgesetzt. Die Parallelumsetzung ist infolge der hohen Frequenz FpTV notwendig geworden, die beispielsweise gleich 15 MHz entsprechend einer Bildpunktdauer von 66,6 ns ist, wobei diese Zeitdauer mit der Zugriffszeit der üblicherweise verwendeten RAM-Speicher vergleichbar ist. Es sei bemerkt, daß für schnellere RAM-Speicher und/oder größere Bildpunktdauern die Parallelumformung der Punkte nicht mehr notwendig wäre.
• Mit der im vorangehenden Abschnitt aufgezeigten Technik ist eine Gesamtheit von RAM-Speichern, die insgesamt der Kapazität von N Bildzeilen entspricht, ausreichend. Diese Gesamtheit wird aus p Blöcken von 2 K Oktetts gebildet, mit je einem Block pro Bit eines Bildpunkt-Abtastwertes mit gegebenem Stellenwert. In Fig. 5 wird ein einzelner der 6 RAM-Speicherblöcke, mit 55 bezeichnet und einem Eingangsumsetzer 56 und einem Ausgangsumsetzer 57 versehen, dargestellt, wobei diese drei Elemente eine Untergesamtheit bilden. Der Speicher 11 enthält p-1 (d. h. 5) weitere Untergesamtheiten, gleich der ersten, von denen eine (allein abgebildet) durch das Rechteck 58 dargestellt wird, und die die gleichen Kommando- und Adressierungssignale empfangen wie die erste, wobei nur die Datenein- und -ausgänge auf einem Leiter für jede Untergesamtheit unterschiedlich sind. Im unteren Teil der Fig. 5 sind die Zähler 59 und 61 für die Adressierung beim Schreiben der Zeilen des analysierten Bildes und der Pakete von q Analysepunkten dargestellt, und die Zähler 62 und 63 für die Adressierung beim Lesen der Fernsehbildzeilen und der Pakete von q Fernsehpunkten. Ein Multiplexer 64 empfängt 11 erste von den Zählern 59 und 61 stammende Signale einerseits und 11 zweite von den Zählern 62 und 63 stammende Signale andererseits. Ein Basistaktgenerator 65 empfängt das Punktsynchronisationssignal H bei der Fernsehnormfrequenz für die Bildpunkte (Rechtecksignal) und gibt an seinem Ausgang die Signale H-4, H-8 und H-8L ab, die ebenso wie das Signal H in der Figur abgebildet sind. Das Signal H-4 (beziehungsweise das Signal H-8) ist ein Rechtecksignal, mit vierfacher (beziehungsweise achtfacher) Periode im Vergleich zum Signal H, wobei das Signal H-4 eine leichte Voreilung gegenüber dem Signal H-8 zeigt. Das Signal H-8L hat die gleiche Frequenz wie das Signal H-8, eine diesem gegenüber entgegengesetzte Phase, und sein Tastverhältnis ist gleich 1/8. Ein Schreib-Lese-Zyklus erfolgt in acht Bildpunktdauern, was in Übereinstimmung mit der Zeit ist, die erforderlich ist, um den Umsetzer 56 zu füllen bzw. den Umsetzer 57 zu leeren. Der Umsetzer 56, mit seriellem Eingang und parallelem Ausgang (SIPO), empfängt das Datenbit DI, das sich nach rechts im Rhythmus der Punkte unter dem Kommando des an seinem Takteingang liegenden Signals H fortbewegt. Der Umsetzer SIPO 56 ist beispielsweise vom Typ HC 595 mit einem Eingangs-Speicherflipflop 66. Sobald der SIPO gefüllt ist, wird sein Inhalt in weniger als einer Bildpunktdauer in den Speicherflipflop (Latch) 66 unter dem Kommando des Signals H-8L beim Logikzustand "0" an einem Eingang ("Latch Enable" im Englischen) übertragen, während der Ausgang des Latch durch das Signal H-8 im Zustand "1" am Eingang ("Output Enable" im Englischen) gesperrt ist. Die in dem Latch 66 enthaltene Information wird während der darauffolgenden vier Bildpunktdauern in den Speicherblock 55 eingeschrieben. Hierzu geht das Signal H-8 am Schreib-Lese-Eingang des Speichers 55 in den Zustand "0" über und gleichzeitig wird der Eingang , der das von dem Umsetzer 67 in umgesetzte Signal H-8 empfängt, gesperrt. Um übrigens eine korrekte Kommunikation der Adressen beim Schreiben zu ermöglichen, empfängt der Schaltungsselektionseingang das Signal H-4, das während des negativen Übergangs des Signals H-8 im Zustand "1" sein muß. Hierfür wird eine Aufbauzeit von ungefähr einigen Dutzend Nanosekunden entsprechend einer leichten Voreilung des Signals H-4 berücksichtigt. Es sei bemerkt, daß die äußere Ansteuerung des Eingangs hier nützlich ist, um den Speicherverbrauch um ungefähr die Hälfte zu verringern. Zum Beschreiben des Speichers 55 selektiert der Multiplexer 64 die 4 Ausgangssignale des Zählers 59 sowie die 7 Ausgänge des Zählers 61 unter dem Kommando des Signals H-8 im Zustand "0" an seinem Eingang S. Wie der Zähler 38 aus Fig. 2 wird der Analysezeilenzähler 59 durch Impulse des Signals SIAN initialisiert und durch Impulse des Signals SLAN erhöht. In gleicher Weise wird der Zähler 61 von Paketen von acht Punkten durch Impulse des Signals SLAN initialisiert und durch Impulse des Signals H-8 erhöht. Die Schreibadressen am Adresseneingang 68 jedes RAM-Blockes 55 folgen einander also für die Pakete von acht Analysepunkten im gleichen chronologischen Ablauf wie die korrekte räumliche Abfolge der Punkte der Analysezeilen.
• Sobald schließlich das Signal H-4 am Eingang des Speichers in "0" übergeht, wobei der Eingang des Latch 66 der Sitz des Zustandes "0" ist, wird die in dem Latch enthaltene Information zu dem durch den Eingang 68 des Speichers adressierten Speicherplatz übertragen, und nach zwei Bildpunktdauern geht das Signal wieder in den Zustand "1" über, wodurch der Schreib-Lese-Speicher erneut blockiert wird. Ungefahr 30 ns später geht das Signal H-8 auch in den Zustand "1" über, wodurch der Speicher 55 und der Multiplexer 64 auf das Lesen der 4 folgenden Bildpunktdauern voreingestellt werden. Diese dem Lesen vorangehende Zeit wird genügend lang festgelegt, um die Adressierungszugriffszeit TAA beim lesen zu berücksichtigen. Die Zeitdauer TAA liegt in der Größenordnung von 2 bis 3 Bildpunktdauern, und man kann beispielsweise statische 2K·8-Bit-CMOS-RAM- Speicher mit 120 ns Zugriffszeit verwenden. Die Adressierung beim Lesen erfolgt in gleicher Weise, wie weiter oben für das Schreiben beschrieben, wobei die Zähler 59 und 61 durch die Zähler 62 und 63 ersetzt werden und die Signale SIAN und SLAN durch SITV und SLTV. Das Zählen der Pakete von Punkten geschieht auch unter dem Kommando des Signals H-8 am Aufwärtszähleingang des Zählers 63. Während die Zeit TAA verstreicht, geht das Signal H-4 wieder in den Zustand "0" über, und dann, nach Ablauf der Zeitdauer TAA, geht das Signal H-8L am Lade-Eingang des Ausgangsumsetzers PISO 57 auch in den Zustand "0" über. Die durch die Adressierung auf dem Leiter 68 gekennzeichnete Information wird also in weniger als einer Bildpunktdauer von ihrem Speicherplatz in 55 in den Umsetzer PISO 57 parallel übertragen, wobei letzterer innerhalb dieser Zeit das Leeren seiner früheren Information (s+4) auf den Ausgangsleiter 22 beendet hat. Der Umsetzer 57 ist beispielsweise vom Typ PISO HC 116. Es sei bemerkt, daß der Latch 66 während derselben Bildpunktdauer ein neues Paket von 8 Informationsbits von 8 aufeinanderfolgenden Punkten empfängt. Danach beginnt der Schreib-Lese-Zyklus erneut.
• In Fig. 6 ist eine zu schreibende Punktsequenz dargestellt, die mit E-AN bezeichnet und aus den Punkten: e ± i gebildet wird, sowie eine zu lesende Punktsequenz, die mit S-TV bezeichnet und aus den zu lesenden Punkten s ± j gebildet wird. Für drei Halbperioden des Signals H-8 sind die p Pakete von acht zu schreibenden (&rarr; RAM) oder zu lesenden (&larr; RAM) Bits abwechselnd dargestellt. Diese alternierende Arbeitsweise wird auch durch die Folge E-S wiedergegeben, in der die Pakete von acht zu lesenden und zu schreibenden Punkten in der Form S/8, E/8, (S+8)/8, (E+8)/8,. . . dargestellt sind. In Fig. 6 wird auch eine Sequenz A-RAM gezeigt, in der entlang der schraffierten Bereiche die Aufbaudauern der Daten der p RAM-Speicher, die Zonen 69 zum Lesen, mit einer Dauer TAA, und die Zonen 71 zum Schreiben, mit einer Dauer deutlich unterhalb TAA, zu sehen sind.
• Die Fig. 7 zeigt ein zweites Zeitdiagramm, im Maßstab der Zeilendauern, gleich dem von Fig. 4, mit dem die Wirkungsweise der Schaltung nach Fig. 5 erläutert werden kann. Wie in Fig. 4 sind die Signale SIAN und SITV dargestellt, aber mit einer gegenseitigen Phasenverschiebung von 8 Fernsehzeilendauern minus einer Fernsehzeilendauer (&epsi;' (t) = -1 LTV). In dieser zweiten Ausführungsform wird die Nennphasenverschiebung zwischen den Fernsehbildsynchronisationssignalen und dem Bildsynchronisationspilotsignal SIPI auf ein Drittel des Wertes reduziert, den es in der ersten Ausführungsform hat, aus dem gleichen Grund wie die notwendige Speicherkapazität. Die Signale SLAN und SLTV, die beispielsweise durch ihre Anstiegsflanken aktive Rechtecksignale sind, werden mit entsprechenden, gegenüberliegenden Zeilensequenzen, RAM-W''-L zum Schreiben der Analysezeilen und RAM-R''-L zum Lesen der Fernsehzeilen, dargestellt.
• Die Erfindung ist nicht strikt auf die beschriebenen Ausführungsbeispiele beschränkt. Es ist möglich, Bytes zu verwenden, deren Bitanzahl vom Oktett abweicht, wobei man doch im Rahmen der Technik der zweiten Ausführungsform bleibt. Die Verwendung von Quartetten beispielsweise würde zu Speichern von 4 K·e 4 Bits führen, die zwei mal so schnell wären, wobei die Frequenz des Schreibens und Lesens also verdoppelt würde; die Kapazität der Eingangs- und Ausgangsumsetzer würde um die Hälfte verringert und die Punktezähler 61 und 63 würden acht Ausgangsbits statt sieben haben. Für Punktfrequenzen größer als 30 MHz müßte man dagegen RAM- Speicherblöcke in Betracht ziehen, die in der Form 1 K·16 Bits organisiert sind, sobald diese im Handel erhältlich sind. Für die beiden oben beschriebenen Ausführungsformen kann man unterschiedliche Punktfrequenzen FpA und FpTV vorsehen, im Gegensatz zu dem, was Fig. 1 angibt. Damit die oben beschriebene Anordnung korrekt arbeitet, müßte man also in die Verarbeitungskette zwischen die Elemente 2 und 11 und auf der Ebene des Leiters 13 einen Speicher vom FIFO-Typ (nicht abgebildet) einfügen, der eine Kapazität von einer Bildzeile hat und der die Bildpunkte mit der Frequenz FpA empfängt und sie mit der Frequenz FpTV abgibt.

Claims (7)

1. Anordnung zur Gewährleistung der Fernsehkompatibilität von Bildsensoren mit optomechanischer Analyse, wobei letztere mit Hilfe des Analysators einer Kamera unter Verwendung serieller oder parallel-serieller Abtastung eines Betrachtungsfeldes ausgeführt wird, mit einerseits einer Digitalisieranordnung, die seriell digitale, das analysierte Betrachtungsfeld repräsentierende Abtastwerte in chronologischer Reihenfolge liefert, wobei jeder Abtastpunkt mit p Bits parallel codiert ist, und einem Digital-Analog-Umsetzer und andererseits mit Mitteln zur Wiedergabe des Ausgangssignals des Digital-Analog-Umsetzers auf einem Fernsehbildschirm (Fernsehmonitor), dadurch gekennzeichnet, daß sie außerdem als Kombination einerseits einen sich zwischen der genannten Digitalisieranordnung und dem Umsetzer befindlichen Zeilenspeicher für mindestens N Zeilen enthält, wobei N ganzzählig ist, der die Bildpunkte des Betrachtungsfeldes bei einer ersten Zeilenabtastrate und Punkte der optomechanischen Analyse empfangen und diese Punkte an den genannten Fernsehmonitor bei einer zweiten Fernsehzeilenabtastrate liefern soll, ungeachtet der in der Zeit veränderlichen Schwankungen zwischen diesen jeweiligen Abtastraten, wobei die Schwankungen so sind, daß die momentane Verschiebung zwischen der Analyse und der Wiedergabe auf dem Fernsehmonitor um maximal N Zeilen schwankt, und andererseits einen Bildtaktgenerator enthält, der einerseits dem Analysator und dem Zeilenspeicher Bildsynchronisationssignale der gleichen Frequenz und andererseits dem Zeilenspeicher Zeilen- und Punktsynchronisationssignale gemäß einer Fernsehnorm liefert.

2. Anordnung zur Gewährleistung der Fernsehkompatibilität nach Anspruch 1, dadurch gekennzeichnet, daß der Zeilenspeicher ein RAM-Speicher, d. h. ein Speicher mit wahlfreiem Zugriff ist.

3. Anordnung zur Gewährleistung der Fernsehkompatibilität nach Anspruch 2, dadurch gekennzeichnet, daß der Zeilenspeicher aus P Blöcken von X Zeilen besteht,

wobei P und X ganze Zahlen sind, so daß:

(P-3)X < N &le; (P-2)X

mit:

X &le; N und P &ge; 3.

4. Anordnung zur Gewährleistung der Fernsehkompatibilität mit einem Eingangsregister für die Analysepunkte und einem Ausgangsregister für Punkte gemäß der Fernsehnorm nach Anspruch 3, dadurch gekennzeichnet, daß X = N und P = 3 und daß sie auch Zeilenzähler und Analysepunktezähler zur Adressierung des RAM- Speichers aufweist und einen mit einem ersten Analysedecoder verbundenen Zähler von N Analysezeilen, Zeilenzähler und Fernsehbildpunktezähler, und einen mit einem zweiten Fernsehdecoder verbundenen Zähler von N Fernsehzeilen, eine Logikschaltung, um, ausgehend von den ersten und zweiten Decodern, Lese-Schreibbefehlsignale und Schaltungsselektionssignale an die P Blöcke des Zeilenspeichers zu liefern, und von den Lese-Schreib-Signalen gesteuerte Multiplexer zur Übertragung der von den Ausgangssignalen mindestens der Zeilenzähler gebildeten Adressen an die P Blöcke.

5. Anordnung zur Gewährleistung der Fernsehkompatibilität nach Anspruch 4, dadurch gekennzeichnet, daß die Analysepunktezähler und die Fernsehbildpunktezähler zusammenfallen, mit einem Zähler pro Zeilenspeicherblock, d. h. P Zähler, die jeweils zwischen dem Block und einem mit dem Block verknüpften Multiplexer angeordnet sind.

6. Anordnung zur Gewährleistung der Fernsehkompatibilität nach Anspruch 2, dadurch gekennzeichnet, daß sie einen auf N Zeilen reduzierten und auf p Blöcke verteilten Zeilenspeicher mit wahlfreiem Zugriff hat, ein Analysepunkt- Eingangsregister, das von p Serien-Parallel-Wandlern gebildet wird, mit einem Wandler pro Analysepunktbit, dessen Kapazität gleich q Bits ist, wobei q eine Zweierpotenz ist, ein Ausgangsregister von Punkten der Fernsehnorm, das von p Parallel-Serien-Wandlern mit je einer Kapazität von q Bits gebildet wird, einen Speicherblock, dessen Kapazität in Zeilen gerechnet gleich N/p ist und der mit jedem Eingangs- und Ausgangsregister verbunden ist, einen Analysepunkte- bzw. Fernsehpunktezähler und einen Analysezeilen- bzw. Fernsehzeilenzähler, wobei die Zähler an ihrem Mehrfachausgang, mittels eines Multiplexers, die Schreibadressensignale bzw. Leseadressensignale für jeden der p Speicherblöcke liefern und einen Basistaktgenerator, der an die genannten Register, Speicherblöcke, Multiplexer und Zeilenzähler entsprechende Steuersignale liefert.

7. Anordnung zur Gewährleistung der Fernsehkompatibilität nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Abtastraten der Punkte am Ausgang der Digitalisieranordnung, am Eingang des Fernsehmonitors und am Eingang und Ausgang des Zeilenspeichers gleich der Abtastrate der Fernsehpunkte sind.