DE3852331T2

DE3852331T2 - Kaskaden-FET-Logikschaltungen.

Info

Publication number: DE3852331T2
Application number: DE19883852331
Authority: DE
Inventors: Lawrence E Lach; Mikiharu Ohoka
Original assignee: Japan Energy Corp; Gould Electronics Inc
Current assignee: Eneos Corp; Gould Electronics Inc
Priority date: 1987-03-13
Filing date: 1988-03-14
Publication date: 1995-06-29
Anticipated expiration: 2008-03-15
Also published as: DE3852331D1; EP0284263A1; JPS63244930A; DK136988D0; DK136988A; EP0284263B1

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft logische Schaltkreise, die aus Halbleiterverbindungen der Gruppe III-V gebildet sind. Insbesondere ist die vorliegende Erfindung auf integrierte, logische Schaltkreise gerichtet, die aus Feldeffekttransistoren (FET) aus Galliumarsenid (GaAs) gebildet sind, die Feldeffekt-Transistoren mit Heteroübergang (J-FET) oder Metall-Halbleiter-Feldeffekt-Transistoren (MESFET) enthalten.
Der Bedarf nach analogen und digitalen, logischen Schaltkreisen sehr hoher Geschwindigkeit hat zur Entwicklung von Feldeffekt-Transistoren geführt, die Verbindungen der Gruppe III-V, insbesondere Galliumarsenid umfassen. In analogen Schaltkreisen werden GaAs Feldeffekt-Transistoren als diskrete oder integrierte Bauteile verwendet, die beispielsweise in analogen Übertragungsverstärkern verwendet werden. Techniken zur Verarbeitung kleiner Signale werden in diesen analogen Schaltkreisen verwendet, und die sich ergebende Einrichtung kann bei typischerweise 30 GHz arbeiten, wobei Schmalbandsignale verwendet werden. In bezug auf digitale, logische Schaltkreise sind Versuche gemacht worden, aus Galliumarsenid (GaAs) gebildete, digitale Schaltkreise (einschließlich GaAs Metall-Halbleiter-Feldeffekt-Transistoren, Dioden, usw.) auf einem halbisolierenden Wafer aus Galliumarsenid herzustellen. Mit GaAs gebildete digitale, logische Schaltkreise arbeiten bei einer niedereren Frequenz als die, die für analoge, logische Schaltkreise benötigt wird. Obgleich die bei mit GaAs gebildeten, digitalen, logischen Schaltkreisen verwendete Frequenz ungefähr ein Zehntel der von analogen Schaltkreisen ist, ist die Frequenz nichtsdestotrotz für digitale, logische Schaltkreise sehr hoch.
Mit GaAs gebildete, digitale, logische Schaltkreise sind hauptsächlich für Forschungszwecke und nur mit einer begrenzten gewerblichen Anwendung wegen einer Vielzahl technischer Probleme hergestellt worden. Eines der Probleme, das bei der Herstellung von mit GaAs gebildeten, digitalen, logischen Schaltkreisen auftritt, ist, daß die Feldeffekt- Transistoren in der Schaltung relativ große Leckströme von ihren Gates zu ihren Source-Drain-Pfaden haben können. Diese großen Leckströme können die Leistungsdissipation der Logik erhöhen und die Schalteigenschaften der Schaltungen verschlechtern. Auch werden inhärente Schottky Dioden in mit GaAs gebildeten Einrichtungen gebildet, und diese inhärenten Schottky Dioden erzeugen Ströme, die exponentielle Funktionen der relativen Spannungen innerhalb der Schaltkreise sind. Somit ist es schwierig, die verschiedenen Spannungen und Betriebseigenschaften der Schaltungen zu beschreiben und vorauszusagen. Ferner wird ein gleichförmiges Verhältnis von Ga zu As verlangt, ist aber schwierig zu erreichen, da die Verfahren zur Herstellung von Aus GaAs gebildete Substraten und Einrichtungen noch nicht vollkommen geworden sind und nicht sehr gut steuerbar sind. Deshalb treten viele Auslegungsvariable und Schwankungen bei den Eigenschaften der Schaltkreise auf.
Eine Anzahl von Versuchen ist unternommen worden, mit GaAs gebildete, digitale, logische Schaltungen zu entwerfen und herzustellen, einschließlich integrierter Schaltungen, weil sie eine größere Geschwindigkeit wegen ihrer ureigenen Eigenschaften haben, daß sie eine größere Trägermobilität und geringere Leistungsanforderung besitzen. Um mit GaAs gebildete digitale, logische, integrierte Schaltkreise zu schaffen, haben die logischen Schaltungen bisher relativ komplizierte Schaltungsstrukturen entwickelt, damit sie gleichförmige Betriebseigenschaften innerhalb des Bauteils mit integrierter Schaltung (das heißt ein Chip) oder von Halbleiterbauteil zu Halbleiterbauteil haben.
Man sollte beachten, daß bipolare Transistoren und Metalloxid-Halbleiter-Transistoren (MOS) nicht typischerweise aus GaAs hergestellt werden. Das heißt, mit GaAs gebildete Metalloxid-Halbleitertransistoren und bipolare Transistoren sind schwierig herzustellen. In bezug auf die Herstellung von Metalloxid-Halbleitereinrichtungen kann ein gut isolierendes Oxid nicht auf dem mit GaAs gebildeten Substrat gebildet werden. In bezug auf die Herstellung von bipolaren Einrichtungen ist es schwierig, Heteroübergänge in dem mit GaAs gebildete Substrat zu bilden. Obgleich es möglich ist, ist es gewerblich nicht machbar. Feldeffekt-Transistoren sind deshalb der wahrscheinlichste Kandidat zur Verwendung von GaAs Technologie. Jedoch müssen anders als bei mit Silizium gebildeten Feldeffekt-Transistoren, die häufig das Gate von dem Kanal mittels einer thermisch gewachsenen Oxidschicht trennen, mit GaAs gebildete Feldeffekt-Transistoren mit einer metallenen Gate-Schicht im unmittelbarem Kontakt mit entweder einer epitaxialen mit GaAs gebildeten Schicht oder ionenimplantierten mit GaAs gebildeten Schicht hergestellt werden, die festgelegt wird, um Kanalbereiche zu enthalten. Versuche, isolierende Schichten auf dem mit GaAs gebildete Substrat zu bilden, haben sich als nicht erfolgreich herausgestellt. Als ein Ergebnis bildet das metallene Gate in dem Kanalbereich des Feldeffekt-Transistors eine inhärente Schottky Diode, die wenn sie in Vorwärtsrichtung vorgespannt ist, relativ gut leitet. Die leitende Schottky Diode verursacht, daß viele logische Einrichtungen mit mit GaAs gebildete Metall-Halbleiter-Feldeffekt-Transistoren eine unerwünschte, relativ niedrige Eingangsimpedanz haben.
Verschiedene Arten von logischen Schaltkreisen mit mit GaAs gebildete Feldeffekt-Transistoren sind vorgeschlagen worden, um die oben genannten Schwierigkeiten zu überwinden. Jedoch benötigt eine Anzahl vorgeschlagener Schaltungskreise drei Stromzuführungen und hat geringe Integrationsdichten, weil viele Schaltkreisbauteile benötigt werden, um eine erwünschte, logische Funktion herzustellen.
Digitale mit GaAs gebildete, logische Schaltkreise, die beim Stand der Technik vorgeschlagen worden sind, gehören zu einer von zwei Klassen in Abhängigkeit von der verwendeten Verarbeitungstechnologie. Ein Beispiel einer Logik, die für die erste Klasse typisch ist, ist eine gepufferte Feldeffekt-Transistor Logik, die eine Feldeffekt-Transistor Technologie verwendet und nur mit GaAs gebildete Schaltungen von Verarmungstyp enthält, die hergestellt werden können, wobei ein einfaches Verfahren verwendet wird, und die nur von einem einzigen Transistor vom Verarmungstyp abhängen. Die Transistoren vom Verarmungstyp können relativ leicht hergestellt werden und sind schneller, als entsprechende Siliziumeinrichtungen. Deshalb waren die ersten Familien digitaler, logischer, mit GaAs gebildeter, integrierter Schaltungen alle Einrichtungen vom Verarmungstyp. Diese logischen Schaltungen jedoch sind strukturell komplex, da sie viele Transistoren benötigen, um eine funktionierende Schaltung zu schaffen. Die Nachteile dieser Klasse logischer Schaltkreise sind, daß eine beträchtliche Leistung in die Schaltungen abgegeben wird, die Schaltkreise strukturell komplett sind und eine große Fläche benötigt wird.
Ein Beispiel einer Logik, die für die zweite Klasse logischer Schaltungen typisch ist, wird als eine direkt gekoppelte Feldeffekt-Halbleiter Logik bezeichnet und ist strukturell die einfachste Art an Logik innerhalb dieser Klasse. Die direkt gekoppelte Feldeffekt-Halbleiter Logik hat eine größere Integrationsdichte und einen geringeren Leistungsverbrauch als die gepufferte Feldeffekt-Halbleiter Logik, ist aber nicht so schnell wie die Feldeffekt-Halbleiter Logik, obgleich sie schneller als Siliziumeinrichtungen ist.
Eine grundsätzliche direkt gekoppelte Feldeffekt-Halbleiter Logikschaltung schließt eine Last ein, die mit einem Transistor vom Anreicherungstyp verbunden ist. Der hauptsächliche Nachteil bei direkt gekoppelter Feldeffekt-Halbleiter Logik ist ihre Empfindlichkeit gegenüber der Schwellenspannung. Ein zusätzlicher Nachteil bei der direkt gekoppelten Feldeffekt-Halbleiter Logik ist ihre Temperaturempfindlichkeit. Die Temperaturempfindlichkeit zeigt sich selbst als eine Verschiebung der Schwellenspannung und eine exponentielle Zunahme des Schottky Stroms. Obgleich die Schaltung richtig schaltet, wenn sie bei Raumtemperatur betrieben wird, mag die Logikschaltung nicht funktionieren, wenn sie bei einer höheren als Raumtemperatur betrieben wird. Ferner verschlechtert sich die direkt gekoppelte Feldeffekt-Transistor Logik mit der Ausgangsverzweigung, da, wenn zwei oder mehrere direkt gekoppelte Feldeffekt-Halbleiter Logikschaltungen miteinander verbunden sind, eine Schottky Diode am Eingang an der nächsten Stufe den hohen Logikpegel begrenzt und der Spannungshub komprimiert wird. Je größer die Anzahl von miteinander verbundenen, logischen Toren ist, umso größer ist deshalb die äquivalente Last und umso größer die Beschränkung des logischen Hoch und die entsprechende Verringerung beim Spannungshub. Zusammengefaßt beginnt der Betrieb einer direkt gekoppelten Feldeffekt-Halbleiter Logik bei Temperaturen etwas höher als Raumtemperatur schlechter zu werden. Wenn ferner die Ausgangsverzweigung vergrößert wird, ist die Schaltung gewerblich für die meisten logischen Funktionen nicht machbar.
Ein Ansatz, die Schwierigkeiten bei mit GaAs gebildeten, digitalen, logischen, integrierten Schaltungen zu überwinden, ist geoffenbart in "Analysis of GaAs FETs for Integrated Logic", Lehovec u. a., IEEE Transactions on Electron Devices, Band ED-27, Nr. 6, Juni 1980, S. 1074-1091. Diese Veröffentlichung offenbart eine mit GaAs gebildete Feldeffekt-Transistor-Schaltung in Fig. 19 auf Seite 1085. Die Eingangspufferschaltung, die in Fig. 19 gezeigt ist, ist eine Art einer direkt gekoppelten Feldeffekt-Halbleiter Logik und enthält einen ersten Feldeffekt-Transistor vom Anreicherungstyp Q&sub1;, der in Reihe mit einem ersten Widerstand R1 verbunden ist, wobei der Verbindungspunkt dazwischen mit einem Gate eines zweiten Feldeffekt-Transistors vom Anreicherungstyp Q&sub2; verbunden ist. Ein zweiter Widerstand R2 ist mit der Drain des zweiten Feldeffekt-Transistors vom Anreicherungstyp Q&sub2; verbunden, und ein Verbindungsknoten ist mit einer Ausgangsklemme verbunden. Die Verwendung des festen Widerstandes R1 ist nach dem Stand der Technik der Schaltkreisauslegung herkömmlich und Q&sub1; und R1 umfassen einen Teil einer Source-Folgeschaltung. Der hauptsächliche Nachteil dieser Art Schaltung ist, daß Widerstände bei einem GaAs Herstellungsverfahren schwierig zu verarbeiten und gleichformig zu begrenzen sind, so daß keine gleichförmigen Schaltungseigenschaften erzeugt werden. Zusätzlich laufen Widerstände darauf hinaus, entweder bemerkliche Auslegungsflächen zu verlangen oder beträchtliche Leistung abzugeben. Da die Anzahl der Bauteile, die auf einem Halbleiterwürfel hergestellt werden können, teilweise durch die Gleichförmigkeit der Eigenschaften der Einrichtung, die Auslegungsanforderungen und die Wärmedissipation der Bauteile begrenzt ist, erscheint die Schaltung in Lehovec u. a. relativ ungeeignet für eine Integration im größeren Maßstab.
Eine andere mit GaAs gebildete digitale, logische Schaltung ist in Proceedings of the IEEE, Band 70 (1982) Januar Nr. 1 geoffenbart, man vergleiche insbesondere Figur 4(a) auf Seite 38. Hier ist ein elementares, dreifaches Eingangs- NICHTODER-Tor gezeigt, wobei ein Metall-Halbleiter-Feldeffekt-Transistor oder ein Feldeffekt-Transistor mit Heteroübergang als Schalteinrichtung verwendet wird. Wie bei der oben beschriebenen Einrichtung werden feste Widerstände verwendet, nämlich ein erster, fester Ladewiderstand und ein zweiter, fester Zieh-Widerstand zum Ansteuern des Feldeffekt-Transistors. Somit liegt der gleiche Nachteil vor, wie er oben beschrieben worden ist.
WO-A-8304352 offenbart mit GaAs gebildete digitale, logische Schaltungen, die darauf abzielen, ein verbessertes Ausgangsverzweigungsvermögen zu schaffen und die Feldeffekt-Transistoren vom Anreicherungstyp verwenden. Diese beschriebenen Schaltungen benützen maximal drei Transistoren.
EP-A-0110701 offenbart (in Fig. 12) eine mit GaAs gebildete Eingangspufferschaltung mit einem ersten Transistorenpaar, die mit einem dritten Transistor verbunden sind. Diese Schaltung relativ kompliziert, da sie ein Massepotential und drei andere Potentiale verlangt, um sie anzusteuern.
Eine Ansteuerschaltung, die drei Metall-Halbleiter-Feldeffekt-Transistoren unterschiedlicher Schwellenspannungen verwendet, ist in IBM Technical Disclosure Bulletin, Band 29, Nr. 7, Dezember 1986, Seiten 2885 und 2886 geoffenbart. Vor dieser Offenbarung war es übliche Praxis, in Ansteuerschaltungen nur Metall-Halbleiter-Feldeffekt-Transistoren mit zwei Schwellenspannungen zu verwenden.
Zusammengefaßt besteht ein Bedarf auf diesem Gebiet nach einer mit GaAs gebildeten, digitalen, logischen, integrierten Schaltung mit niederem Stromverbrauch, hoher Integrationsdichte und schneller Schaltgeschwindigkeit. Es besteht auch ein Bedarf nach einer solchen logischen, Schaltung, die leicht herzustellen ist, bestehende Verarbeitungstechnologie verwendet und mit den Versorgungsspannungen üblicher Siliziumtechnologie, insbesondere der Technologie der emittergekoppelten Logik kompatibel ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Zielsetzung der vorliegenden Erfindung, eine digitale, logische Schaltung der Gruppe III-V zu schaffen, die eine kompakte Auslegung und eine möglichst große Integrationsdichte hat.
Es ist eine andere Zielsetzung der vorliegenden Erfindung, eine digitale, logische Schaltung der Gruppe III-V zu schaffen, die eine möglichst größere Ausgangsverzweigung und eine größere Eingangsverzwelgung als Einrichtungen nach dem Stand der Technik ohne wesentliche Energiedissipation hat.
Es ist eine noch andere Zielsetzung der vorliegenden Erfindung, eine digitale, logische Schaltung der Gruppe III-V zu schaffen, die einen großen Störabstand hat und die im wesentlichen gegenüber Änderungen der Schwellenspannung der Transistorbauteile unempfindlich ist.
Es ist eine andere Zielsetzung der vorliegenden Erfindung, eine digitale, logische Schaltung der Gruppe III-V zu schaffen, die vereinfachte Versorgungsspannungsanforderungen hat, so daß nur zwei Versorgungsspannungen benötigt werden.
Es ist eine weitere Zielsetzung der Erfindung, eine digitale, logische Schaltung der Gruppe III-V zu schaffen, die einen Betrieb bei einer außerordentlich hohen Temperatur aufweist.
Es ist eine weitere Zielsetzung der vorliegenden Erfindung, eine digitale, logische, integrierte Schaltung der Gruppe III-V zu schaffen, in der die inhärenten, bedeutenden Änderungen der verschiedenen Eigenschaften von jedem der Bauteile die Einrichtung nicht in einem verbotenen Maße beeinflussen und deshalb eine Schaltung schaffen, die gewerblich hergestellt werden kann.
Es ist eine noch andere Zielsetzung der vorliegenden Erfindung, eine digitale, logische, integrierte Schaltung der Gruppe III-V zu schaffen, die mit den Versorgungsspannungen von üblicher Siliziumtechnologie kompatibel ist, und insbesondere den Versorgungsspannungen von emittergekoppelten, logischen Schaltungen.
Es ist eine andere Zielsetzung der vorliegenden Erfindung, eine digitale, logische, integrierte Schaltung der Gruppe III-V zu schaffen, die eine einfache, kompakte Auslegung und eine möglichst hohe Integrationsdichte hat.
Die vorliegende Erfindung schafft eine integrierte, logische Schaltung, umfassend:
ein Halbleitersubstrat aus einer Verbindung der Gruppe III- V;
eine Eingangssignalklemme;
eine Ausgangssignalklemme;
einen ersten Stromzuführknoten;
einen zweiten Stromzuführknoten;
einen ersten Feldeffekt-Transistor auf dem genannten Halbleitersubstrat, der ein erstes Gate hat, das mit der Eingangssignalklemme gekoppelt ist, eine erste Drain hat, die mit dem ersten Stromzuführknoten gekoppelt ist, und eine erste Source hat;
einen zweiten Feldeffekt-Transistor auf dem genannten Halbleitersubstrat, der ein zweites Gate hat, das mit der genannten ersten Source des genannten ersten Feldeffekt-Transistors gekoppelt ist, eine zweite Source hat, die mit dem zweiten Stromzuführknoten gekoppelt ist, und eine zweite Drain hat, die mit der Ausgangssignalklenune gekoppelt ist; einen dritten Feldeffekt-Transistor auf dem genannten Halbleitersubstrat, der ein drittes Gate hat, eine dritte Source hat, die mit dem dritten Gate gekoppelt ist, und eine dritte Drain hat, wobei der genannte erste Stromzuführknoten mit der dritten Drain des genannten dritten Feldeffekt-Transistors gekoppelt ist und die dritte Source des dritten Feldeffekt-Transistors mit der Ausgangssignalklemme gekoppelt ist;
gekennzeichnet durch einen vierten Feldeffekt-Transistor auf dem genannten Halbleitersubstrat, der eine vierte Drain, die mit der genannten ersten Source des genannten ersten Feldeffekt-Transistors gekoppelt ist, ein viertes Gate hat und eine vierte Source hat, die mit dem genannten vierten Gate und dem zweiten Stromzuführknoten gekoppelt ist; und in der der genannte erste bis vierte Feldeffekt-Transistor ein Feldeffekt-Transistor mit Heteroübergang (JFET) oder ein Metall-Halbleiter-Feldeffekt-Transistor (MESFET) ist, wobei der genannte erste und zweite Feldeffekt-Transistor eine erste Schwellenspannung haben, der genannte dritte und vierte Feldeffekt-Transistor eine zweite Schwellenspannung haben, die kleiner als die erste Schwellenspannung ist, und der Unterschied zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung gleich einer Konstanten ist, wobei die genannte Konstante gemäß der Weiten der genannten Feldeffekt-Transistoren bestimmt wird.
In bevorzugten Ausführungsformen sind der erste und der zweite Feldeffekt-Transistor Feldeffekt-Transistoren vom Anreicherungsmodus, und die Last ist ein Feldeffekt-Transistor vom Verarmungsmodus. Ferner können die Feldeffekt- Transistoren Metall-Halbleiter-Feldeffekt-Transistoren (MESFET) oder Feldeffekt-Transistoren mit Heteroübergang (J- FET) sein, die als eine integrierte Schaltung (IC) mit einem Substrat der Gruppe III-V, insbesondere einem mit GaAs gebildeten Substrat gebildet sind.
Ferner kann ein fünfter Feldeffekt-Transistor vorgesehen sein, der die erste Schwellenspannung hat. Der fünfte Feldeffekt-Transistor hat ein Gate, das gekoppelt ist, ein zweites Eingangssignal zu erhalten, eine Drain, die mit der Drain des ersten Transistors und der ersten Stromquelle gekoppelt ist, und eine Source, die mit der Source des ersten Transistors gekoppelt ist.
In bevorzugten Ausführungsformen können die Feldeffekt- Transistoren entweder alles Metall-Halbleiter-Feldeffekt- Transistoren oder Feldeffekt-Transistoren mit Heteroübergang sein. Der erste, zweite und der fünfte Feldeffekt-Transistor sind vorzugsweise Transistoren vom Anreicherungsmodus, und der dritte und der vierte Feldeffekt-Transistor sind vorzugsweise Transistoren vom Verarmungsmodus. Alle Feldeffekt- Transistoren (Metall-Halbleiter-Feldeffekt-Transistoren oder Feldeffekt-Transistoren mit Heteroübergang) sind vorzugsweise aus Materialien hergestellt, die aus der Gruppe III-V Halbleitern ausgewählt sind, insbesondere GaAs. Die gebildete, logische Schaltung ist ein NICHTODER-Tor mit zwei Eingängen, aus dem irgendeine Art einer erwünschten, logischen Schaltung als eine integrierte Schaltung gebildet werden kann. Dies wird ausgeführt, indem verschiedene Kombinationen von NICHTODER-Toren verbunden werden. Vorzugsweise haben der erste und der zweite Transistor eine erste Schwellenspannung und der dritte und der vierte Transistor haben eine zweite Schwellenspannung. Die zweite Schwellenspannung ist vorzugsweise kleiner als null, und die erste Schwellenspannung ist vorzugsweise größer als die zweite Schwellenspannung. Zusätzlich ist der Unterschied zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung vorzugsweise gleich einer Konstanten, die gemäß der Weite der Transistoren bestimmt wird.
Diese Zielsetzungen zusammen mit anderen Zielsetzungen und Vorteilen, die nachfolgend offensichtlich werden, liegen in Einzelheiten der Konstruktion und im Betrieb, wie es nachfolgend näher beschrieben und beansprucht wird, wobei auch die beigefügten Zeichnungen, die davon einen Teil bilden, Bezug genommen wird, in denen sich gleiche Bezugszeichen durchgehend auf gleiche Teile beziehen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltungsdiagramm einer logischen Umkehreinrichtung, die Zweck der Darstellung gezeigt ist;
Fig. 2 ist eine Schaltungsauslegung, die die Schaltung in Fig. 1 einschließt;
Fig. 3 ist eine Schnittansicht, die längs der Linie A-A in Fig. 2 genommen ist;
Fig. 4 ist eine Schnittansicht, die längs der Linie B-B in Fig. 2 genommen ist;
Fig. 5 ist ein Schaltungsdiagramm einer NICHTODER-Schaltung mit zwei Eingängen gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 6 ist eine Schaltungsauslegung, die die Schaltung in Fig. 5 einschließt; und
Fig. 7A-7C sind graphische Darstellungen der Temperatur- und Spannungskennlinie der Schaltung in Fig. 5 ohne den zusätzlichen Eingangsverzweigungstransistor 58, verglichen mit der einer Schaltung nach dem Stand der Technik.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 1 ist eine Umkehrschaltung, die aus einer Kaskade-Feldeffekt-Transistor Logik aufgebaut ist und eine Last 20 einschließt, die ein Transistor vom Verarmungstyp ist, der in Reihe mit einem Haupt-Feldeffekt-Transistor 22 (der entweder ein Metall-Halbleiter-Feldeffekt-Transistor oder Feldeffekt-Transistor mit Heteroübergang ist wie alle die Feldeffekt-Transistoren, die nachfolgend geoffenbart sind) verbunden, der ein Feldeffekt-Transistor vom Anreicherungstyp ist. Eine bevorzugte Ausführungsform schließt Metall-Halbleiter-Feldeffekt-Transistoren ein. Die Last 20 enthält eine Drain, die mit einer Stromquelle VDD verbunden ist, ein Gate und eine Source, die mit dem Gate verbunden ist. Der Haupt-Feldeffekt-Transistor 22 enthält eine Drain, die mit der Source der Last 20 verbunden ist, eine Source, die mit einer Stromquelle VSS und einem Gate verbunden ist. Ein Verbindungsknoten 21 ist zwischen der Source der Last 20 und der Drain des Haupt-Feldeffekt-Transistors 22 gebildet. Eine Ausgangsklemme ist mit dem Verbindungspunkt 21 verbunden. Ein zusätzlicher Feldeffekt-Transistor 24, der ein Feldeffekt-Transistor vom Ahreicherungstyp ist, hat eine Drain, die mit der Drain der Last 20 gekoppelt ist, und eine Source, die mit dem Gate des Haupt-Feldeffekt-Transistors 22 gekoppelt ist. Der zusätzliche Feldeffekt-Transistor 24 hat auch ein Gate, das mit einer Eingangsklemme A verbunden ist. Die Schaltung arbeitet so, daß, wenn ein Spannungseingang an die Eingangsklemme A zu dem Gate des zusätzlichen Transistors 24 hoch ist, der zusätzliche Feldeffekt-Transistor 24 leitet und ein Strom IDS von der Drain zu der Source des zusätzlichen Feldeffekt-Transistors 24 in das Gate des Haupt- Feldeffekt-Transistors 22 fließt, um den Haupt-Feldeffekt-Transistor 22 anzusteuern. Die beschriebenen Schaltungen weisen zwei parasitäre Schottky Dioden auf, die sich zwischen den Gates und Sources des zusätzlichen Feldeffekt-Transistors 24 und des Haupt-Feldeffekt-Transistors 22 befinden. Die Schottky Dioden erhöhen die Eingangsimpedanz der Schaltung und erzeugen einen größeren Logikhub. Die aktive Art des zusätzlichen Feldeffekt-Transistors 24 dient ferner dazu, die Eingangsimpedanz zu erhöhen und den logischen Hub zu erhöhen.
Diese Schaltung löst das Gleichstrom-Ausgangsverzweigungsproblem, das bei einer direkt gekoppelten Feldeffekt-Transistor Logik-Schaltung auftritt. Das heißt, es gibt in Fig. 1, wenn zusätzliche Schaltungen mit der Ausgangsklemme so verbunden werden, daß die Ausgangsverzweigung erhöht wird, eine geringere Verschlechterung des logischen Ausgangshub als bei Schaltungen nach dem Stand der Technik. Wenn jedoch bei einer direkt gekoppelten Feldeffekt-Transistor Logik zwei direkt gekoppelte Feldeffekt-Transistor Logikschaltungen miteinander verbunden werden, leitet die Schottky Diode an der nächsten Stufe und begrenzt dadurch den logischen Hochpegel und den Spannungshub.Auch ist, jeum so größer die Ausgangsverzweigung ist, desto größer der äquivalente Schottkybereich, und desto größer die Begrenzung des logischen Hoch und die Verringerung des Logikhubs.
In der gekoppelten Feldeffekt-Transistor Logik der Fig. 1 leitet, wenn das Eingangssignal hoch ist, der zusätzliche Feldeffekt-Transistor 24 den Strom IDS, der den Haupt-Feldeffekt-Transistor 22 ansteuert. Diese Wirkung erhöht die Eingangsimpedanz der Schaltung. Ferner gibt es zwei parasitäre Schottky Dioden - eine zwischen dem Gate und der Source des zusätzlichen Feldeffekt-Transistors 24 und eine zwischen dem Gate und der Source des Haupt-Feldeffekt-Transistors 22, wie es oben angegeben worden ist. Somit ist die sich ergebende Eingangsspannung auf einen Pegel, der das Zweifache einer einzelnen Schottky Spannung ist, über Massepotential, und es ergibt sich ein größerer Logikhub. Da der Haupt-Feldeffekt-Transistor 22 durch IDS und nicht ausschließlich durch den Eingangsstrom in den zusätzlichen Feldeffekt-Transistor 24 und dem Haupt-Feldeffekt-Transistor 22 angesteuert wird, ist die durch den zusätzlichen Feldeffekttransistor 24 un den Haupt-Feldeffekt-Transistor 22 gebildete Schaltung aktiv, wodurch weiter die Eingangsimpedanz an dem Gate des zusätzlichen Feldeffekt-Transistors 24 erhöht wird. Die Schaltung in Fig. 1 hat deshalb eine höhere Eingangsimpedanz und eine geringere Verschlechterung des Logikhubs mit jeder hinzugefügten Ausgangsverzweigungsschaltung, da weniger Eingangsstrom von jeder hinzugefügten Ausgangsverzweigung gezogen wird. Die Größe der Spannungsauslenkung der Schaltung in Fig. 1 kann größer als 1,0 Volt sein, wenn der Unterschied zwischen VDD-VSS nur 2,0 Volt ist.
Das Verfahren, mit dem die gekoppelte Feldeffekt-Transistor Logik hergestellt wird, entspricht den typischen, heute verwendeten Verfahren für digitale Halbleiter der Gruppe III-V. Eine bevorzugte Ausführungsform einer Auslegung einer integrierten Schaltung, die die Schaltung der Fig. 1 enthält, ist durch Halbleitertechnologie der Gruppe III-V für Metall-Halbleiter-Feldeffekt-Transistoren gebildet und in den Fig. 2-4 gezeigt. In Fig. 2 hat die Stromquelle VDD einen Verbindungspunkt 28 und einen Zuführbus 26. Die Last 20 schließt eine implantierte Verarmungsgrenze 30, ein Gate 32 und eine Source 34 ein. Die Ausgangsklemme A ist mit dem Bezugszeichen 36 gezeigt. Der Haupt-Feldeffekt-Transistor 22 schließt eine Drain 34, eine implantierte Anreicherungsgrenze 38 und eine implantierte Source-Drain-Grenze 40 ein. Die Source 42 des Haupt-Feldeffekt-Transistors 22 ist dieselbe wie der Zuführungsbus für VSS. Der Verbindungspunkt für VSS ist durch das Bezugszeichen 44 in Fig. 2 dargestellt. Der zusätzliche Feldeffekt-Transistor 24 enthält eine Source 46, einen implantierten Source-Drain-Bereich 48, eine implantierte Anreicherungsbegrenzung 50 und ein Gate 52. Die Eingangsklemme A ist mit dem Bezugszeichen 54 gezeigt.
Fig. 3 ist eine Querschnittansicht, die längs der Linie A-A in Fig. 2 genommen ist. Gleiche Bezugszeichen entsprechen gleichen Teilen. Fig. 3 zeigt ferner ein Substrat 60 und eine Isolierschicht 62. Fig. 4 ist eine Querschnittansicht, die längs der Linie B-B in Fig. 2 genommen ist. Die gleichen Bezugszeichen entsprechen gleichen Teilen. Zusätzlich zeigt Fig. 4 ferner das Substrat 60 und die Isolierschicht 62. Das Substrat 60 ist ein Halbleiter einer Verbindung der Gruppe III-V. In der bevorzugten Ausführungsform ist das Substrat 60 aus GaAs gebildet. Die Isolierschicht 62 kann aus irgendeinem Material gebildet sein, das normalerweise verwendet wird, wie beispielsweise Polyimid.
Die in den Fig. 1-4 gezeigte Schaltung hat verbesserte Betriebseigenschaften und ist mit Verfahren, die bereits auf diesem Gebiet verwendet werden, kompatibel, statt irgendwelche besonderen Herstellungsverfahren zu verlangen.
Zusätzlich zu dem großen Spannungshub und der hohen Eingangsimpedanz der Schaltung in Fig. 1, die eine größere Ausgangsverzweigung erlaubt, hat die Einrichtung auch eine schnellere Schaltgeschwindigkeit (mindestens zweimal besser als die logischen Schaltungen, die Siliziumtechnologie verwenden). Es gibt jedoch ein Problem dahingehend, daß, obgleich die Einrichtung in bezug auf einen logischen Ausgangspegelübergang von einem Logikpegel 1 nach 0 schnell ist, und wenn der logische Ausgangspegelübergang von einem Logikpegel 0 nach 1 ist, reagiert der Haupt-Feldeffekt-Transistor 22 nicht so schnell, wie er es in bezug auf den Übergang von dem logischen Ausgangspegel 1 nach 0 macht. Dies ist der Fall, weil der Schottky Strom des Haupt-Feldeffekt- Transistors 22 nicht groß genug ist, um schnell die Knotenspannung an seinem Gate zu entladen, und deshalb gibt es eine relativ langsame Sperrschaltzeit, wenn der Transistor von einem logischen Ausgangspegel 0 nach 1 geschaltet wird. Die folgende Schaltung, die der zweiten Ausführungsform der Erfindung entspricht, verbessert diesen Nachteil der Schaltung in Fig. 1.
Fig. 5 ist eine digitale, logische Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung und stellt eine NICHTODER-Schaltung mit zwei Eingängen dar. In dieser Ausführungsform ist ein zusätzlicher Feldeffekt-Transistor 56 vom Verarmungstyp hinzugefügt worden, dessen Drain mit dem Verbindungspunkt 57 verbunden ist, um die Schaltgeschwindigkeit von dem Logikpegel 0 auf 1 zu verbessern. Die Source des zusätzlichen Feldeffekt-Transistors 56 ist mit der Source des Haupt-Feldeffekt-Transistor 22 und der Stromquelle VSS verbunden. Das Gate des zusätzlichen Feldeffekt-Transistors 56 ist mit seiner Source verbunden. Diese Schaltung enthält auch einen zusätzlichen Feldeffekt-Transistor 58 für die Eingangsverzweigung, der eine mit VDD verbundene Drain hat, eine Source, die mit der Source des zusätzlichen Feldeffekt- Transistors 24 verbunden ist, und ein Gate, das mit einer zusätzlichen Eingangsklemme A' verbunden ist. Diese Schaltung arbeitet im wesentlichen in der gleichen Weise, wie es oben in bezug auf die Fig. 1 angegeben worden ist, daß nämlich die Ausgangsspannung mit sehr großer Geschwindigkeit heruntergezogen wird, wenn der Ausgangsübergang von dem Logikpegel 1 zu 0 geschieht.
Der zusätzliche Feldeffekt-Transistor 56 vom Verarmungstyp leitet, aber nicht wesentlich und deshalb gibt es, wenn der Ausgangsübergang von dem Logikpegel 0 zu 1 ist, einen zusätzlichen Pfad, über den die Spannung an dem Gate des Haupt-Feldeffekt-Transistor 22 entladen wird. Das heißt, der zusätzliche Feldeffekt-Transistor 56 vom Verarmungstyp entlädt den Knoten an dem Gate des Haupt-Feldeffekt-Transistor 22, so daß der Logikübergang am Ausgang von 0 zu 1 viel schneller als bei der Ausführungsform der Fig. 1 auftritt, und beide Übergangszeiten (das heißt die Übergangszeit von dem Logikpegel 1 zu 0 und die Übergangszeit von dem Logikpegel 0 zu 1) bemerklich verbessert werden. Der Störabstand der Einrichtung wird ebenfalls gegenüber logischen Schaltungen von direkt gekoppelter Feldeffekt-Transistor Logik nach dem Stand der Technik um einen Faktor von 2 oder größer verbessert.
Man beachte, daß die Schaltung in Fig. 5 hergestellt werden kann, wobei herkömmliche Verarbeitungstechniken für GaAs oder andere der Gruppe III-V verwendet werden. Eine Auslegung der Schaltung in Fig. 5 als integrierte Schaltung ist in Fig. 6 gezeigt.
Obgleich die Auslegung in Fig. 6 etwas unterschiedlich von der Fig. 2 ist, enthält die Fig. 6 die Feldeffekt-Transistoren 20, 22 und 24 und ihre entsprechenden Bereiche, wie es in Fig. 2 angegeben ist. Deshalb sind in Fig. 6 die Bezugszeichen, die diese Transistoren und ihre entsprechenden Bereiche kennzeichnen, die gleichen wie in Fig. 2. Ferner enthält Fig. 6 den zusätzlichen Feldeffekt-Transistor 58 für die Eingangsverzweigung, der eine Drain 66, die mit dem Zuführbus 28 für VDD verbunden ist, und eine Source 68 hat, die mit der Source 48 des zusätzlichen Feldeffekt-Transistors 24 verbunden ist. Die zusätzliche Eingangsklemme A' ist durch das Bezugszeichen 70 angegeben und mit dem Gate 64 des zusätzlichen Feldeffekt-Transistors 58 für die Eingangsverzweigung verbunden. Die integrierte Schaltung wird auf einem Substrat 72 gebildet, das bei der bevorzugten Ausführungsform GaAs ist.
Bei der Verarbeitungstechnologie für die Gruppe III-V, insbesondere bei GaAs, haben die gebildeten Einrichtungen äußerst nichtlineare Eigenschaften. Bei GaAs müssen beim Fehlen eines geeigneten, isolierenden Oxids oder von gewerblich machbaren Heteroverbindungen Schottky Metall-Halbleiter- Feldeffekt-Transistoren oder Feldeffekt-Transistoren mit Heteroübergang verwendet werden. Bei der GaAs Technologie ist es nicht einfach, die Arbeitsweise der gebildeten Schaltungen und die Ströme vorauszusagen, die fließen, da die Ströme nicht einfache Funktionen der angelegten Spannungen sind. Die gebildeten Einrichtungen haben vielmehr inhärente Schottky Dioden, so daß die Ströme, die fließen, exponentielle Funktionen von relativen Spannungen und schwierig zu beschreiben und vorauszusagen sind.
Das Hinzufügen des zusätzlichen Feldeffekt-Transistors 56 vom Verarmungstyp zu der Schaltung in Fig. 5 liefert verschiedene, bedeutende, überraschende Ergebnisse. Das erste, bedeutende Ergebnis, das anzumerken ist, ist die Rolle des Haupt-Feldeffekt-Transistors 22 und des zusätzlichen Feldeffekt-Transistors 24 bei der Ausbildung eines Knotens hoher Impedanz an dem Gate des Haupt-Feldeffekt-Transistors 22.
Man würde erwarten, daß der zusätzliche Feldeffekt-Transistor 56 vom Verarmungstyp beträchtlich mehr Leistung ableiten und die Leistungsdissipation der gesamten Einrichtung erhöhen würde, was unerwünscht ist. Es ist beim Stand der Technik gut bekannt, daß ein Source-Folgeschaltung (der eine ähnliche Struktur wie der zusätzliche Feldeffekt-Transistor 24 und der zusätzliche Feldeffekt-Transistor 56 vom Verarmungstyp hat) verwendet werden kann, um ein Signal relativ hoher Impedanz an einem Schaltungsknoten umzuwandeln, damit es einem Signal niederer Impedanz an einem anderen Schaltungsknoten entspricht. Somit erschienen der zusätzliche Feldeffekt-Transistor 24 und der zusätzliche Feldeffekt- Transistor 56 vom Verarmungstyp, die Eingangsimpedanz an der Eingangsklemme A zu erhöhen. Dies könnte zu einer bemerkenswerten Gesamtzunahme der Leistungsdissipation beitragen, die unerwünscht ist. Ferner würde in der direkt gekoppelten Feldeffekt-Transistor Logik der Impedanzpegel an dem Gate des Haupttransistors dazu neigen, niedrig zu sein. Um die Schottky Ströme auszugleichen, die fließen, ist ein geeignetes Lastelement für den Haupt-Transistor vorgesehen. Dieses Lastelement muß ausreichend groß sein, um den bedeutenden Strom der Last zu speisen. Jedoch muß der Haupttransistor dann eine minimale Transistorweite haben oder eine zusätzliche Gateansteuerung muß vorgesehen werden, um einen logischen Ausgangspegel 0 zu liefern. Jedes diese beiden Verfahren neigt dazu, die Größe des Gleichstroms zu erhöhen, der in dem Haupt-Transistor fließt, wodurch weiter der Impedanzpegel an dem Gate verringert und die Leistungsdissipation erhöht wird. Ferner wird durch Minimierung der Transistorweite oder durch Bereitstellen zusätzlicher Gateansteuereinrichtungen die parasitäre Schottky Kapazität an dem Gate des Haupt-Transistors erhöht. Dies erniedrigt die Wechselstromimpedanz und verringert die Geschwindigkeit des logischen Tors.
Bei der vorliegenden Erfindung jedoch liefern der zusätzliche Feldeffekt-Transistor 24 und der zusätzliche Feldeffekt- Transistor 56 vom Verarmungstyp das unerwartete Ergebnis, daß sie wirksam den Impedanzwert an dem Gate des Haupt-Feldeffekt-Transistors 22 relativ zu dem Impedanzwert erhöhen, der sonst an dem Gate vorläge. Somit wird die entsprechende Zunahme bei der Leistungsdissipation nicht beobachtet. Vielmehr ist der erhöhte Impedanzwert an dem Gate des Haupt- Feldeffekt-Transistors 22 ein beträchtlicher Faktor bei der Verbesserung der Leistungsdissipation sowie der Leistung der Schaltung.
Der Impedanzwert an dem Gate des Haupt-Feldeffekt-Transistors 22 wird durch die Größe der Ströme festgelegt, die von diesem Knoten in Reaktion auf eine aufgeprägte Spannung fließen. Dieser Impedanzwert wird durch die Schottky Diode zwischen dem Gate und der Source des Haupt-Transistors 22 beherrscht. Der Gleichstromimpedanzwert wird durch die Größe des Schottky Stroms beherrscht, der durch eine gut bekannte exponentielle Beziehung beschrieben wird. Der Wechselstromimpedanzwert wird durch einen parasitären Schottky Kondensator beherrscht, der durch relativ komplexe und sehr spannungsempfindliche Beziehungen beschrieben wird. In der zweiten Ausführungsform der gekoppelten Feldeffekt-Transistor Logik neigt die Eingangsimpedanz an dem Eingangsknoten dazu, höher als die für eine direkte gekoppelte Feldeffekt- Transistor Logik wegen des Vorhandenseins des zusätzlichen Feldeffekt-Transistors 24 und des zusätzlichen Feldeffekt- Transistors 56 vom Verarmungstyp zu sein. Deshalb wird wegen der höheren Eingangsimpedanz die Größe des logischen Hubs nicht beträchtlich durch die Ausgangsverzweigung verschlechtert, und die Last 20 muß weniger Strom ausgeben. Wegen des verringerten Stroms der Last 20 kann der Haupt- Feldeffekt-Transistor 22 etwas kleiner in der Weite gemacht werden oder kann weniger stark an seinem Gate angesteuert werden. Die kleinere Weite oder die verringerte Gateansteuerung verringert die Größe der Gleichströme, die an dem Tor des Haupt-Feldeffekt-Transistor 22 fließen, wodurch der zugeordnete Impedanzwert dieses Knotens erhöht und die Leistungsdissipation verringert wird Zusätzlich wird die verbundene, parasitäre Kapazität an dem Knoten des Haupt-Feldeffekt-Transistor 22 verringert, wodurch der zugeordnete Wechselstromimpedanzwert erhöht und die Geschwindigkeit des logischen Tors erhöht wird. Somit sind bei der gekoppelten Feldeffekt-Transistor Logik der Gleichstrom- und der Wechselstromimpedanzwert an dem Gate des Haupt-Transistors (das heißt, des Feldeffekt-Transistors 22) relativ hoch, was eine verringerte Leistungsdissipation und eine erhöhte Geschwindigkeit der Einrichtung ergibt.
Ein anderes Merkmal der Erfindung ist, daß die Auslegungsanforderung an die gekoppelte Feldeffekt-Transistor Logikschaltung für die erste und für die zweite Ausführungsform Größen der Transistorweite verlangt, die sehr klein sind. Beispielsweise kann die Weite des Haupt-Transistors 22 5 um sein, die Weite des zusätzlichen Feldeffekt-Transistors 24 kann 2 um sein, die Weite der Last 20 kann 2 um sein und die Weite des zusätzlichen Feldeffekt-Transistors 56 vom Verarmungstyp kann 2 um sein. Diese Weiten sind ungefähr die kleinsten Größen, die man bei der Herstellung von Transistoren erzielen kann. Man beachte, daß das Verhältnis von ungefähr 2-2-2-5 für die Weiten der Feldeffekt-Transistor 56, 24, 20 bzw. 22 sehr gute Schaltungseigenschaften liefert.
Im Vergleich mit einer Logik vom Typ der direkt gekoppelten Feldeffekt-Transistor Logik ist eine typische Weite für eine Lasteinrichtung 3 um und die typische Weite für den Haupt- Transistor ist ungefähr 10 um. Obgleich eine gekoppelte Feldeffekt-Transistor Logik mehr Transistoren als eine direkt gekoppelte Feldeffekt-Transistor Logik verlangt, um dieselbe Funktion zu erzielen, ist der gesamte Transistorbereich zwischen diesen zwei Arten logische Schaltungen mit dem zusätzlichen Merkmal vergleichbar, daß die gekoppelte Feldeffekt-Transistor Logik auch die oben erwähnten, zusätzlichen Vorteile gegenüber Arten von logischen Schaltungen einschließlich direkt gekoppelter Feldeffekt-Transistor Logik und gepufferter Feldeffekt-Transistor Logik hat.
Ein anderer Hauptvorteil der vorliegenden Erfindung ist, daß die gekoppelte Feldeffekt-Transistor Logik eine wesentliche Unempfindlichkeit gegenüber Änderungen bei den Schwellenspannungen der Einrichtungen zeigt. Wegen der Waferqualität von GaAs sind die Schwellenspannungen aller Einrichtungen nicht gleichförmig und ändern sich über einen großen Bereich auf einem einzigen Wafer. Deshalb ist die Schwellenspannung für irgendeinen Transistor zufällig und kann nicht gesteuert werden. In der direkt gekoppelten Feldeffekt-Transistor Logik verschiebt sich die Ausgangsspannung in bezug auf die Schwellenspannungsverschiebungen und die logische Schaltung kann inoperabel werden.
Das heißt, daß bei direkt gekoppelter Feldeffekt-Transistor Logik die Empfindlichkeit der Logik gegenüber Änderungen der Schwellenspannungen ein Hauptnachteil ist, da die Störabstände und der Logikhub der direkt gekoppelten Feldeffekt- Transistor Logik-Einrichtungen anfangs niedrig ist, und deshalb können geringe Änderungen der Schwellenspannungen, die den Ströabstand und den logischen Hub verschlechtern, schnell die Schaltung inoperabel machen. Bei der gekoppelten Feldeffekt-Transistor Logik jedoch ist der Strörabstand besser als der von beispielsweise direkt gekoppelter Feldeffekt-Transistor Logik um einen Faktor zwei oder mehr und der Logikhub ist auch größer als der der direkt gekoppelten Feldeffekt-Transistor Logik. Deshalb kann die Schaltung größere Änderungen der Schwellenspannungen zulassen. Somit ist die Produktionsleistung größer als die für beispielsweise direkt gekoppelte Feldeffekt-Transistor Logik, weil mehr Einrichtungen über einen größeren Bereich von Änderungen der Schwellenspannungen arbeiten können.
Der größere Produktionsausstoß ist ein zweites, bemerkenswertes und überraschendes Merkmal der Logik. In der GaAs Technologie neigt die Schwellenspannung eines nächstens Transistors dazu, mit Übergängen in der Schwellenspannung eines vorhergehenden Transistors der gleichen Art, der zu diesem benachbart gebildet ist, zu korrelieren oder ihnen zu folgen. Deshalb neigen die Unterschiede zwischen den Schwellenspannungen zweier physikalisch benachbarter Transistoren desselben Typs dazu,. klein zu sein. Dies gilt für Transistoren vom Verarmungstyp und vom Anreicherungstyp.
Aufgrund dieser örtlichen Korrelation der Schwellenspannungen zwischen ähnlichen, benachbarten Transistoren würde man normalerweise erwarten, daß, wenn die Anreicherungsspannun gen zunehmen, die Spannung an dem Gate des Haupt-Transistors positiver sein müßte, um einen gegebenen Source-Drain-Strom zu erreichen. Wenn die Schwellenspannungen des zusätzlichen Feldeffekt-Transistors 24 der Schwellenspannung des Haupt- Feldeffekt-Transistors 22 nachfolgt, würde der zusätzliche Feldeffekt-Transistor 24 weniger Spannung dem Gate des Haupt-Feldeffekt-Transistors 22 als normal zuführen. Deshalb scheint es, daß die Wirkungen einer gegebenen Änderung bei den Schwellenspannungen groß und unerwünscht sind, und daß die gekoppelte Feldeffekt-Transistor Logik sehr empfindlich gegenüber Änderungen der Schwellenspannungen wäre. Wenn dieses zuträfe, wäre der Ausstoß der Einrichtung niedrig und die Einrichtungen wären schwierig herzustellen.
Als die gekoppelte Feldeffekt-Transistor Logikeinrichtung in Fig. 5, ein mit GaAs gebildeter, digitaler Metall-Helbleiter-Feldeffekt-Transistor, untersucht wurde, zeigten die Simulationsergebnisse jedoch unerwarteterweise, daß die gekoppelte Feldeffekt-Transistor Logik relativ unempfindlich gegenüber Änderungen der Schwellenspannungen ist. Das heißt, die Feldeffekt-Transistoren 20, 22, 24 und 56 können innerhalb eines weiten Bereiches von Änderungen der Schwellenspannungen arbeiten. In bezug auf die Feldeffekt-Transistor 20 und 56 vom Verarmungstyp können sich die Schwellenspannungen beispielsweise innerhalb eines Bereiches von ungefähr - 1,05 bis - 0,55 V ändern, und für die Feldeffekt-Transistoren 22 und 24 vom Anreicherungstyp können die Schwellenspannungen beispielsweise innerhalb des Bereiches von etwa - 0,15 bis 0,35 V varieren. Somit bleiben die gekoppelten Feldeffekt-Transistor Logik-Einrichtungen selbst bei wesentlichen Änderungen der Schwellenspannungen der verschiedenen Feldeffekt-Transistoren in Betrieb.
Es gibt tatsächlich ein Band von Schwellenspannungsbereichen, die sich unendlich in der positiven und negativen Richtung entlang einer Diagonale zwischen der X- und Y-Achse einer Spannungsempfindlichkeitsdarstellung erstrecken, in der die folgende Beziehung gilt:
Vt1 - Vt2 = konstant
worin Vt1 eine erste Schwellenspannung der Feldeffekt-Transistoren 22 und 24 vom Anreicherungstyp ist und Vt2 die Schwellenspannung der Feldeffekt-Transistoren 20 und 56 vom Verarmungstyp ist. Ferner muß Vt1 größer als Vt2 sein, und Vt2 muß kleiner als Null sein. Solange die Schwellenspannungen diese Anforderungen erfüllen, arbeitet die Einrichtung. Die Konstante hängt von den Weiten der Transistoren ab. Dies liefert auch das überraschende Ergebnis, daß die Feldeffekt-Transistoren vom Anreicherungsmodus tatsächlich Feldeffekt-Transistoren vom Verarmungsmodus werden können (das heißt, sie zeigen eine negative Schwellenspannung) und die Schaltung wird fortfahren, zu arbeiten, selbst wenn die Schwellenspannungen alle negativ sind.
Diese Paradoxon zwischen dem was auf diesem Gebiet erwartet wird und was sich tatsächlich ereignet kann durch gedankliche Gruppierung der Transistoren erläutert werden. Wenn man erkennt, daß bei der Verarbeitungstechnologie für die Gruppe III-V Schwellenspannungen über den gesamten Halbleiterbauteil korrelieren können (aber jedoch nicht über mehrere Wafer), dann kann man gedanklich den Haupt-Feldeffekt-Transistor 22 und die Last 20 eines logischen Tors mit dem zusätzlichen Feldeffekt-Transistor 24 und dem zusätzlichen Feldeffekt-Transistor 56 eines anderen logischen Tors bei der Untersuchung der gesamten Schwellenempfindlichkeit gruppieren. Bei dieser gedanklichen Gruppierung sieht man, daß die Gesamtschwellenempfindlichkeiten der gekoppelten Feldeffekt-Transistor Logik relativ klein sind. Wenn die Schwellenspannungen des Haupt-Feldeffekt-Transistors 22 und des zusätzlichen Feldeffekt-Transistors 24 etwas mehr positiv als beabsichtigt sind (beispielsweise, wenn der Haupt- Feldeffekt-Transistor 22 eines logischen Torausgangs positiver eingestellte Logikpegel an den zusätzlichen Feldeffekt-Transistor 24 bei einem anderen logischen Toreingang zu dem gleichen Zeitpunkt liefert), würde der Feldeffekt-Transistor 24 eine zusätzliche Gateansteuerung verlangen, um den Arbeitspunkt an seiner Source beizubehalten. Auf diese Weise können sich die absoluten Logikpegel auf dem Halbleiterbauteil gegenüber einer Schwellenänderung ändern, aber die gesamte Arbeitsleistung der Logik ist nichtsdestotrotz groß.
Eine noch andere Eigenschaft der gekoppelten Feldeffekt- Transistor Logik ist die Fähigkeit, eine zusätzliche Eingangsverzweigung mit einem einzelnen, zwei Mikron großen, zusätzlichen Eingangsverzweigungs-Feldeffekt-Transistor 58 (siehe Fig. 5) festzulegen, der eine Weite von 2 um hat.
Diese Schaltung kann zwischen 3-8 Eingangsverzweigungen ohne zusätzliche Abänderungen bei der Transistorgröße an der gekoppelten Feldeffekt-Transistor Logik-Grundschaltung verarbeiten. Dies würde man normalerweise nicht erwarten, da man normalerweise erwarten würde, daß der Haupt-Feldeffekt- Transistor 22 für jede zusätzliche Eingangsverzweigung verdoppelt werden müßte, oder daß zumindest die Größe des zusätzlichen Feldeffekt-Transistors 56 vom Verarmungstyp vergrößert werden müßte, um einen funktionalen Arbeitspunkt für die Schaltung zu erhalten. Indem man den Haupt-Feldeffekt- Transistor 22 nicht verdoppeln muß, wird keine zusätzliche Kapazität zu dem Source-Knoten des zusätzlichen Feldeffekt-Transistors 56 vom Verarmungstyp hinzugefügt, die beträchtlich die Fortpflanzungsverzögerung erhöhen würde. Ferner wird, indem die Größe des zusätzlichen Feldeffekt-Transistors 56 vom Verarmungstyp nicht erhöht werden muß, der Impedanzwert an dem Gate des Haupt-Feldeffekt-Transistor 22 nicht verringert. Somit wird die Leistungsdissipation des logischen Tors nicht erhöht und die Leistungseigenschaften der Einrichtung werden nicht verschlechtert. Ferner ist die geringe Größe des zusätzlichen Feldeffekt-Transistors 58 für die Eingangsverzweigung äußerst wünschenswert aus dem Grund, daß sie zu der hohen Integrationsdichte der Einrichtung beiträgt. Je kleiner der Transistor, desto kleiner die parasitäre Kapazität und das Leitungsvermögen, so daß der große Impedanzwert an dem Gate des Haupt-Feldeffekt-Transistor 22 und des zusätzlichen Feldeffekt-Transistors 24 beibehalten werden, ebenso wie es bei der hohen Geschwindigkeit und dem geringen Leistungsverbrauch der Einrichtung der Fall ist. Ferner arbeitet die vorliegende Erfindung, wobei nur zwei Stromversorgungen verwendet werden, VDD und VSS, und ist deshalb insbesondere mit der Technologie der emittergekoppelten Logik kompatibel.
Ein anderer überraschender Vorteil der gekoppelten Feldeffekt-Transistor Logik ist, daß diese Logik innerhalb eines äußerst weiten Temperaturbereiches arbeiten kann, beispielsweise zwischen wenigstens - 50ºC bis 200ºC. Die Fig. 7A bis 7C vergleichen den Spannungshub und die Störabstandswerte von Umkehrschaltungen der direkt gekoppelten Feldeffekt-Transistor Logik und der gekoppelten Feldeffekt-Transistor Logik (das heißt, Umkehreinrichtungen der gekoppelten Feldeffekt-Transistor Logik, die die Schaltung in Fig. 5 ohne den zusätzlichen Feldeffekt-Transistor 58 der Eingangsverzweigung einschließen) mit einer dreifachen Ausgangsverzweigung. Diese frühen Ergebnisse eines Prototyps zeigen, daß die direkt gekoppelte Feldeffekt-Transistor Logik bei 200ºC nicht arbeitet (die Einrichtung hört bei ungefähr 175ºC auf, zu arbeiten); wohingegen gekoppelte Feldeffekt-Transistor Logik-Schaltungen fortfahren, bei 200º mit nur einer geringen Verschlechterung zu arbeiten.
Die Tabelle I zeigt den Spannungshub, die Unterschiede zwischen dem Strörabstand für den hohen Pegel (NMH) und dem Ströabstand für den niederen Pegel (NML) von gekoppelter Feldeffekt-Transistor Logik und direkt gekoppelter Feldeffekt-Transistor Logik bei Temperaturen von 20º C, 100ºC und 200ºC und bei einer dreifachen Ausgangsverzweigung. TABELLE 1 dreifache Ausgangsverzweigung Spannungshub
NML = Ströabstand für den niederen Pegel
NMH = Ströabstand für den hohen Pegel
CFL = gekoppelte Feldeffekt-Transistor Logik
DCFL = direkt gekoppelte Feldeffekt-Transistor Logik
Man kann sehen, daß die gekoppelte Feldeffekt-Transistor Logik wesentlich bessere Leistungseigenschaften als die direkt gekoppelte Feldeffekt-Transistor Logik bei allen Temperaturen hat. Der Spannungshub ist aus der graphischen Darstellung in Fig. 7A genommen. Die Fig. 7B und 7C sind graphische Darstellungen, die die direkt gekoppelte Feldeffekt-Transistor Logik mit der gekoppelten Feldeffekt- Transistor Logik in bezug auf die Temperatur und die Spannung vergleichen. Man kann sehen, daß die gekoppelte Feldeffekt-Transistor Logik eine logische Schaltung liefert, die in vielen Fällen verwendet werden kann, da sie nicht nur eine hohe Geschwindigkeit und eine niederen Stromverbrauch wegen ihres größeren Spannungshubs aufweist, sondern sie auch hohen Temperaturen widerstehen kann. Somit können die gekoppelten Feldeffekt-Transistor Logik-Schaltungen bei viel mehr Anwendungen als digitale Logikschaltungen nach dem Stand der Technik verwendet werden.
Die digitalen, logischen Schaltungen der Gruppe III-V der vorliegenden Erfindung liefern beträchtliche Vorteile gegenüber dem Stand der Technik, einschließlich der direkt gekoppelten Feldeffekt-Transistor Logik und der gepufferten Feldeffekt-Transistor Logik, dahingehend, daß sie eine größere Integrationsdichte, geringeren Leistungsverbrauch und höhere Geschwindigkeit aufweisen und bei höheren Temperaturen arbeiten. Die Attraktivität, gewerblich Einrichtungen dieser Art (das heißt gekoppelte Feldeffekt-Transistor Logik) herzustellen, wird auch stark unterstützt, da die gekoppelte Feldeffekt-Transistor Logik über größere Änderungen bei den Schwellenspannungen arbeitet und mit Versorgungsspannungen der Siliziumtechnologie, insbesondere der emittergekoppelten Logik kompatibel ist. Ferner sind Halbleiterverbindungen der Gruppe III-V, insbesondere GaAs, inhärent besser als die Siliziumtechnologie in den Bereichen der Geschwindigkeit und Verbrauchsleistung. (Im allgemeinen sind mit GaAs gebildete Einrichtungen 3- bis 5-mal schneller und leiten Energie 4- bis 6-mal besser als Siliciumeinrichtungen ab.) Die mit GaAs gebildeten, digitalen, logischen Schaltungen der vorliegenden Erfindung liefern überraschende Ergebnisse gegenüber denen, die erwartet werden, insbesondere in bezug auf die Änderungen der Schwellenspannung und auf die Temperatur. Ferner verwenden sie bestehende Verarbeitungstechnologie und sind mit den Versorgungsspannungsnormen der Siliziumeinrichtungen kompatibel, die sie für die gewerbliche Herstellung attraktiv machen.
In bezug auf die Verwendung von Feldeffekt-Transistoren mit Heteroübergang in der logischen Schaltung wird vorausgesagt, daß sich verbesserte Schaltungseigenschaften selbst gegenüber von jenen der Metall-Halbleiter-Feldeffekt-Transistor Schaltungen ergeben. In einem Feldeffekt-Transistor mit Heteroübergang wird eine Implantation vom p-Typ nur in dem Bereich des Substrats vorgesehen, auf dem ein Gate gebildet werden soll. Ein Gate wird dann auf dieser Implantation vom p-Typ gebildet. Dies verringert den Leckstrom, der von dem Gate zu der Source fließt, und sollte theoretisch die Schalteigenschaften der Einrichtung verbessern. Es wird vorausgesagt, daß die Betriebstemperatur auch gegenüber der von Metall-Halbleiter-Feldeffekt-Transistor- Schaltungen steigen kann. Der einzige Nachteil der Technologie für Feldeffekt-Transistoren mit Heteroübergang ist, daß sie schwierige Verarbeitungstechniken verlangt. Somit besteht bei der Wahl zwischen der Technologie für Metall-Halbleiter-Feldeffekt-Transistoren und der Technologie für Feldeffekt-Transistoren mit Heteroübergang ein Abwägen zwischen den schwierigeren Verarbeitungstechniken und der verbesserten Leistungscharakteristik von Feldeffekt-Transistor mit Heteroübergang Schaltungen verglichen mit den weniger schwierigeren Verarbeitungstechniken und den Leistungseigenschaften (die sehr gut aber nicht ganz so gut wie jene sind, die man von der Feldeffekt-Transistor mit Heteroübergang Technologie erwartet) der Metall-Halbleiter-Feldeffekt-Transistor Schaltungen.
Das Vorstehende wird als nur die Grundgedanken der Erfindung beschreibend betrachtet. Da sich ferner zahlreiche Abänderungen und Abwandlungen ohne weiteres für den Durchschnittsfachmann anbieten, ist es nicht erwünscht die Erfindung auf die genaue Konstruktion und Anwendungen zu begrenzen, die gezeigt und beschrieben worden sind, und demgemäß kann auf alle geeigneten Abänderungen und Äquivalente zugegriffen werden, die in den Bereich der beigefügten Ansprüche fallen. Beispielsweise kann die gekoppelte Feldeffekt-Transistor Logik-Umkehrschaltung, die den zusätzlichen Feldeffekt-Transistor 58 für die Eingangsverzweigung einschließt, der eine NICHTODER-Schaltung mit zwei Eingängen bildet, mit anderen NICHTODER-Schaltungen mit zwei Eingängen kombiniert werden, um irgendeine andere erwünschte, logische Schaltung zu bilden, das heißt NICHTODER-Tore mit drei Eingängen können hergestellt werden, indem ein anderer Feldeffekt-Transistor parallel zu dem Feldeffekt-Transistor 56 vorgesehen wird, usw. Ferner kann irgendeine Halbleiterverbindung der Gruppe III-V verwendet werden, wie beispielsweise InP.

Claims

1. Eine integrierte, logische Schaltung, umfassend: ein Halbleitersubstrat (60) aus einer Verbindung der Gruppe III-V;

eine Eingangssignalklemme (A);

eine Ausgangssignalklemme ( );

einen ersten Stromzuführknoten (VDD);

einen zweiten Stromzuführknoten (Vss);

einen ersten Feldeffekt-Transistor (24) auf dem genannten Halbleitersubstrat (20), der ein erstes Gate hat, das mit der Eingangssignalklemme (A) gekoppelt ist, eine erste Drain hat, die mit dem ersten Stromzuführknoten (VDD) gekoppelt ist, und eine erste Source hat;

einen zweiten Feldeffekt-Transistor (22) auf dem genannten Halbleitersubstrat (60), der ein zweites Gate hat, das mit der genannten ersten Source des genannten ersten Feldeffekt-Transistors (24) gekoppelt ist, eine zweite Source hat, die mit dem zweiten Stromzuführknoten (VSS) gekoppelt ist, und eine zweite Drain hat, die mit der Ausgangssignalklemme ( ) gekoppelt ist;

einen dritten Feldeffekt-Transistor (60) auf dem genannten Halbleitersubstrat, der ein drittes Gate hat, eine dritte Source hat, die mit dem dritten Gate gekoppelt ist, und eine dritte Drain hat, wobei der genannte erste Stromzuführknoten (VDD) mit der dritten Drain des genannten dritten Feldeffekt-Transistors gekoppelt ist und die dritte Source des dritten Feldeffekt-Transistors mit der Ausgangssignalklemme ( ) gekoppelt ist;

gekennzeichnet durch einen vierten Feldeffekt-Transistor (56) auf dem genannten Halbleitersubstrat, der eine vierte Drain, die mit der genannten ersten Source des genannten ersten Feldeffekt-Transistors (24) gekoppelt ist, ein viertes Gate hat und eine vierte Source hat, die mit dem genannten vierten Gate und dem zweiten Stromzuführknoten (Vss) gekoppelt ist; und in der der genannte erste bis vierte Feldeffekt-Transistor ein Feldeffekt-Transistor mit Heteroübergang (JFET) oder ein Metall-Halbleiter-Feldeffekt-Transistor (MESFET) ist, wobei der genannte erste und zweite Feldeffekt-Transistor (24, 22) eine erste Schwellenspannung haben, der genannte dritte und vierte Feldeffekt-Transistor (20, 56) eine zweite Schwellenspannung haben, die kleiner als die erste Schwellenspannung ist, und der Unterschied zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung gleich einer Konstanten ist, wobei die genannte Konstante gemäß der Weiten der genannten Feldeffekt-Transistoren bestimmt wird.

2. Eine integrierte, logische Schaltung, wie in Anspruch 1 angegeben, ferner dadurch gekennzeichnet, daß der genannte dritte Feldeffekt-Transistor (20) ein Verarmungstyp ist.

3. Eine integrierte, logische Schaltung, wie in Anspruch 1 oder 2 angegeben, ferner dadurch gekennzeichnet, daß der genannte vierte Feldeffekt-Transistor (56) ein Verarmungstyp ist.

4. Eine integrierte, logische Schaltung, wie in irgendeinem der Ansprüche 1-3 angegeben, ferner dadurch gekennzeichnet, daß der genannte vierte Feldeffekt-Transistor (56) ein Metall-Halbleiter-Feldeffekt-Transistor ist.

5. Eine integrierte, logische Schaltung, wie in Anspruch 4 angegeben, ferner dadurch gekennzeichnet, daß der genannte dritte Feldeffekt-Transistor (20) ein Metall- Halbleiter-Feldeffekt-Transistor ist.

6. Eine integrierte, logische Schaltung, wie in irgendeinem vorhergehenden Anspruch angegeben, ferner dadurch gekennzeichnet, daß der genannte erste und zweite Feldeffekt-Transistor (24, 22) Metall-Halbleiter-Feldeffekt-Transistoren sind.

7. Eine integrierte, logische Schaltung, wie in irgendeinem der Ansprüche 1 bis 3 angegeben, ferner dadurch gekennzeichnet, daß der genannten vierte Feldeffekt- Transistor (56) ein Feldeffekt-Transistor mit Heteroübergang ist.

8. Eine integrierte, logische Schaltung, wie in Anspruch 7 angegeben, ferner dadurch gekennzeichnet, daß der genannte dritte Feldeffekt-Transistor (20) ein Feldeffekt-Transistor mit Heteroübergang ist.

9. Eine integrierte, logische Schaltung, wie in Anspruch 7 oder 8 angegeben, ferner dadurch gekennzeichnet, daß der genannte erste und zweite Feldeffekt-Transistor (24, 22) Feldeffekt-Transistoren mit Heteroübergang sind.

10. Eine integrierte, logische Schaltung, wie in irgendeinem vorhergehenden Anspruch angegeben, ferner dadurch gekennzeichnet, daß der erste, vierte, dritte und zweite Transistor (24, 56, 20, 22) Weiten mit einem jeweiligen Verhältnis von ungefähr 2-2-2-5 haben.

11. Eine integrierte, logische Schaltung, wie in Anspruch 10 angegeben, ferner dadurch gekennzeichnet, daß die Weite von jedem des genannten ersten, vierten und dritten Transistors (24, 56, 20) im wesentlichen zwei Mikrometer ist, und in der die Weite des genannten zweiten Transistors (22) im wesentlichen fünf Mikrometer ist.

12. Eine integrierte, logische Schaltung, wie in irgendeinem vorhergehenden Anspruch angegeben, ferner dadurch gekennzeichnet, daß die zweite Schwellenspannung kleiner als null ist.

13. Eine integrierte, logische Schaltung, wie in Anspruch 12 angegeben, ferner dadurch gekennzeichnet, daß sie einschließt:

eine zweite Eingangssignalklemme (A'); und einen fünften Feldeffekt-Transistor (58) auf dem genannten Substrat (60), der die erste Schwellenspannung hat, ein Gate hat, das mit der zweiten Eingangssignalklemme (A') gekoppelt ist, eine Drain hat, die mit der genannten Drain des genannten ersten Transistors (24) und mit der ersten Stromquelle (VDD) gekoppelt ist, und eine Source hat, die mit der genannten Source des genannten ersten Transistors (24) gekoppelt ist.

14. Eine integrierte, logische Schaltung, wie in Anspruch 13 angegeben, die ferner dadurch gekennzeichnet, daß der genannten fünfte Transistor (58) ein Metall-Halbleiter-Feldeffekt-Transistor ist.

15. Eine integrierte, logische Schaltung, wie in Anspruch 13 angegeben, ferner dadurch gekennzeichnet, daß der genannte fünfte Transistor (58) ein Feldeffekt-Transistor mit Heteroübergang ist.

16. Eine integrierte, logische Schaltung, wie in irgendeinen der Ansprüche 13 bis 15 angegeben, ferner dadurch gekennzeichnet, daß die genannte logische Schaltung eine NICHTODER-Schaltung mit zwei Eingängen ist.

17. Eine integrierte, logische Schaltung, wie in Anspruch 13 angegeben, ferner dadurch gekennzeichnet, daß eine Mehrzahl der genannten NICHTODER-Schaltungen mit zwei Eingängen miteinander verbunden sind, um die genannten integrierten, logischen Schaltkreise zu bilden.

18. Eine integrierte, logische Schaltung, wie in irgendeinem der Ansprüche 1 bis 17 angegeben, ferner dadurch gekennzeichnet, daß die jeweiligen Stromquellen, die dem genannten ersten und zweiten Stromzuführknoten (VDD, VSS) Strom liefern, während des Betriebes der genannten logischen Schaltung mit Siliziumschaltungen kompatibel sind.

19. Eine integrierte, logische Schaltung, wie in irgendeinem der Ansprüche 1 bis 18 angegeben, ferner dadurch gekennzeichnet, daß die genannte logische Schaltung nur die erste und zweite Stromquelle einschließt.

20. Eine integrierte, logische Schaltung, wie in irgendeinem der Ansprüche 1 bis 19 angegeben, ferner dadurch gekennzeichnet, daß das genannte Substrat (60) GaAs einschließt.

21. Eine integrierte, logische Schaltung, wie in irgendeinem der Ansprüche 1-4 angegeben, ferner dadurch gekennzeichnet, daß die genannte logische Schaltung eine Mehrzahl von Ausgangsverzweigungs-Transistoren einschließt.

22. Eine integrierte, logische Schaltung, wie in irgendeinen der Ansprüche 1-21 angegeben, wobei die genannte logische Schaltung aus einer Kaskaden-Feldeffekt- Transistor-Logik (CFL) hergestellt ist.