DE3806570C2 - - Google Patents

Info

Publication number
DE3806570C2
DE3806570C2 DE19883806570 DE3806570A DE3806570C2 DE 3806570 C2 DE3806570 C2 DE 3806570C2 DE 19883806570 DE19883806570 DE 19883806570 DE 3806570 A DE3806570 A DE 3806570A DE 3806570 C2 DE3806570 C2 DE 3806570C2
Authority
DE
Germany
Prior art keywords
counting
sub
register
partial
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19883806570
Other languages
English (en)
Other versions
DE3806570A1 (de
Inventor
Eberhard 8000 Muenchen De Eckenberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19883806570 priority Critical patent/DE3806570A1/de
Publication of DE3806570A1 publication Critical patent/DE3806570A1/de
Application granted granted Critical
Publication of DE3806570C2 publication Critical patent/DE3806570C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/5055Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/509Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
    • G06F7/5095Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators word-serial, i.e. with an accumulator-register
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/62Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Description

Verfahren zum Zählen von in kurzen Zeitabständen aufeinander folgenden Ereignissen durch eine elektronische Zähleinrichtung und eine Zähleinrichtung zur Durchführung des Verfahrens.
Die Erfindung betrifft ein Verfahren zum Zählen von in kurzen Zeitabständen aufeinander folgenden Ereignissen durch eine elektronische Zähleinrichtung und eine Zähleinrichtung zur Durchführung des Verfahrens.
Zähleinrichtungen zum Zählen von Ereignissen können bekanntlich aus einem Zähler oder aus einem Register und einer Addiereinrichtung bestehen (vgl. Speiser, Ambros; Digitale Rechenanlagen; 2. Auflage; Berlin/Heidelberg/New York; Springer-Verlag; 1965; Seite 167). Im letzteren Fall wird bei einem durch einen Steuerimpuls ausgelösten Zählvorgang der in dem Register enthaltene aktuelle Zählerstand ausgelesen, um Eins erhöht und das Ergebnis als neuer Zählerstand in das Register zurückgeschrieben. Damit jeder Zählvorgang sicher erfaßt wird, muß die für einen Zählzyklus benötigte Zeit kleiner als die kleinste Impulsfolgezeit der zu zählenden Ereignisse oder Impulse sein.
Mit zunehmender Zählkapazität der Zähleinrichtungen vergrößert sich aber infolge der zusätzlichen Laufzeiten die für einen Zählzyklus benötigte Zeit, so daß derartige Zähleinrichtungen vielfach den gestellten Anforderungen nicht genügen. Zwar könnte man durch Verwendung von Bauelementen mit kürzeren Laufzeiten die Zeit für einen Zählzyklus verkürzen, jedoch reicht vielfach auch dies nicht aus, und schnellere Bauelemente bedingen außerdem höhere Kosten. Auch wäre es denkbar, die Zähleinrichtung aus zwei Zähleinheiten aufzubauen. Beide Einheiten könnten dann abwechselnd betrieben werden, so daß für jeden Zählvorgang die doppelte Verarbeitungszeit zur Verfügung steht. Zusätzlich wäre außerdem eine Addiereinrichtung erforderlich, die am Ende einer Folge zu zählender Ereignisse die Zählerstände der beiden Zähleinheiten summiert und den endgültigen Zäh­ lerstand ermittelt. Nachteilig an dieser Anordnung sind der größere Aufwand und die höheren Kosten.
Daher ist es Aufgabe der Erfindung, eine Lösung zu schaffen, die unter Anwendung von langsameren und preiswerteren Baustei­ nen einen möglichst kurzen Zählzyklus ermöglicht, so daß je­ der Zählvorgang sicher erfaßt wird.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Demnach besteht das erfindungsgemäße Verfahren darin, daß das Zählen in mehreren Zählkaskaden erfolgt. Kommt es während eines Zählvorgangs in einer dieser Zählkaskaden zu einem Übertrag für die jeweils nächstfolgende Zählkaskade, so wird der Übertrag zunächst zwischengespeichert und erst beim nächstfolgenden Zählvorgang berücksichtigt. Die anfallenden Überträge müssen also nicht durch gegebenenfalls mehrere Zählkaskaden weiterge­ leitet werden, sondern der Zählzyklus wird auf die Verarbei­ tungsdauer einer Zählkaskade beschränkt, und entsprechend schneller können die zu zählenden Ereignisse aufeinanderfolgen. Das endgültige Zählergebnis wird erst am Ende einer Folge von zu zählenden Ereignissen unter Berücksichtigung der noch zwi­ schengespeicherten Überträge ermittelt.
Für die Durchführung des erfindungsgemäßen Verfahren ist ge­ mäß Patentanspruch 2 zweckmäßig eine aus Register und Addier­ einrichtung bestehende Zähleinrichtung vorgesehen, bei der das Register in mehrere Teilregister unterteilt ist. Jeweils zusam­ men mit Addiereinrichtungen bilden die Teilregister Teilzähler, wobei die Teilregister eine zusätzlche Bitstelle aufweisen. Diese Teilzähler bilden die Zählkaskaden entsprechend dem Verfahren gemäß der Erfindung. Die Zwischenspeicherung eines während eines Zählvorgangs an einem der Teilzähler auf­ tretenden Ausgangsübertrags für den jeweils nächstfolgenden Teilzähler erfolgt in der zusätzlichen Bitstelle des zum nächst­ folgenden Teilzähler gehörigen Teilregisters. Erst beim nächst­ folgenden Zählvorgang wird der gespeicherte Ausgangsübertrag addiert. Zur Ermittlung des endgültigen Zählerstands ist mit den Teilzählern eine Einrichtung gekoppelt, die am Ende einer Folge von Zählvorgängen das Vorliegen von noch zwischengespei­ cherten Ausgangsüberträgen überwacht und diese verwertet.
Eine Weiterbildung der Erfindung bezieht sich auf die getrenn­ te Zählung verschiedener Ereignisse. Dazu weist jeder Teilzähler an­ stelle eines Teilregisters jeweils eine der Anzahl der getrennt zu zählenden Ereignisse entsprechende Anzahl von Teilregistern auf, wobei die einem Ereignis zugeordneten Teilregister aller Teilzähler gleichzeitig durch ein das Ereignis kennzeichnendes Identifikationszeichen auswählbar sind.
Einzelheiten der Erfindung werden nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläu­ tert. Im einzelnen zeigt
Fig. 1 eine Zähleinrichtung bekannter Art und
Fig. 2 eine Zähleinrichtung zur Durchführung des erfindungsge­ mäßen Verfahrens.
Gemäß Fig. 1 besteht eine bekannte Zähleinrichtung aus einem Re­ gister REG und einem Addierer ADD. Während eines durch den Zähltakt C 1 ausgelösten Zählvorgangs wird der in dem Register REG befindliche Inhalt ausgelesen, im Addierer ADD um Eins er­ höht und das Ergebnis in das Register REG wieder zurückgeschrieben.
Wie in Fig. 2 dargestellt, wird das Register REG aus Fig. 1 in mehrere Teilregister TR 0 bis TR 3 unterteilt. Diese bilden mit den Addiereinrichtungen A 0 bis A 3 jeweils die Teilzähler TZ 0 bis TZ 3. Die Teilregister TR 1 bis TR 3 der Teilzähler TZ 1 bis TZ 3 weisen eine zusätzliche Bitstelle z auf. Tritt beispiels­ weise im Teilzähler TZ 0 während eines Zählvorgangs ein Aus­ gangsübertrag c o auf, so wird dieser in der zusätzlichen Bit­ stelle z des zum nächstfolgenden Teilzähler TZ 1 gehörigen Teil­ register TR 1 zwischengespeichert und erst beim nächstfolgenden Zählvorgang als Eingangsübertrag c i des Addierers A 1 addiert.
Das Endergebnis in Form des endgültigen Zählerstands wird bei­ spielsweise durch die Steuereinrichtung EGST abhängig von einem Startsignal ST ermittelt, die mit den Ausgängen der zusätzli­ chen Bitstellen z der einzelnen Teilregister TR 1 bis TR 3 ge­ koppelt ist und diese nacheinander überprüft. Liegt ein Übertrag vor, wird ein zusätzlicher Arbeitstaktimpuls C 1 E ausgelöst, und es werden so am Ende einer Zählfolge eventuell zwischengespei­ cherte Ausgangsüberträge c o nach und nach aufsummiert.
Wird die Zähleinrichtung in Fig. 2 beispielsweise zum Zählen der in einem Programm einer Datenverarbeitungseinrichtung unterschiedlichen Befehle zum Erstellen einer Befehlsstatistik verwendet, so sind anstelle des einen Teilregisters TR . . . je­ weils mehrere Teilregister pro Teilzähler TZ 0 bis TZ 3 vorgese­ hen. Dabei werden die jeweils einem bestimmten Befehl zugeord­ neten Teilregister aller Teilzähler TZ 0 bis TZ 3 beispielsweise durch den im Befehl enthaltenen Operationscode OPCODE gleich­ zeitig ausgewählt. Zur Bildung des Endergebnisses für jede Be­ fehlsart muß dann die Steuereinheit EGST die vorangehend be­ schriebene Arbeitsfolge für jede einzelne Befehlsart nachein­ ander durchführen. Bei einer Datenverarbeitungsanlage mit Ser­ viceprozessor könnte auch dieser die Aufgabe der Steuerein­ richtung EGST übernehmen.

Claims (3)

1. Verfahren zum Zählen von in kurzen Zeitabständen aufeinan­ der folgenden Ereignissen durch eine elektronische Zähleinrichtung, dadurch gekennzeichnet, daß das Zählen in mehreren Zählkaskaden erfolgt, daß während eines Zählvor­ gangs ein in einer der Zählkaskaden auftretender Übertrag für die jeweils nächstfolgende Zählkaskade zunächst zwischengespei­ chert und erst während des nächstfolgenden Zählvorgangs berück­ sichtigt wird und daß das endgültige Zählergebnis erst am Ende einer Folge von Zählvorgängen unter Berücksichtigung der noch zwischengespeicherten Überträge ermittelt wird.
2. Zähleinrichtung zur Durchführung des Verfahrens nach An­ spruch 1, bestehend aus einem Register und einer Addiereinrich­ tung, wobei bei einem Zählvorgang der ausgelesene Registerin­ halt erhöht und das Ergebnis in das Register zurückgeschrieben wird, dadurch gekennzeichnet, daß daß Register (REG) in mehrere Teilregister (TR 0 bis TR 3) un­ terteilt ist, daß die Teilregister jeweils mit einer Addier­ einrichtung (A 0 bis A 3) Teilzähler (TZ 0 bis TZ 3) bilden und eine zusätzliche Bitstelle (z) aufweisen, wobei ein während eines Zählvorgangs an einem der Teilzähler (TZ 0, TZ 1 oder TZ 2) auftretender Ausgangsübertrag (c o ) für den jeweils nächstfolgen­ den Teilzähler (TZ 1, TZ 2 oder TZ 3) in der zusätzlichen Bitstelle (z) des zum nächstfolgenden Teilzähler (TZ 1, TZ 2 oder TZ 3) ge­ hörigen Teilregisters (TR 1, TR 2 oder TR 3) zunächst zwischenge­ speichert und erst beim nächstfolgenden Zählvorgang addiert wird, und daß mit den Teilzählern (TZ 0 bis TZ 3) eine Einrich­ tung (EGST) gekoppelt ist, die am Ende einer Folge von Zählvor­ gängen das Vorliegen von in den zusätzlichen Bitstellen (z) der Teilregister (TR 1, TR 2 oder TR 3) gespeicherten Ausgangsüberträ­ gen (c o ) überwacht und anhand dieser zwischengespeicherten Aus­ gangsüberträge (c o ) den endgültigen Zählerstand ermittelt.
3. Zähleinrichtung nach Anspruch 2 für die getrennte Zählung verschiedener Ereignisse, beispielsweise der in einem Programm von Datenverarbeitungseinrichtungen auftretenden unterschied­ lichen Befehle, dadurch gekennzeichnet, daß anstelle eines Teilregisters (TR 0 bis TR 3) jeweils eine der Anzahl der getrennt zu zählenden Ereignisse entsprechende An­ zahl von Teilregistern je Teilzähler (TZ 0 bis TZ 3) vorgesehen ist, und daß die jeweils einem der Ereignisse zugeordneten Teil­ register aller Teilzähler durch ein das Ereignis kennzeichnen­ des Identifikationszeichen, beispielsweise den Operationscode (OPCODE), gleichzeitig auswählbar sind.
DE19883806570 1988-03-01 1988-03-01 Verfahren zum zaehlen von in kurzen zeitabstaenden aufeinander folgenden ereignissen durch elektronische zaehleinrichtungen und entsprechende zaehleinrichtungen Granted DE3806570A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883806570 DE3806570A1 (de) 1988-03-01 1988-03-01 Verfahren zum zaehlen von in kurzen zeitabstaenden aufeinander folgenden ereignissen durch elektronische zaehleinrichtungen und entsprechende zaehleinrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883806570 DE3806570A1 (de) 1988-03-01 1988-03-01 Verfahren zum zaehlen von in kurzen zeitabstaenden aufeinander folgenden ereignissen durch elektronische zaehleinrichtungen und entsprechende zaehleinrichtungen

Publications (2)

Publication Number Publication Date
DE3806570A1 DE3806570A1 (de) 1989-09-07
DE3806570C2 true DE3806570C2 (de) 1990-02-08

Family

ID=6348528

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883806570 Granted DE3806570A1 (de) 1988-03-01 1988-03-01 Verfahren zum zaehlen von in kurzen zeitabstaenden aufeinander folgenden ereignissen durch elektronische zaehleinrichtungen und entsprechende zaehleinrichtungen

Country Status (1)

Country Link
DE (1) DE3806570A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02259926A (ja) * 1989-03-31 1990-10-22 Hitachi Ltd 加算制御方式
DE19736057A1 (de) * 1997-08-20 1999-02-25 Horst Hartmann Verfahren zum Zählen von Bewegungen in einem Werkzeug und dessen Anordnung
DE29723579U1 (de) 1997-08-20 1999-04-08 Eichhorn, Reiner Kurt, 64720 Michelstadt Anordnung zum Zählen von Bewegungen

Also Published As

Publication number Publication date
DE3806570A1 (de) 1989-09-07

Similar Documents

Publication Publication Date Title
DE3505440C2 (de)
DE2551239A1 (de) Datenverarbeitungsanlage
DE2914072C2 (de) Schaltungsanordnung zur Ermittlung der Periodendauer und/oder davon abgeleiteten Größen eines im wesentlichen periodischen Signals
DE3806570C2 (de)
EP0207284B1 (de) Verfahren zur Synchronisierung von Rechtecksignalen
DE1929288A1 (de) Rechenzaehler und Zaehlverfahren
DE2838102C2 (de) Verfahren zum Messen der Dauer von Ereignissen in rechnergesteuerten Anlagen, insbesondere für Verkehrsmessung in Fernmeldeanlagen
DE2343478C3 (de) Verfahren zum eindeutigen Ablesen des Inhaltes eines elektronischen Binärzählers
DE2362230C3 (de) Gerät zur Erfassung der maximalen mittleren Leistung, die in jeweils zeitgleichen Meßperioden eines Überwachungszeitraumes von enem mit einem Festmengengeber ausgestatteten Verbraucher aufgenommen wird
DE3421728C2 (de)
DE2516374A1 (de) Einrichtung zur erfassung von zaehlerstaenden in einem prozessrechner
DE4334633C1 (de) Verfahren und Schaltungsanordnung zur Auswertung stochastisch auftretender Meßwerte
DE4407573C1 (de) Datenverarbeitungsanlage mit Einrichtungen zur Aufzeichnung von bei Programmabläufen wirksam werdenden Steuersignalen und/oder Adressen
DE3130409C2 (de) Verfahren zum Starten von Programmen in variablen Zeitabständen in Zentralsteuerwerken von Fernsprechvermittlungsanlagen
DE1762081C2 (de) Schaltungsanordnung für Verkehrsmessungen in Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE4028997C2 (de)
DE2343478A1 (de) Verfahren zum eindeutigen ablesen des inhaltes eines binaerzaehlers
DE2730794A1 (de) Speichereinrichtung
DE2909888C2 (de) Verfahren zur Erfassung und Verarbeitung von Zählimpulsen in einem Prozeßrechner
DE1124278B (de) Elektronisches Verfahren zur digitalen Ermittlung von Beschleunigung und zurueckgelegtem Weg bei Bewegungsvorgaengen
DE2453068A1 (de) Histogrammetrische vorrichtung zur messung und bestimmung der dauer von signalen
DE1224363B (de) Schaltungsanordnung zur Zaehlung des gleichzeitigen Auftretens mehrerer gleichartiger Signalspannungen an mehreren Signalleitungen
DE2642420A1 (de) Elektronischer rechner
DE1798091A1 (de) Ablesevorrichtung fuer ein Bandmass
DE2608692A1 (de) Rechnender digitaler zaehler

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee