DE3804080C2

DE3804080C2 - Verfahren und Vorrichtung zur digitalen Decodierung

Info

Publication number: DE3804080C2
Application number: DE3804080A
Authority: DE
Inventors: Hideo Kishimoto; Keizo Sugita; Makoto Yoshitoshi
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1987-02-16
Filing date: 1988-02-10
Publication date: 1994-08-18
Anticipated expiration: 2008-02-11
Also published as: FR2611100B1; DE3804080A1; US4815107A; FR2611100A1

Description

Die Erfindung betrifft ein Verfahren zur Decodierung von in einem Übertragungskanal verzerrten Empfangswellenformen, von denen jede eines der m Codesignale eines m-wertigen Codes re präsentiert. Die Erfindung betrifft ferner eine zur Durchfüh rung des Verfahrens geeignete digitale Decodiervorrichtung.

Fig. 1 zeigt ein Beispiel einer herkömmlichen Decodiervor richtung. Wenn zum Beispiel die in Fig. 2A dargestellte digi tale Information unter Verwendung des Manchestercodes über tragen wird, so werden die Nullen ("0") der zu übertragenden Information in eine High-Low-Folge (nachfolgend wegen des enthaltenen Übergangs von hohem auf niedrigen Pegel Abfall flanke genannt), umgeformt, während die Einsen ("1") in eine Low-High-Folge (nachfolgend entsprechend Anstiegsflanke genannt), umgeformt werden. Diese Sendewellenform ist in Fig. 2B dargestellt. Die Übertragung der Wellenform erfolgt über eine Leitung oder ein ähnliches Übertragungssystem. Die Wel lenform wird aufgrund der Übertragungskennlinien verzerrt, so daß die in Fig. 2C dargestellte, leicht schwankende Wellen form erhalten wird. Die verzerrte Wellenform wird empfangen und einem Eingangsanschluß 10 zugeführt, von dem aus sie zu einem Entzerrer 11 gelangt, wo die Übertragungsverzerrung der Empfangswellenform korrigiert wird. Die korrigierte Wellen form wird durch einen Komparator 12 mit einer von einer Bezugsspannungsquelle 13 abgegebenen Referenzspannung V_R verglichen und in eine Binär-Wellenform mit hohen und niedri gen Pegeln gebracht, wie sie in Fig. 2D gezeigt ist. Die so geformte Wellenform gelangt an einen Takt-Regenerierschal tungsteil 14 sowie einen Abtastschaltungsteil 15. Auf der Grundlage der Signalflanken in der Ausgangswellenform des Komparators 12 erzeugt der Takt-Regenerierschaltungsteil 14 an seinem Ausgang einen Abtasttakt, dessen Frequenz doppelt so hoch ist wie die Übertragungs-Bitrate, und der gegenüber den Signalflanken um 90° in der Phase nacheilt, wie in Fig. 2E zu sehen ist. Der Abtastschaltungsteil 15 tastet die Aus gangswellenform des Komparators 12 mit einem in der Frequenz halbierten Takt des regenerierten Takts ab und erzeugt die in Fig. 2F dargestellte ursprüngliche Sendewellenform. Der Takt- Regenerierschaltungsteil 14 ist für gewöhnlich derart ausge bildet, daß ein durch Anlegen des empfangenen Signals an eine Differenzierschaltung erzeugtes Impulssignal einer Phasenre gelschleife zugeführt wird, um einen Takt zu erhalten, der mit den Signalflanken in der Ausgangswellenform des Kompara tors synchronisiert ist, und die Phase des so erhaltenen Taktsignals um 180° verzögert wird (das heißt, 90° hinter dem Sende-Bit), womit der Abtasttakt regeneriert ist. Der Ab tastschaltungsteil 15 kann durch ein D-Flipflop realisiert sein. Die Ausgangswellenform des Abtastschaltungsteils 15 gelangt an einen Decodierschaltungsteil 16, der eine "0" oder "1" abgibt, abhängig davon, ob die Eingangswellenform eine Abfallflanke oder eine Anstiegsflanke darstellt. Auf diese Weise werden gemäß Fig. 2G die Daten der ursprünglich gesen deten Information erhalten.

Wenn die Übertragungsstrecke lang ist und die Übertragungs leitung Brücken-Anzapfpunkte enthält, besitzt die Übertra gungskennlinie keinen flachen Frequenzgang, und die Sendewellenform wird einer Verzerrung ausgesetzt, wie in Fig. 2C gezeigt ist. Die übertragenen Informationsbits "0" und "1" entsprechen im Manchestercode einer Abfallflanke bzw. einer Anstiegsflanke. Wenn die Übertragungsverzerrung nicht zu groß ist, so erhält man das in Fig. 3A dargestellte sogenannte Augenmuster, welches man durch Überlagern jeweiliger Bits der Empfangswellenform für die gleiche Zeitspanne erhält. Erhält man das dargestellte offene Augenmuster, so ist es möglich, exakt zu bestimmen, ob es sich bei der Empfangswellenform um eine Abfallflanke oder eine Anstiegesflanke handelt, indem man die Abtastpunkte in geeigneter Weise auswählt, das heißt die Zeitpunkte sowie die Referenzspannung V_R für den Ver gleich des empfangenen Signalpegels in dem Komparator 12, wie in Fig. 3A durch Kreuzchen angedeutet ist. Wenn die Übertra gungsverzerrung jedoch sehr groß ist, ist das Augenmuster nicht geöffnet, wie es in Fig. 3B dargestellt ist, und man kann die gesendete Information nicht exakt reproduzieren. Bei starker Verzerrung in dem Übertragungssystem ist es üblich, ein Verfahren zu verwenden, bei welchem die Übertragungskenn linie durch den Entzerrer 11 zum Öffnen des Augenmusters kom pensiert wird, so daß man das in Fig. 3A erhaltene Augenmu ster erhält. Bei dem Entzerrer handelt es sich um ein Filter, dessen Kennlinie zu dem Frequenzgang des Übertragungssystems invers ist. Dieses Filter kann sowohl als Analogfilter als auch als Digitalfilter ausgebildet sein.

Der zum Korrigieren der Übertragungskennlinie eingesetzte Entzerrer in Form eines Analogfilters wird durch ein oder mehrere LC-Filter oder aktive RC-Filter gebildet.

Der Entzerrer mit Digitalfilter korrigiert ebenfalls die Übertragungskennlinie durch ein Filter, dessen Kennlinie zu der Übertragungskennlinie invers ist, also ähnlich wie beim Analogfilter, jedoch unterscheidet sich das Verfahren zur Realisierung des Filters von dem Fall des Analogfilters. Fig. 4 zeigt ein Beispiel für die Ausgestaltung des Digitalfil ters. Eine an einen Eingang 10 angelegte Wellenform wird durch einen Analog/Digital-Umsetzer (im folgenden: ADU) 11a abgetastet und dadurch digitalisiert, und das digitale Aus gangssignal wird mehreren, in Kaskade geschalteten Verzöge rungskreisen 11b zugeführt, um in jedem von diesen um ein Abtastintervall verzögert zu werden. Das Ausgangssignal des ADU 11a und das Ausgangssignal jedes Verzögerungskreises 11b werden auf einen Multiplizierer 11d gegeben, wodurch sie mit einem in einem Koeffizientenregister 11c gespeicherten Wert multipliziert werden, und die Produkt-Ausgangssignale werden in einem Addierer 11e addiert. Das Summen-Ausgangssignal ge langt über einen DAU (Digital/Analog-Umsetzer) 11f, so daß man ein Signal in Analogform erhält. Dieses Filter führt die Verarbeitung im Zeitbereich durch. Ein Filter mit einer ge wünschten Kennlinie kann man dadurch erhalten, daß man die Anzahl von Stufen der Verzögerungskreise 11b, die Koeffizien tenregister 11c und die Multiplizierer 11d ebenso wie die Werte der Filterkoeffizienten in den Registern 11c entspre chend einstellt.

Bei der herkömmlichen Decodiervorrichtung mit Entzerrer, wie sie in Fig. 1 gezeigt ist, muß man den Koeffizienten jeder Stufe des in Fig. 4 dargestellten Filters so bestimmen, daß die komplexe Übertragungskennlinie korrigiert werden kann. Um die Filterkoeffizienten zu bestimmen, wird ein im folgenden als Lernmuster bezeichnetes bestimmtes Bitmuster vom Sender aus übertragen, zum Beispiel vor der eigentlichen Informa tionsübertragung, und die Decodiervorrichtung auf der Emp fangsseite bestimmt die Filterkoeffizienten derart, daß aus dem Empfangssignal das bekannte übertragene Bitmuster korrekt decodiert werden kann. Bei diesem Übungs- oder Lernvorgang der Decodiervorrichtung entsprechend den Übertragungskennli nien, ruft der herkömmliche Entzerrer das Senden von Lernda ten im Umfang von mehr als 1 K Bit auf. Dies stellt eine beträchtliche Einschränkung der Effizienz der Übertragung dar, insbesondere bei kurzen Datenpaketen in der LAN-Bussy stem-Übertragung. Der Grund dafür ist der, daß aufgrund der Schwankung der Übertragungskennlinien mit der Stelle des Bus ses, an der ein Terminal auf der Senderseite angeschlossen ist, dem Empfang der Information das Üben oder Lernen der Empfangskennlinien für jede verschiedener Sendeseiten voraus gehen muß. Ein anderer Grund besteht darin, daß die zu über tragende Information in praktisch allen Fällen auf Dutzende oder Hunderte von Bits beschränkt ist. Es ist also verständ lich, daß die Übertragung von Lerndaten im Umfang von 1 K Bits oder mehr im Hinblick auf die wirtschaftliche Ausnutzung der Busleitung äußerst unerwünscht ist.

Für die Korrektur komplizierter Übertragungskennlinien steigt die Anzahl von Filterstufen gemäß Fig. 4 unvermeidlich an, und da jede Filterstufe einen Multiplizierer 11d benötigt, ist insgesamt ein großer Hardwareaufwand erforderlich. Dies macht den Gesamt-Hardwareaufwand für das Filter so groß, daß seine wirtschaftliche Realisierung kaum möglich ist. Außerdem stellt der Einsatz der Multiplizierer 11d ein Hindernis für die Hochgeschwindigkeitsverarbeitung dar.

Wenn die Kennlinie der Übertragungsleitung schlecht ist und die Empfangswellenform erheblich beeinträchtigt ist, wie oben erläutert wurde, ist das herkömmliche Verfahren zum Kompensieren der Kennlinie der Übertragungsleitung mit Hilfe eines Entzerrers gekennzeichnet durch schlechte Übertragungs- Effizienz, schwierig zu realisierende Hochgeschwindigkeits übertragung und eine Zunahme des Hardwareaufwands für den Entzerrer, einhergehend mit einem erheblichen Kostenaufwand für den Decodierer.

Eine Entzerrung mit Hilfe der oben beschriebenen sogenannten "matched filter" Technik ist aus der Druckschrift IEEE Trans., Band. IT-28, November 1982, Seiten 890-904, U. Padan "Adaptive Digital Matched Filters" bekannt.

Aus der Druckschrift J. Swoboda "Codierung zur Fehlerkorrek tur und Fehlererkennung", Oldenburg Verlag 1973, Seite 173, ist ein "Korrektur durch Listenvergleich" genanntes Fehler korrekturverfahren zur Korrektur fehlerhafter Codewörter be kannt. Dabei wird ein empfangenes Codewort der Reihe nach mit allen möglichen Codewörtern verglichen und jeweils die Distanz bestimmt. Das Codewort, das zu dem empfangenen Code wort die geringste Distanz aufweist, wird als Ergebnis der Korrektur betrachtet.

Aus der DE 34 14 969 A1 ist eine Funkempfangseinrichtung für Morsesignale oder Fernschreibsignale bekannt. Die bekannte Einrichtung erhält einen Signaldetektor bestehend aus einem eingangsseitigen Diskriminator und einem ihm nachgeschalteten Signaldecoder. Beim Empfang von Fernschreibsignalen ist eine Einrichtung vorgesehen, die den Signaldetektor automatisch an den Typ des jeweils empfangenen Fernschreibsignals anpaßt. Der Diskriminator unterscheidet das ihm zugeführte Eingangs signal danach, ob es einer "1" oder eine "0" entspricht, und gibt entsprechende Information über gesonderte Leitungen an den Signaldecoder. Die Einstellung des Signaldecoders erfolgt mittels einer Rechenschaltung, die ein Signalhistogramm erzeugt und dieses mit gespeicherten typischen Histogrammen für verschiedene Fernschreibsignaltypen vergleicht. Bei dem Histogramm handelt es sich um Mittelwerte der zeitlichen Dauer von Information und Pausen im empfangenen Signal.

Aus der DE 32 47 307 A1 sind ein Verfahren und eine Vorrich tung zur Entzerrung von binären Empfangssignalen bekannt, die in einem Übertragungskanal verzerrt wurden. Bei diesem Stand der Technik besteht das Empfangssignal aus einer binären Impulsfolge, die sich aus einem Bitmuster als Vorsequenz, einem Startbyte und dem eigentlichen die Information enthal tenen Telegramm zusammensetzt. Aus dem verzerrten Empfangs signal wird mit Hilfe adaptiver Schwellwerte das ursprüngli che rechteckförmige Sendesignal zurückgewonnen. Die Vorse quenz dient dabei als Lernmuster zur anfänglichen Errechnung der Schwellwerte. Das Empfangssignal ist ein "Chirp"-fre quenzmoduliertes Signal, das zunächst in einem Quadratur- Demodulator demoduliert wird. Die von einem "1"-Kanal und einem "0"-Kanal dieses Demodulators gelieferten Ausgangssi gnale werden mittels eines Multiplexers abwechselnd abge tastet, wobei die Abtastfrequenz ein ganzzahliges Vielfaches der Bitrate des Eingangssignals ist. Die einzelnen Abtast werte werden für jeden Kanal gesondert mit diskreten Schwellenwerten verglichen. Wenn mehr Abtastwerte des "1"- Kanals über dem jeweiligen Schwellenwert liegen als Abtast werte des "0" -Kanals über den ihren, dann wird entschieden, daß es sich bei dem momentanen Bit um ein "1"-Bit handelt, anderenfalls um ein "0"-Bit. Die Schwellenwerte werden stän dig neu aufgrund des Werts beim vorherigen Bit, der Differenz aus dem Mittelwert der jeweiligen Abtastwerte gleicher Abtastnummer und dem zugeordneten Schwellenwert des vor herigen Bits sowie einer Gewichtungskonstante errechnet. Die ses bekannte Verfahren hat zwar eine kürzere Konvergenzzeit für die Adaptierung der Schwellenwerte, als dies beim oben beschriebenen Stand der Technik des "matched filter" der Fall ist, versagt aber bei extrem starker Verzerrung und ist nur für binäre Signale geeignet.

Aufgabe der Erfindung sind die Schaffung eines Verfahrens und einer zu seiner Durchführung geeigneten einer digitalen Deco diervorrichtung, die bei einem Übertragungssystem einsetzbar sind, in welchem eine übertragene Wellenform erheblich ver zerrt sein kann, und die die Verwendung eines relativ kurzen Lernmusters und damit einer kurzen Lernphase erlauben.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und eine Vorrichtung gemäß Anspruch 6 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Ein Vorteil der Erfindung ist darin zu sehen, daß das Lern- Bitmuster zum Erhalt der die Übertragungscharakteristik repräsentierenden Referenzwellenformen kurz und mithin die Zeit für den Lernvorgang ebenfalls kurz ist.

Die erfindungsgemäße Decodiervorrichtung speichert vorab als Referenzwellenformen Empfangswellenformen, die der zu senden den Information entsprechen, und sie decodiert die gesendete Information dadurch, daß sie die Empfangswellenform mit den vorab gespeicherten Referenzwellenformen vergleicht. Folglich wird die Decodierung praktisch nicht durch die Verzerrung und Beeinträchtigung der Empfangswellenform beeinflußt. Außerdem ist die erfindungsgemäße Decodiervorrichtung in der Lage, eine Änderung der Übertragungskennlinie in einfacher Weise dadurch zu berücksichtigen, daß die zum Vergleich herangezo gene Referenzwellenform geändert wird. Die Vorrichtung ist also im Aufbau einfach und in hohem Maße flexibel. Weiterhin läßt sich die Decodiervorrichtung mit Akkumulatoren und Sub trahierern aufbauen, ohne das Multiplizierer benötigt werden. Dies bedeutet hohe Wirtschaftlichkeit und die Möglichkeit des Hochgeschwindigkeitsbetriebs.

Im Fall der Übertragung über mehrere hundert Meter kann das Üben oder Lernen der Empfangskennlinie in der Decodiervor richtung dadurch geschehen, daß ein lediglich 10 bis 20 Bits umfassendes Lernmuster gesendet wird. Folglich ermöglicht die Erfindung eine äußerst effiziente Übertragung kurzer Pakete über LAN oder dergleichen.

Außerdem kann die erfindungsgemäße Decodiervorrichtung auch in einem nicht-linearen Übertragungssystem verwendet werden, da die Wellenformen selbst verglichen werden. Dies bedeutet: Ein Decodieren kann selbst dann erreicht werden, wenn der ADU des verwendeten Empfängers gesättigt ist. Der Pegel des Emp fängers braucht lediglich auf den niedrigsten Empfangssignal- Pegel voreingestellt zu werden, so daß die Notwendigkeit einer Pegelregelung, zum Beispiel einer AGC, entfällt. Dies vereinfacht nicht nur den Schaltungsaufbau der Decodiervor richtung, sondern spart außerdem Zeit für die Pegeleinstel lung und mithin Zeit für den gesamten Lernvorgang.

Da die Bit-Synchronisation aus der Korrelation zwischen Wel lenformen erhalten wird, besteht nicht die Notwendigkeit, ein spezielles Signal für die Synchronisation zu senden, bevor die eigentliche Signalübertragung stattfindet. Dies reduziert die für die Übung benötigte Zeit ebenfalls.

Die Erfindung wird nachfolgend im Zusammenhang mit einem metalli schen Übertragungskabel erläutert. Selbstverständlich läßt sich die Erfindung bei praktisch jedem beliebigen Übertragungssystem einsetzen. Das heißt: Die Decodiervorrich tung kann eingesetzt werden bei Drahtübertragungssystemen mit metallischen Kabeln, Koaxialkabeln, Lichtleitern und ähnli chen Kabeln, außerdem bei drahtlosen Übertragungssystemen, bei denen die Übertragung durch Licht, elektromagnetische Wellen, zum Beispiel Mikrowellen, Millimeterwellen und der gleichen erfolgt. Außerdem kommen Übertragungssysteme mit Schallwellen, zum Beispiel Ultraschallwellen-Übertragungssy steme in Betracht. Die erfindungsgemäße Decodiervorrichtung ist auch verwendbar bei einem Übertragungssystem, welches eine Kombination der genannten Übertragungsmedien beinhaltet. Eingesetzt werden kann die erfindungsgemäße Decodiervorrich tung zum Beispiel als Modem in Verbindung mit einem Telefon netz, als Übertragungssystem zur Bildung eines digitalen Netzwerkes und als Sender/Empfänger eines LAN-Systems.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild einer herkömmlichen, mit einem Entzerrer ausgestatteten Decodiervorrichtung,

Fig. 2A bis 2G Wellenformdiagramme zur Veranschaulichung der Arbeitsweise der in Fig. 1 gezeigten Decodiervorrich tung,

Fig. 3A und 3B Diagramme von Augenmustern einer Empfangswel lenform,

Fig. 4 ein Blockdiagramm eines Beispiels für die Ausgestal tung des in Fig. 1 dargestellten Entzerrers,

Fig. 5 ein Blockschaltbild einer Ausführungsform der erfin dungsgemäßen Decodiervorrichtung,

Fig. 6A bis 6C Wellenformdiagramme, die die Arbeitsweise der in Fig. 5 gezeigten Decodiervorrichtung veranschauli chen,

Fig. 7 ein Blockschaltbild einer weiteren Ausführungsform der erfindungsgemäßen Decodiervorrichtung,

Fig. 8 ein Blockdiagramm einer modifizierten Form der in Fig. 5 gezeigten Decodiervorrichtung, hier ausgestattet mit einer Empfangs-Lernfunktion,

Fig. 9 eine Schaltungsskizze eines Beispiels für die Ausge staltung eines in der Anordnung nach Fig. 8 verwende ten Zählers 29,

Fig. 10 ein Blockdiagramm einer weiteren Ausführungsform der erfindungsgemäßen Decodiervorrichtung,

Fig. 11 ein Wellenformdiagramm, das die Arbeitsweise der Aus führungsform nach Fig. 10 veranschaulicht,

Fig. 12 ein Blockschaltbild eines Beispiels für die Anordnung des in Fig. 1d dargestellten Informations-Unterschei dungsschaltungsteils 40,

Fig. 13A bis 13C Wellenformdiagramme, die veranschaulichen, wie die Empfangswellenform eines gegebenen Informa tionsbits durch die vorausgehenden Bits beeinflußt wird,

Fig. 14 ein Blockdiagramm einer weiteren Ausführungsform der erfindungsgemäßen Decodiervorrichtung,

Fig. 15 ein Blockschaltbild eines Beispiels für die Ausge staltung des in Fig. 14 dargestellten Informations- Unterscheidungsschaltungsteils 46,

Fig. 16 ein Blockdiagramm einer modifizierten Ausführungsform der in Fig. 14 gezeigten Decodiervorrichtung, hier zusätzlich ausgestattet mit einer Empfangs-Lernfunk tion,

Fig. 16A und 16B Zustandsdiagramme zur Schaffung eines Lernmu sters,

Fig. 17 eine Schaltungsskizze eines Beispiels für den in Fig. 16 dargestellten Zähler 29,

Fig. 18 ein Blockschaltbild einer weiteren Ausführungsform der erfindungsgemäßen Decodiervorrichtung,

Fig. 19 ein Blockschaltbild einer vereinfachten Form der Aus führungsform nach Fig. 18,

Fig. 20 ein Blockschaltbild einer modifizierten Form der in Fig. 5 gezeigten Decodiervorrichtung, hier zusätzlich ausgestattet mit einer auf der Korrelation von Wel lenformen basierenden bitsynchronen Korrekturfunk tion,

Fig. 21A und 21B Wellenformdiagramme zur Veranschaulichung des Vergleichs der Wellenformen nach Fig. 20,

Fig. 22A und 22B Impulsdiagramme, die die Synchronkorrektur nach Fig. 20 veranschaulichen,

Fig. 23 eine Schaltungsskizze eines Beispiels für den Taktge berschaltungsteil 22 in Fig. 20,

Fig. 24 ein Blockdiagramm einer vereinfachten Form des Aus führungsbeispiels nach Fig. 20,

Fig. 25 eine Schaltungsskizze eines Beispiels des Taktgeber schaltungsteils 22 in Fig. 24,

Fig. 26 ein Blockschaltbild einer modifizierten Ausführungs form der Decodiervorrichtung nach Fig. 20, hier aus gestaltet für Korrelationswellenformen für mehrere Bits, und

Fig. 27 eine Schaltungsskizze eines Beispiels der Ausgestal tung des Taktgeberschaltungsteils 22 in Fig. 26.

Fig. 5 zeigt in Blockform ein Ausführungsbeispiel der erfin dungsgemäßen Decodiervorrichtung. Grob gesagt, enthält die Decodiervorrichtung einen Taktgeber 22, der aus dem Empfangs signal ein Taktsignal reproduziert und aus dem Taktsignal verschiedene Zeitsteuersignale ableitet, einen Referenzwel lenform-Speicherschaltungsteil 20, in welchem Referenzwellen formen für Vergleiche abgespeichert sind, einen Wellenform- Vergleicherschaltungsteil 19 zum Vergleichen der Empfangswel lenform mit den Referenzwellenformen, und einen Ausgabeschal tungsteil, 21, der gesendete Information anhand des Ver gleichsergebnisses reproduziert und die reproduzierte Infor mation ausgibt. Der Wellenform-Vergleicherschaltungsteil 19 besteht aus einem ADU 23, der das Empfangssignal mit einem Abtastsignal S, das in dem Taktgeber 22 erzeugt wird, abta stet, um es in ein digitales Signal umzusetzen, Subtrahierern 24-1 und 24-2, die die Referenzwellenformen und die digitali sierte Empfangswellenform voneinander subtrahieren, Absolut wertschaltungen 25-1 und 25-2, die die Absolutwerte der Sub traktions-Ergebnisse, das heißt der Differenzen zwischen den Referenzwellenformen und der Empfangswellenform, ausgeben, und Akkumulatoren 26-1 und 26-2, welche sukzessive diese Dif ferenzen addieren und sie in Registern speichern. Der Refe renzwellenform-Speicherschaltungsteil 20 setzt sich zusammen aus einem ersten und einem zweiten Referenzwellenformspeicher (einem "0"- und einem "1"-Referenzwellenformspeicher) 27-1 und 27-2, in denen digitale Daten, erhalten durch Abtasten von der Information "0" und "1" entsprechenden Emp fangswellenformen an n Punkten, als Referenzwellenformen gespeichert sind, und einem Adreßdecoder 28, der mit dem Abtastsignal S von dem Taktgeber 22 hochzählt und von einem Rücksetzsignal R zurückgesetzt wird, um Adreßdaten für das sequentielle Auslesen der Referenzwellenform-Daten zu erzeu gen. Der Ausgabeschaltungsteil für die decodierte Informa tion, 21, enthält einen Subtrahierer 31, der die Ausgänge der zwei Akkumulatoren 26-1 und 26-2 vergleicht, und ein D- Flipflop, das ein Borgesignal von dem Subtrahierer 31 fest hält, und er liefert dies als decodierte Information an den Ausgangsanschluß 33.

Es sei als Beispiel angenommen, die Informationsbits oder Codesymbole "0" und "1" eines Binärcodes, die in Fig. 6A bei (a) bzw. (b) dargestellt sind, würden als Manchestercodes geliefert und am Eingangsanschluß 18 empfangen, und zwar in der in Fig. 6A bei (c) bzw. (d) dargestellten Form. In dem ersten und dem zweiten Referenzwellenformspeicher 27-1 und 27-2 sind als Referenzwellenformen vorab typische Empfangs wellenformen, die den Informationsbits "0" und "1" entspre chen, gespeichert worden, wobei diese Wellenformen durch die Übertragungskennlinie der Übertragungsleitung, an die die Decodiervorrichtung angeschlossen ist, verzerrt wurden. Die den Informationsbits "0" und "1" entsprechenden Referenzwel lenformen haben zum Beispiel die bei (e) bzw. bei (f) in Fig. 6A dargestellte Form. Sie werden jeweils in Form von n Abtastwerten als digitale Daten vorgespeichert.

Nach Anlegen des Empfangssignals an den Eingangsanschluß 18 stellt der Taktgeber 22 das Ansteigen der Wellenform fest und beginnt damit, das Abtastsignal S mit einer Frequenz zu er zeugen, die n mal größer ist als die Bitrate der übertragenen Information. Außerdem wird das Rücksetzsignal R erzeugt, wel ches am Ende jedes übertragenen Informationsbits ausgegeben wird. Bei dem Abtastsignal S handelt es sich um eine Rechteckwelle mit einem Tastverhältnis von 50%. Das Rück setzsignal R ist ein Impuls geringer Breite, der auf das Erfassen des Anstiegs der Empfangswellenform hin und danach am Ende jedes Bits ausgegeben wird. Der Taktgeber 22 kann in einfacher Weise durch eine LC-Schaltung, eine Phasenregel schleife (PLL-Schaltung) oder dergleichen gebildet sein.

Nachdem er das Ansteigen der Empfangswellenform festgestellt hat, gibt der Taktgeber 22 das Rücksetzsignal R ab, durch das der Adreßdecoder 28 zurückgesetzt wird und der erste und der zweite Referenzwellenformspeicher 27-1 bzw. 27-2 jeweils einen ersten Wert von n Abtastwerten der Referenzwellenform daten an die Subtrahierer 24-1 und 24-2 liefern. Gleichzeitig damit steigt das Abtastsignal S an, wodurch die Empfangswel lenform von dem ADU 23 digitalisiert wird. Die so erhaltenen digitalen Daten werden den Subtrahierern 24-1 und 24-2 zuge führt. Anschließend wird bei jedem Zuführen des Abtastsignals S die Adresse des Decoders 28 um eins erhöht, und es werden die nachfolgenden Referenzwellenformdaten aus dem ersten bzw. dem zweiten Referenzwellenformspeicher 27-1 und 27-2 ausgele sen. Gleichzeitig werden die Abtastdaten der Empfangswellen form von dem ADU 23 geliefert und an die Subtrahierer 24-1 und 24-2 gelegt. Der Subtrahierer 24-1 ermittelt die Diffe renz zwischen den Abtastdaten der Empfangswellenform und der Referenzwellenform des Informationsbits "0", und der Subtrahierer 24-2 ermittelt die Differenz zwischen den Abtastdaten der Empfangswellenform und der Referenzwellenform für das Informationsbit "1". Diese Differenzsignale werden von den Absolutwertschaltungen 25-1 und 25-2 in positive Werte umgesetzt, die den Akkumulatoren 26-1 und 26-2 zuge führt werden. Nach jedem Abfallen des Abtastsignals S addie ren die Akkumulatoren 26-1 und 26-2 kumulativ zu den Inhalten in ihren internen Registern den Differenzwert von den Abso lutwertschaltungen 25-1 und 25-2. Beim nächsten Anstieg des Abtastsignals S wird die Adresse des Adreßdecoders 28 um eins erhöht, und die nächsten Daten jeder Referenzwellenform wer den ausgegeben. Die akkumulierten Werte in den Registern der Akkumulatoren 26-1 und 26-2 werden dem Subtrahierer 31 zuge führt, in welchen das Ausgangssignal des Akkumulators 26-1 von dem Ausgangssignal des Akkumulators 26-2 subtrahiert wird, und das sich ergebende Borge-Ausgangssignal wird dem D- Flipflop 32 zugeführt. Dabei liefert der Subtrahierer 31 eine "0" oder eine "1" abhängig davon, ob der Ausgang des Akkumu lators 26-1 kleiner oder größer ist als der des Akkumulators 26-2. In anderen Worten: Der Subtrahierer 31 gibt digitale Information aus, welche derjenigen der Referenzwellenformen entspricht, deren Fläche derjenigen der Empfangswellenform am meisten ähnelt oder nahekommt. Das Vergleichs-Ausgangssignal wird in dem D-Flipflop 32 zwischengespeichert und als deco dierte Information am Ausgangsanschluß 33 erst dann aus gegeben, wenn das Rücksetzsignal R an das D-Flipflop 32 gelegt wird.

Durch n-maliges Abtasten der Differenzen zwischen der Emp fangswellenform und deren Referenzwellenform und durch Akku mulieren der Abtastwerte werden in den Akkumulatoren 26-1 und 26-2 die Flächendifferenzen zwischen der Empfangswellenform eines Informationsbits und den "0"- sowie "1"-Referenzwellen formen akkumuliert. Diese Werte sind jeweils dem Wert Null sehr nahe, wenn die Empfangswellenform mit derjenigen Refe renzwellenform verglichen wird, die dieselbe Information wie die Empfangswellenform darstellt. Der Wert ist jedoch sehr groß, wenn die Empfangswellenform mit derjenigen Referenzwel lenform verglichen wird, die sich in der Information von der Empfangswellenform unterscheidet. Wenn zum Beispiel die bei (c) in Fig. 6A dargestellte Information empfangen wird, was einer gesendeten "0" gemäß (a) in Fig. 6A entspricht, und diese Information an den Eingangsanschluß 18 gelegt wird, so ist die Flächendifferenz zwischen der Empfangswellenform, die in Fig. 6B durch eine durchgezogene Linie dargestellt ist, und der aus dem ersten Referenzwellenformspeicher 27-1 ausge lesenen "0"-Referenzwellenform, in Fig. 6B durch gestrichelte Linie dargestellt, sehr klein. Andererseits ist die Flächen differenz zwischen der Empfangswellenform und der aus dem zweiten Referenzwellenformspeicher 27-2 ausgelesenen "1"- Referenzwellenform sehr groß, wie aus Fig. 6C hervorgeht. Die ursprüngliche Information läßt sich also dadurch reproduzie ren, daß man diejenige Information ausgibt, welche dem klei neren der in den Akkumulatoren 26-1 und 26-2 gespeicherten Werte entspricht. Wie oben erwähnt, gibt der Taktgeber 22 zu dem Zeitpunkt der n-ten Akkumulation das Rücksetzsignal R ab, und die reproduzierte Information, das heißt, das Borge-Aus gangssignal des Subtrahierers 31, wird in dem D-Flipflop 32 zwischengespeichert, aus welchem die decodierte Empfangsin formation an den Ausgangsanschluß 33 gelangt. Gleichzeitig setzt das Rücksetzsignal R die Akkumulatoren 26-1 und 26-2 und den Adreßdecoder 28 zurück, um so die Schaltung in ihren Anfangszustand zu bringen, in der sie durch eine ähnliche Verarbeitung der Empfangswellenform das nächste Informations bit verarbeiten kann.

Bei diesem Ausführungsbeispiel vergleicht der Subtrahierer 31 die Ausgangssignale der Akkumulatoren 26-1 und 26-2. Es bedarf keiner näheren Erwähnung, daß der Vergleich auch durch einen Digitalvergleicher durchgeführt werden kann, der mit einer Amplitudenunterscheidungsfunktion oder Betragsunter scheidungsfunktion ausgestattet ist.

Wie oben erläutert, wird bei dieser Ausführungsform selbst dann, wenn die Verzerrung der Empfangswellenform so groß ist, daß das Augenmuster nicht geöffnet ist, die ursprüngliche In formation zurückgewonnen durch Vergleich der Empfangswellen form mit den Referenzwellenformen, ohne daß die Notwendigkeit einer Entzerrung der Übertragungskennlinie besteht. Die Schaltung kann mit Akkumulatoren und Subtrahiergliedern auf gebaut sein und benötigt keine Multiplizierer oder Teiler.

Die Schaltung ist also billig und für die Hochgeschwindig keitsverarbeitung geeignet.

Beim Ausführungsbeispiel nach Fig. 5 besteht der Wellenform- Vergleicherschaltungsteil 19 aus Digitalschaltungen, er kann jedoch auch durch Analogschaltungen gebildet sein, wie Fig. 7 zeigt. Der Taktgeber 22 und der Referenzwellenform-Speicher schaltungsteil 20 sind wie in Fig. 5 aufgebaut. Der ADU 23 in Fig. 5 ist fortgelassen. Statt dessen sind DAUs 501-1 und 501-2 vorgesehen, durch die die aus dem Referenzwellenform- Speicherschaltungsteil 20 ausgelesenen Referenzwellenformen in Analogform umgesetzt werden. Außerdem sind die Subtrahie rer 24-1 und 24-2 ersetzt durch Differenzverstärker 500-1 und 500-2. Die Absolutwertschaltungen 25-1 und 25-2 sind ersetzt durch Vollweggleichrichter 502-1 und 502-2. Die Akkumulatoren 26-1 und 26-1 sind ersetzt durch Integratoren 503-1 und 503- 2. Jede Analogschaltung in dem Wellenform-Vergleicherschal tungsteil nach Fig. 7 vollzieht die gleiche Operation wie die entsprechenden Teile der Digitalschaltung nach Fig. 5, jedoch auf Analogbasis. Deshalb soll hier die Arbeitsweise der Schaltung nicht nochmals erläutert werden. Der Vergleicher 504 des Ausgabeschaltungsteils für decodierte Information nach Fig. 7 übernimmt die Arbeit des Subtrahierers 31 in Fig. 5, hier jedoch in Analogform. Selbst wenn der Wellenform-Ver gleicherschaltungsteil 19 und der Ausgabeschaltungsteil für decodierte Information, 21, in der oben beschriebenen Weise als Analogschaltungen ausgebildet sind, besteht die Möglich keit, die gleiche Funktion zu erhalten wie mit der Ausfüh rungsform nach Fig. 5, welche Digitalschaltungen enthält. Wenn der Referenzwellenform-Speicherschaltungsteil 20 so aus gebildet ist, daß er die Wellenform analog speichert, zum Beispiel als Widerstands- oder Spannungswerte, so können auch die DAUs 501-1 und 501-2 entfallen. Auch dann, wenn der Wel lenform-Vergleicherschaltungsteil 19 und/oder der Refe renzwellenform-Speicherschaltungsteil 20 und/oder der Ausgabeschaltungsteil für decodierte Information, 21, als Digitalschaltung oder als Analogschaltung ausgebildet sind, lassen sie sich durch Verwendung von ADUs oder DAUs kombinie ren.

Bei den beschriebenen Ausführungsbeispielen vergleicht der Wellenform-Vergleicherschaltungsteil 19, aufgebaut als Digi tal- oder als Analogschaltung, die Wellenformen für jedes Bit auf Zeitfolgebasis, das heißt, er akkumuliert die durch suk zessiven Vergleich von n Abtastungen für jedes Bit erhalte nen Resultate. Man kann ihn jedoch auch derart ausgestalten, daß die Empfangswellenform für ein Bit (n Abtastungen) gespeichert wird und der Vergleich mit der Referenzwellen form (n Abtastungen) auf einmal erfolgt. Dies kann man dadurch realisieren, daß man eine Speicherschaltung für die Speicherung von n Abtastwerten der Empfangswellenform, 2n Subtrahierer, 2n Absolutwertschaltungen und zwei Addierer zum Addieren der Ausgangssignale in Schritten von n vorsieht.

Obschon das obige Vergleichsverfahren für den Wellenform- Vergleicherschaltungsteil 19 so beschrieben wurde, daß man die Differenzen zwischen der Empfangswellenform und den Refe renzwellenformen ermittelt, ist es ebenfalls möglich, irgend ein Vergleichsverfahren einzusetzen, zum Beispiel das Verfah ren zum Erhalten des Quadrats jeder Differenz.

Außerdem können diese Funktionen auch durch - hier nicht näher erläuterte - Software realisiert werden. In diesem Fall wird ein Mikrocomputer oder ein digitaler Signalprozessor verwendet, der DAUs, CPUs, ROMs, RAMs, E/A-Einrichtungen und dergleichen enthält. Der Referenzwellenform-Speicherschal tungsteil wird durch einige der ROMs und RAMs des Mi krocomputers oder digitalen Signalprozessors gebildet, Wel lenform-Vergleicher und Ausgabeschaltungsteil für die digi tale Information können durch Programme realisiert sein.

Für den Wellenform-Vergleicherschaltungsteil 19 kommen ver schiedene Schaltungsformen in Betracht, ebenso für den Refe renzwellenform-Speicherschaltungsteil 20 und den Ausgabe schaltungsteil für die decodierte Information, 21.

Im folgenden soll ein Verfahren zum Erzeugen von Referenzwel lenformen, die in dem Referenzwellenform-Speicherschaltungs teil 20 gespeichert werden, erläutert werden. Wenn die Kenn linie des Übertragungssystems festliegt, werden Empfangswel lenformen, die für die Übertragung der Informationsbits "0" und "1" über das Übertragungssystem vorab gemessen wurden, in Festspeichern (ROMs) oder dergleichen gespeichert. Wenn die Kennlinie des Übertragungssystems mit dem Ort der Decodier vorrichtung schwankt oder abhängig von den Sendern diffe riert, wird ein vorbestimmtes, spezifisches Informationsbit- Muster als sogenanntes Lernmuster vor der eigentlichen Infor mationsübertragung gesendet, so daß auf der Empfängerseite Referenzwellenformen auf der Grundlage des Lernmusters erzeugt und in einem Schreib/Lese-Speicher (RAM) oder ähnli chem gespeichert werden. In diesem Fall läßt sich der Einfluß von Rauschen und ähnlichem dadurch verringern, daß man meh rere Empfangswellenformen desselben Informationsbits "1" oder "0" mittelt.

Anhand von Fig. 8 wird nun die Übertragung des erwähnten Lernmusters beschrieben. Diese Ausführungsform ist im Aufbau identisch wie die Ausführungsform nach Fig. 5, mit der Aus nahme, daß zusätzlich ein Zähler 29 vorgesehen ist, der auf das Rücksetzsignal R anspricht, und eine Gatterschaltung 34 vorgesehen ist, die die Ausgabe der decodierten Information aus dem Ausgabeschaltungsteil während des Lernvorgangs sperrt. Der erste und der zweite Referenzwellenformspeicher 27-1 und 27-2 werden je durch einen RAM gebildet. Der Ausgang des ADU 23 ist auch an die Eingangsanschlüsse D der "0"- und "1"-Referenzwellenformspeicher 27-1 und 27-2 angeschlossen. Wird das Netz eingeschaltet, oder wird während einer festen Zeitspanne kein Eingangssignal an den Eingangsanschluß 18 ge legt, so wird der Zähler 29 zurückgesetzt und liefert an je dem seiner Ausgänge C1 bis C3 eine "0", wodurch das Gatter 34 gesperrt wird.

Es sei angenommen, von der Sendeseite würde Information über tragen, deren Kopf die Lernmuster "0" und "1" vorangingen. Wenn das Lernmuster "0" zuerst empfangen wird, wird das Rück setzsignal R beim Anstieg der Empfangswellenform erzeugt, und der Ausgang C1 des Zählers 29 wechselt von "0" auf "1". Die ser Ausgang ist an den Lese/Schreib-Eingang des "0"-Refe renzwellenformspeichers 27-1 angeschlossen und bringt diesen in einen Zustand, in welchem er das Ausgangssignal des ADU 23 speichert. Der "0"-Referenzwellenformspeicher 27-1 speichert n Wellenform-Abtastdaten eines Bits der Empfangswellenform, entsprechend dem Informationsbit "0" und zwar in n Adressen, die durch den Adreßdecoder 28 festgelegt werden. Nach Ende der Wellenform des Lernmusters "0" wird das Rücksetzsignal R ausgegeben, durch das der Ausgang C1 des Zählers 29 auf "0" geht und statt dessen der Ausgang C2 von "0" auf "1" ansteigt, wodurch der "1"-Referenzwellenformspeicher 27-2 in den Zustand gelangt, in dem er die Ausgangssignale des ADU 23 nacheinander speichert. Wenn der "1"-Referenzwellenformspei cher 27-2 das Abspeichern von n Wellenform-Abtastdaten des einen Bits unter n von dem Adreßdecoder 28 festgelegten Adressen abgeschlossen hat, wird das Rücksetzsignal R erzeugt, wodurch der Ausgang C2 des Zählers auf "0" geht, was den "1"-Referenzwellenformspeicher 27-2 in den Lesezustand bringt. Gleichzeitig steigt der Ausgang C3 des Zählers 29 auf "1" an und öffnet das Gatter 34. Danach bleiben die Ausgänge C1 bis C3 des Zählers 29 unverändert, und der Informations empfang findet in der Weise statt, wie es oben in Verbindung mit Fig. 5 erläutert wurde.

Der Zähler 29 kann, wie in Fig. 9 gezeigt, derart ausgebildet sein, daß ein RS-Flipflop 29-0 und drei D-Flipflops 29-1 bis 29-3 in Kaskade geschaltet werden und der Q-Ausgang des D- Flipflops 29-3 der letzten Stufe sowie das Rücksetzsignal R über ein ODER-Glied 29-4 dem S-Eingang des RS-Flipflops 29-0 sowie dem Takteingang CK jedes D-Flipflops 29-1 bis 29-3 zugeführt wird. Die Q-Ausgänge der Flipflops 29-1 bis 29-3 werden als Ausgänge C1 bis C3 des Zählers 29 verwendet, um die Lese/Schreib-Steuerung der "0"- und "1"-Referenzwellen formspeicher 27-1 und 27-3 zu übernehmen und das Gatter 34 zu steuern. Im Anfangszustand befindet sich der -Ausgang des RS-Flipflops 29-0 auf "1"-Pegel, und die Q-Ausgänge der D- Flipflops 29-1 bis 29-3 befinden sich auf "0"-Pegel. Beim Abfallen des ersten Rücksetzsignals R wird der Anfangszustand "1" des -Ausgangs des RS-Flipflops 29-0 in das D-Flipflop 29-1 eingelesen, wodurch dessen Q-Ausgang auf "1" geht, und gleichzeitig der -Ausgang des RS-Flipflops 29-0 auf "0" geht. Beim Abfall des zweiten Rücksetzsignals R gehen die Q- Ausgänge der D-Flipflops 29-1 und 29-2 auf "0" bzw. "1", und beim Abfall des dritten Rücksetzsignals R gehen die Q-Aus gänge der D-Flipflops 29-2 und 29-3 auf "0" bzw. "1". Da die "1" am Q-Ausgang des D-Flipflops 29-3 auf das ODER-Glied 29-4 geht, werden das dritte und die nachfolgenden Rücksetzsignale R maskiert, wodurch die Flipflops 29-0 bis 29-3 unverändert bleiben. Auf diese Weise läßt sich der oben erläuterte Betrieb des Zählers 29 erreichen.

Bei der Ausführungsform nach Fig. 8 ist es auch möglich, jedes der Lernmuster mehrere Male zu senden und die Empfangs wellenformen jedes Musters zu mitteln.

Die Ausführungsform nach Fig. 5 wurde in Verbindung mit dem Fall erläutert, daß die von der Sendeseite gesendete Informa tion binäre Information mit den Codesymbolen "0"- und "1" durch zwei verschiede Spannungspegel dargestellt wird. Es ist aber auch eine Übertragung möglich, bei der die zu übertra gende Information mittels eines m-wertigen Codes (m < 2) mit m Codesymbolen codiert ist und bei der m verschiedene Pegel zur Darstellung der Codesymbole dienen (nachfolgend auch als Mehrpegel-Code bezeichnet). In diesem Fall kann man in einfacher Weise die Anzahl der Referenzwellenformspeicher 27-1, 27-2, der Subtrahierer 27-1, 27-2, der Absolutwertschal tungen 25-1, 25-2 und der Akkumulatoren 26-1, 26-2 entspre chend erhöhen.

Fig. 10 zeigt ein Beispiel der Erfindung für einen Mehrpegel- Code. Beschrieben werden soll der Fall, daß quaternäre Infor mationsbits "00", "01", "10" und "11" in Form der bei (a) bis (d) in Fig. 11 dargestellten Wellenformen übertragen werden, wobei die bei (e) bis (h) in Fig. 11 dargestellten Wellenfor men empfangen werden.

Nach Fig. 10 ist der Referenzwellenform-Speicherschaltungs teil 20 mit einem ersten bis vierten Referenzwellenformspei cher 27-1 bis 27-4 ausgestattet, in denen vorab die bei (i) bis (l) in Fig. 11 dargestellten Referenzwellenformen vorab gespeichert wurden, entsprechend den quaternären Informa tionsbits "00", "01", "10" und "11". Jede Referenzwellenform wird dargestellt durch n Abtastdaten. Wie aus einem Vergleich mit der Ausführungsform nach Fig. 5 hervorgeht, umfaßt der Wellenform-Vergleicherschaltungsteil 19 Subtrahierer 24-1 bis 24-4, Absolutwertschaltungen 25-1 bis 25-4 und Akkumulatoren 26-1 bis 26-4, jeweils in der gleichen Anzahl wie die Refe renzwellenformspeicher 27-1 bis 27-4. Der Adreßdecoder 28 erzeugt eine Adresse, die durch das Abtastsignal S, das vom Taktgeber 22 erzeugt wird, jeweils um eins erhöht wird. Der Decoder 28 wird von dem Rücksetzsignal R zurückgesetzt. Die von dem Adreßdecoder 28 gelieferte Adresse wird gleichzeitig an den ersten bis vierten Referenzwellenformspeicher 27-1 bis 27-4 gegeben, so daß aus diesen die Referenzwellenformen aus gelesen werden. Ein Informationsunterscheidungsschaltungsteil 40 vergleicht Ausgangssignale ΔS1 bis ΔS4 von den vier Akku mulatoren 26-1 bis 26-4 und gibt entsprechend dem kleinsten Wert digitale Information aus.

Die Arbeitsweise des Wellenform-Vergleicherschaltungsteils 19 bei dieser Ausführungsform ist die gleiche wie bei dem Aus führungsbeispiel nach Fig. 5. Auf eine nochmalige Beschrei bung wird verzichtet. Der Wellenform-Vergleicherschaltungs teil 19 liefert Flächendifferenzen ΔS1 bis ΔS4 zwischen der Empfangswellenform und der jeweiligen der vier Referenzwel lenformen. Der Informationsunterscheidungsschaltungsteil 40 des Ausgabeschaltungsteils für decodierte Information, 21, vergleicht die vier Flächendifferenzen ΔS1 bis ΔS4 und unter scheidet die Information nach dem kleinsten dieser Werte. Der grundsätzliche Aufbau des Informationsunterscheidungs schaltungsteils 40 ist eine Kombination mehrerer Subtrahierer 31 gemäß Fig. 5. Fig. 12 zeigt ein betriebsfähiges Beispiel für den Informationsunterscheidungsschaltungsteil 40.

Nach Fig. 12 sind die Ausgänge der Akkumulatoren 26-1 bis 26- 4 auf die Eingänge 40-1 bis 40-4 geführt, und die Ausgangs signale der Akkumulatoren sind repräsentativ für die Flächendifferenzen ΔS1 bis ΔS4 zwischen der Empfangswellen form und den jeweiligen Referenzwellenformen für die quater nären Informationsbits "00", "01", "10" und "11". Grundsätz lich vergleicht der Informationsunterscheidungsschaltungsteil 40 die vier Flächendifferenzen ΔS1 bis ΔS4 in zwei Paaren und bestimmt davon jeweils den kleinsten Wert, um dann die zwei als kleinste bestimmten Werte miteinander zu vergleichen, um schließlich die kleinste Flächendifferenz zu erhalten. Das heißt: Die Flächendifferenz ΔS1 wird in einem Subtrahierer 50-1 vom Wert ΔS2 subtrahiert, und das Borgesignal von diesem Subtrahierer 50-1 wird direkt an einen Steuereingang einer Gatterschaltung 52-2 gegeben. Das gleiche Borgesignal wird über einen Inverter 51-1 an einen Steuereingang einer Gatter schaltung 52-1 gegeben. In anderen Worten: Die Ausgangs signale ΔS1 und ΔS2 der Akkumulatoren 26-1 und 26-2 werden miteinander verglichen, und wenn das Signal ΔS1 kleiner ist als ΔS2, geht der Borgesignal-Ausgang auf "0" und wird die Gatterschaltung 52-1 freigegeben, durch die das Signal ΔS1 zu einem Subtrahierer 50-3 ausgegeben wird. Wenn andererseits das Signal ΔS2 kleiner ist als ΔS1, nimmt das Borgesignal den Wert "1" an, und die Gatterschaltung 52-2 wird freigegeben, und durch sie hindurch gelangt das Signal ΔS2 zu dem Subtra hierer 50-3. In ähnlicher Weise werden die Ausgangssignale ΔS3 und ΔS4 der Akkumulatoren 26-3 und 26-4 in einem Sub trahierer 50-2 verglichen, und der kleinere Wert von beiden wird auf den Subtrahierer 50-3 gegeben. Weiterhin wird der kleinere der Datenwerte ΔS1 und ΔS2 und der kleinere der Werte ΔS3 und ΔS4 in dem Subtrahierer 50-3 verglichen, und dieser liefert ein Borge-Ausgangssignal "0" oder "1", abhän gig davon, ob ΔS1 oder ΔS2 kleiner oder größer ist als ΔS3 oder ΔS4. Dieses Borge-Ausgangssignal bildet das höherwertige Bit 41-2 der zu reproduzierenden quaternären Information. Wenn das Borgesignal "0" ist, wird die Gatterschaltung 53-1 freigegeben, so daß das Borgesignal aus dem Vergleich der Werte ΔS1 und ΔS2 als niedrigwertigeres Bit 41-1 der quater nären Information reproduziert wird. Wenn umgekehrt das Borgesignal "1" ist, wird ein Gatter 53-2 freigegeben, durch das das Borgesignal aus dem Vergleich der Werte ΔS3 und ΔS4 als niedrigwertigeres Bit 41-1 der zu reproduzierenden quaternären Information ausgegeben wird.

Wenn also beispielsweise der Datenwert ΔS1 der kleinste ist, geht das höherwertige Bit 41-2 der Ausgangsinformation, das heißt das Ausgangssignal des Subtrahierers 50-3 auf "0", und das niedrigwertigere Bit 41-1, das heißt das Ausgangssignal des Subtrahierers 50-1 geht ebenfalls auf "0", so daß in dem Flipflop 32 das Datenpaar "00" gespeichert wird. In ähnlicher Weise werden, wenn einer der Datenwerte ΔS2, ΔS3 und ΔS4 der kleinste ist, eines der Datenwertpaare "01", "10" und "11" in dem Flipflop 32 gespeichert. Auf diese Weise wird die digi tale Information decodiert, welche dem kleinsten der Aus gangssignale ΔS1 bis ΔS4 der vier Akkumulatoren 26-1 bis 26-4 entspricht. Wie bei der Ausführungsform nach Fig. 5 wird die decodierte Information durch das Rücksetzsignal R im D- Flipflop 32 zwischengespeichert und als decodiertes Ausgangs signal der Empfangswellenform verwendet. Bei dieser Ausfüh rungsform liegt das Ausgangssignal in Form zweier paralleler Bits vor, man kann das Ausgangssignal jedoch auch in Bit serieller Form erzeugen, wenn man ein Schieberegister oder dergleichen verwendet. Jede der Gatterschaltungen 52-1 bis 52-4 und 53-1 bis 53-2 in Fig. 12 ist so beschaffen, daß sie die Ausgangsimpedanz hoch hält und den Durchgang des Eingangssignals verhindert, wenn der Steuereingang "0" ist. Hingegen gestattet jede der Gatterschaltungen 52-1 bis 52-4 das Durchlaufen des Eingangssignals, wenn der Steuereingang auf "1" ist. Diese Gatterschaltung ist als sogenannte Tri state-Logik im Handel erhältlich.

Wie aus der obigen Beschreibung hervorgeht, ermöglicht die Ausführungsform nach Fig. 10 das Decodieren einer quaternären Information. Die Decodiervorrichtung ist wirtschaftlich herstellbar und für die Hochgeschwindigkeitsverarbeitung ebenso geeignet wie die Binärinformations-Decodiervorrich tung. Es ist ersichtlich, daß Decodiervorrichtungen für Informationsformen, die sich von der quaternären Informa tionsform durch eine noch größere Anzahl von Codesymbolen unterscheiden, ebenfalls geschaffen werden können, indem die Anzahl der Referenzwellenformspeicher 27, der Subtrahierer 24, der Absolutwertschaltungen 25 und der Akkumulatoren 26 entsprechend erhöht und, bei Bedarf, die Informationsunter scheidungsschaltung 40 erweitert wird. Überflüssig zu sagen, daß der Wellenform-Vergleicherschaltungsteil 19, der Refe renzwellenform-Speicherschaltungsteil 20 und die weiteren Teile, die in Verbindung mit der Binärinformations-Decodier vorrichtung erläutert wurden, weiter modifiziert werden kön nen. Außerdem kann die Decodiervorrichtung derart ausgebildet werden, daß Empfangswellenformen von Lernmustern, die am Kopf der gesendeten Information gesendet werden, als Referenzwel lenformen in dem Referenzwellenform-Speicherschaltungsteil 20 in gleicher Weise gespeichert werden können, wie es in Ver bindung mit der Ausführungsform nach Fig. 8 erläutert wurde.

Die bisherige Beschreibung der Erfindung bezog sich auf Binär- und Mehrfachpegelinformations-Decodiervorrichtungen in Verbindung mit dem Fall, daß Wellenformen gesendet werden, die Information in Form von Manchestercodes darstellen. Die Decodiervorrichtung der Erfindung speichert vorab als Refe renzwellenformen Empfangswellenformen ab, welche der speziel len Information entsprechen, und sie vergleicht eine Emp fangswellenform mit den Referenzwellenformen zum Zwecke der Decodierung. Solange also die gleiche gesendete Information zu jeder Zeit im wesentlichen als die gleiche Wellenform emp fangen wird, läßt sich die Erfindung in jeder Decodiervor richtung verwenden, ungeachtet des verwendeten Codierschemas. Die Erfindung läßt sich demnach nicht nur bei AMI-, CMI- und Manchester-Codes anwenden, sondern auch bei FS- und AM-Codes.

Bei der obigen Beschreibung wurde davon ausgegangen, daß das selbe gesendete Informationsbit zu jeder Zeit als eine bestimmte Wellenform empfangen wird. Es gibt jedoch Fälle, in denen ein und dasselbe gesendete Informationsbit (dieselbe Sende-Wellenform) in Form verschiedener Wellenformen empfan gen wird, abhängig von der Kennlinie des Übertragungssystems. Wenn zum Beispiel die Übertragungsleitung mit Brücken-Anzapf punkten ausgestattet ist, von denen jede eine Reflexion eines Sendesignals verursacht, überlagern sich Doppel- Reflexionskomponenten der gesendeten Bit-Wellenform, die in bezug auf die nicht-reflektierte Komponente verzögert sind, mit nicht-reflektierten Komponenten der nachfolgenden Bit- Wellenformen und verursachen dadurch eine Wellenformverzer rung. Das heißt: Selbst wenn ein und dasselbe Informationsbit übertragen wird, differiert die Empfangs-Bitwellenform, wenn sich die zuvor übertragenen Informationsbits unterscheiden, d. h. es tritt eine sogenannte Intersymbol-Interferenz auf.

Fig. 13A(a) zeigt eine Überlagerung vier typischer Empfangs wellenformen des gesendeten Informationsbits "0" und Fig. 13A(b) zeigt eine Überlagerung vier typischer Emp fangswellenformen des gesendeten Informationsbits "1". Wie man sieht, können die Empfangswellenformen sogar der gleichen gesendeten Informationsbits "1" und "0" manchmal durch den Einfluß der Reflexionskomponenten der vorher gesendeten Bits differieren. Wenn also gewünschte Wellenformen der Empfangs wellenformen nach Fig. 13A(a) und (b) vorab gespeichert werden als die Referenzwellenformen der Informationsbits "0" und "1" in den Referenzwellenformspeichern 27-1 und 27-2 der in Fig. 5 dargestellten Ausführungsform, besteht die Möglich keit, daß die Vergleichs-Beziehung der Flächendifferenzen zwischen der Empfangswellenform eines gewissen gesendeten Bits und der zwei Referenzwellenformen gegenüber der wahren Vergleichsbeziehung der Flächendifferenzen umgekehrt werden. Dies führt zu einem Decodierfehler. Wenn man verschiedene Arten von Referenzwellenformen, die durch unterschiedliche vorausgehende Bits beeinflußt werden, für die Informations bits "0" und "1" vorbereitet, lassen sich solche Deco dierfehler verringern. Im allgemeinen gilt, daß das unmittel bar vorausgehende Bit am meisten Einfluß hat und daß noch weiter vorausgehende Bits weniger Einfluß besitzen. Bei der Klassifizierung in Abhängigkeit davon, ob das vorausgehende Bit eine "0" oder eine "1" ist, werden die Empfangswellenfor men also zu einem gewissen Ausmaß zur Konvergenz gebracht, wie in den Fig. 13B(c), (d), (e) und (f) gezeigt ist. Klassi fiziert man nach Maßgabe der zwei vorausgehenden Bits, so erlangen die Wellenformen noch weitere Konvergenz, wie aus den Fig. 13C(g) bis (n) hervorgeht. Auf diese Weise lassen sich die Empfangswellenformen konvergieren, indem man sie unter Verwendung mehrerer vorausgehender Bits klassifiziert und als Referenzwellenformen mehrere derartiger konvergierter Wellenformen vorab für jedes der Informationsbits "0" und "1" speichert. Damit ist es möglich, eine Decodiervorrichtung zu erhalten, der der Mangel von Decodierfehlern praktisch nicht anhaftet. Fig. 14 zeigt eine Ausführungsform einer derartigen Decodiervorrichtung.

Bei der Ausführungsform nach Fig. 14 sind Referenzwellenfor men vorabgespeichert, die dadurch erhalten werden, daß man die Empfangswellenformen des gesendeten Binärcodes "0" und "1" nach Maßgabe der zwei dem jeweiligen Bit vorausgehenden Bits klassifiziert. Das heißt: Diese Ausführungsform verwen det insgesamt acht Referenzwellenformen für die gesendeten Bits für unmittelbar vorausgehend gesendete Bits in der Form "00", "01", "10" und "11", wie in den Fig. 13C(g) bis (n) gezeigt ist. Diese Referenzwellenformen werden vorab in den Referenzwellenformspeichern 27-1 bis 27-8 gespeichert. Ent sprechend der Anzahl von Referenzwellenformspeichern sind in dem Wellenform-Vergleicherschaltungsteil 19 acht Subtrahierer 24-1 bis 24-8, acht Absolutwertschaltungen 25-1 bis 25-8 sowie Akkumulatoren 26-1 bis 26-8 enthalten, und diese sind in der gleichen Weise verschaltet wie in dem Wellenform-Ver gleicherschaltungsteil 19 nach Fig. 5 und 10. Der Wellenform- Vergleicherschaltungsteil 19 arbeitet genauso wie der nach Fig. 5 oder nach Fig. 10. Er gibt Flächendifferenzen ΔS1 bis ΔS8 zwischen Empfangswellenform und den acht Re ferenzwellenformen ab. Folglich soll hier auf eine detail lierte Erläuterung verzichtet werden.

Der Informationsunterscheidungsschaltungsteil 46 des Ausgabe schaltungsteils für decodierte Information, 21, ermittelt den kleinsten der acht Flächendifferenzwerte ΔS1 bis ΔS8, die von dem Wellenform-Vergleicherschaltungsteil 19 geliefert werden. Fig. 15 zeigt ein Beispiel für die Ausgestaltung des Informationsunterscheidungsschaltungsteils 46.

Wie Fig. 15 zeigt, enthält der Informationsunterscheidungs schaltungsteil 46 hauptsächlich Subtrahierer 60-1 bis 60-7, Invertierer 61-1 bis 61-6 und Tri-state-Logik-Gatter schaltungen 62-1 bis 62-12, wie es auch bei dem Informationsunterscheidungsschaltungsteil 40 in Fig. 12 der Fall ist. Die Schaltung in der oberen Hälfte, welche die Subtrahierer 60-1, 60-2 und 60-5 enthält, liefert einen der Eingangswerte für den Subtrahierer 60-7, und die Schaltung in der unteren Hälfte, die die Subtrahierer 60-3, 60-4 und 60-6 enthält, liefert den anderen Eingangswert für den Subtrahie rer 60-7. Beide Schaltungshälften sind identisch mit der in Fig. 12 dargestellten Schaltung hinsichtlich Aufbau und Arbeitsweise.

Zuerst soll beschrieben werden, wie die Ausgangswerte ΔS1 bis ΔS4 der Akkumulatoren 26-1 bis 26-4 verarbeitet werden. Es handelt sich um die Differenzen der Flächen zwischen den vier "0"-Referenzwellenformen und der Empfangswellenform. Die Aus gangssignale ΔS1 und ΔS2 der Akkumulatoren 26-1 und 26-2 werden von dem Subtrahierer 60-1 hinsichtlich ihrer Größe (Amplitude) verglichen, und das dem kleineren Ausgangssignal entsprechende Gatter wird freigegeben, so daß es das Signal zu dem Subtrahierer 60-5 der nächsten Stufe durchläßt. In ähnlicher Weise werden die Ausgangssignale ΔS3 und ΔS4 der Akkumulatoren 26-3 und 26-4 durch den Subtrahierer 60-2 verg lichen, und das dem kleineren Ausgangssignal entsprechende Gatter wird freigegeben und läßt das Signal zu dem Subtrahie rer 60-5 durch. Diese zwei kleineren Ausgangssignale werden von dem Subtrahierer 60-5 weiter verglichen, und das dem kleineren Signal zugehörige Gatter wird freigegeben, um das kleinere Signal zu dem Subtrahierer 60-7 durchzulassen. Auf diese Weise gelangt an den Subtrahierer 60-7 der kleinste der Flächendifferenzwerte ΔS1 bis ΔS4 zwischen der Empfangswel lenform und den vier "0"-Referenzwellenformen. In ähnlicher Weise gelangt der kleinste der Flächendifferenzwerte ΔS5 bis ΔS8 zwischen der Empfangswellenform und den vier "1"-Refe renzwellenformen als Ausgangssignal an den Subtrahierer 60-7. Dieser vergleicht die beiden Eingangssignale und gibt abhän gig davon eine "1" oder "0" ab, ob das erstgenannte Ausgangs signal größer oder kleiner als das letztgenannte ist. Dieses Ausgangssignal wird durch das Rücksetzsignal R in dem in Fig. 14 gezeigten D-Flipflop 32 zwischengespeichert. Aus dem Flipflop wird als decodierte Information das Signal an den Ausgangsanschluß 33 gegeben.

Wie aus der obigen Beschreibung hervorgeht, kann die gesen dete Information selbst dann richtig decodiert werden, wenn sie in vier Arten unterschiedlicher Wellenformen empfangen wird. Ungeachtet des Umstands, wievielen Arten von Empfangs wellenformen ein gesendeter Code für eine Klassifizierung zugänglich ist, läßt sich der Code dadurch decodieren, daß man Referenzwellenformspeicher, Subtrahierer, Absolutwert schaltungen und Akkumulatoren in der Anzahl vorsieht, in die sich die Empfangswellenformen abhängig vom Sende-Code klassi fizieren lassen. Selbstverständlich läßt sich die Decodier vorrichtung auch beim Decodieren von Mehrpegel-Information verwenden, wie es zuvor in Verbindung mit Fig. 10 erläutert wurde.

Fig. 16 zeigt anhand eines Blockschaltbilds eine modifizierte Form der Decodiervorrichtung nach Fig. 14. Die modifizierte Form besitzt zusätzlich die Funktion des Ableitens von Refe renzwellenformen aus einem empfangenen Lernmuster und des Einschreibens der Wellenformen in die Referenzwellenformspei cher. Folglich hat diese Decodiervorrichtung einen ähnlichen Aufbau wie die in Fig. 8 gezeigte, die eine ähnliche Übungs- oder Lernfunktion aufweist.

Bei der in Fig. 16 dargestellten Decodiervorrichtung ist der Anordnung nach Fig. 14 ein Zähler 27 hinzugefügt, mit dessen Hilfe nacheinander die Referenzwellenformspeicher 27-1 bis 27-8 spezifiziert werden, in denen die Referenzwellenformen zu speichern sind, die man durch das Lernmuster am Ausgang der ADU 23 erhält. Außerdem dient ein Gatter 34 zum Sperren des Ausgangs der Decodiervorrichtung während des Lernzeit raums, das heißt während des Einschreibens der Referenzwel lenformen in die Speicher 27-1 bis 27-8. Die Arbeitsweise beim Decodieren der übertragenen Information aus der Emp fangswellenform nach der Lernphase entspricht exakt der Arbeitsweise der Ausführungsform nach Fig. 14, so daß auf eine Wiederholung verzichtet werden kann. Im folgenden soll der Übungs- oder Lernbetrieb beschrieben werden. Der Zähler 29 wird bei Einschalten des Netzanschlusses oder dann, wenn am Eingangsanschluß 18 für eine gewisse Zeitspanne kein Ein gangssignal anliegt, zurückgesetzt. Im Rücksetzzustand gibt der Zähler 29 an sämtlichen Ausgängen C1 bis C9 den Pegel "0" ab. Nach Beginn des Empfangs der gesendeten Information, die an ihrem Kopf das Lernmuster enthält, gibt der Taktgeber 22 das Rücksetzsignal R ab, welches mit der Bitrate der gesende ten Information synchronisiert ist, beginnend beim Ansteigen der Empfangswellenform, und der Taktgeber liefert das Rück setzsignal R an den Zähler 29. Dieser spricht nicht auf das erste und nicht auf das zweite Rücksetzsignal R an, sondern auf jeden Erhalt des dritten und der nachfolgenden Rücksetz signale R, wobei einer der Ausgänge C1 bis C8 in dieser Rei henfolge auf "1" geht. Wenn das Rücksetzsignal R an den Zäh ler 29 gelegt wird, nachdem der Ausgang C8 auf "1" gegangen ist, geht dieser Ausgang auf "0" und der Ausgang C9 geht auf "1". Danach bleiben die Ausgänge C1 bis C8 auf "0" und der Ausgang C9 auf "1".

Wenn vom Sender ein Lernmuster, zum Beispiel 0001011100, gesendet wird und dieses Muster als gestörte Wellenform emp fangen wird, sind die Ausgänge C1 bis C9 bei den ersten zwei Bits sämtlich auf "0", so daß die Referenzwellenformspeicher 27-1 bis 27-8 sich im Lese-Zustand befinden und in sie keine Wellenform eingeschrieben wird. Beim Anstieg des nächstfol genden Bits "0" geht der Ausgang C1 auf "1", um den Speicher 27-1 in den Schreib-Zustand zu versetzen. Folglich werden Wellenform-Abtastdaten von dem ADU 23 im Speicher 27-1 gespeichert. Anschließend gehen die Ausgänge C2 bis C8 nach einander bei jedem Anlegen des Rücksetzsignals an den Zähler 29 auf "1", und die von dem Zähler spezifizierten Refe renzwellenformspeicher nehmen nacheinander den Schreib- Zustand ein, um in sich Wellenformen zu speichern, die den verbliebenen empfangenen Bits 1011100 entsprechen.

Nach Abschluß des Speichern sämtlicher acht Wellenformen in den Wellenformspeichern gehen die Ausgänge C1 bis C8 auf "0", um sämtliche Speicher 27-1 bis 27-8 in den Lese-Zustand zu bringen. Gleichzeitig geht der Ausgang C9 auf "1" und gibt das Gatter 34 frei. Daran schließt sich das Decodieren in der bereits in bezug auf die Ausführungsform nach Fig. 16 beschriebenen Weise an. Man kann das Lernmuster auch mehrmals übertragen, um es zu mitteln.

Wie beschrieben wurde, werden Referenzwellenformen erzeugt, die den acht Bits 01011100 des 10 Bits umfassenden Lernmu sters entsprechen, ausgenommen die ersten zwei Bits. In die sem Fall handelt es sich bei den acht Bits um vier "0en" und vier "1en", und das Lernmuster wird so erzeugt, daß diesen "0en" und "1en" vier Arten von Bitmustern vorausgehen, näm lich "00", "01", "10" und "11". Dadurch erhält man die acht in Fig. 13C dargestellten Referenzwellenformen (g) bis (n). Ein solches Lernmuster kann auch andere Bitanordnungen umfas sen. Allgemein gilt: Wenn jede zu übertragende Informati onseinheit eines von m Codesymbolen eines m-wertigen Codes darstellt, ist das kürzeste Lernmuster mit der Länge L in dem Fall, daß p Bits das nächstfolgende Bit beeinflussen, gegeben durch L = m × m^p + p, wobei m × m^p die Anzahl zu speichernder Wellenformen und p die Anzahl der vorausgehenden Bits ist, die notwendig sind, um die als erstes zu speichernde Wellen formen zu erzeugen. Wenn beispielsweise jedes Informationsbit durch eines der beiden Codesymbole eines Binärcodes ausge drückt ist, ist die Länge des Lernmusters gegeben durch L = 2 × 2^p + p. Wenn es sich um einen Quaternär-Code handelt, ist die Länge gegeben durch L = 4 × 4^p + p.

Anhand von Fig. 16A soll nun ein Verfahren zum Erzeugen des Lernmusters für den Fall gegeben werden, daß die zu übertra gende Information binäre Information ist (m = 2).

Fig. 16A zeigt den Fall p = 2 und Kreise zeigenden den Zustand an, in welchem zwei aufeinanderfolgende Bits, die durch in den Kreisen stehende Zahlen angegeben sind, gerade empfangen wurden. Die Pfeile zeigen den Zustands-Übergang für den Fall an, daß ein Bit mit dem neben dem Pfeil angegebenen Wert als nächstes empfangen wird. Beispiel: Wenn "1" empfan gen wird, geht der Zustand "00" über in den Zustand "01". Da jetzt die zu sendende Information Binär-Information (m = 2) ist, ist jedes Bit "0" oder "1". Wenn also das jeweils näch ste Bit empfangen wird, gibt es zwei mögliche Zustands-Über gänge in einen anderen Zustand, und außerdem beträgt die Anzahl möglicher Zustandsübergänge zum Erreichen jedes Zustands ebenfalls zwei. Die Erzeugung des kürzesten Lernmu sters benötigt lediglich die Bestimmung eines Wegs, der von einem gewünschten Zustand ausgeht, entlang sämtlicher diese Zustände verbindenden Pfeile läuft und zu dem ersten Zustand zurückkehrt. Wählt man einen Weg, der beim Zustand "00" beginnt und läuft durch die Zustände "00", "01", "11", "11", "10", "01", "10" und "00", so erhält man ein Bitmuster 01110100, indem man nacheinander die Bits aneinanderreiht, die die ausgewählten Zustands-Übergangswege festlegen. Durch Hinzufügen des ersten Zustands "00" am Beginn des Bitmu sters erhält man schließlich das Lernmuster "0001110100". Fig. 16B zeigt ein Zustands-Übergangs-Diagramm für den Fall p = 3, das heißt, für den Fall, daß drei vorausgehende Bits ein bestimmtes Bit beeinflussen. In diesem Fall erhält man ein 19 Bits umfassendes Lernmuster, zum Beispiel ein Muster "0000111101100101000", beginnend mit dem Zustand "000".

Fig. 17 zeigt ein Beispiel für die Ausgestaltung des Zählers 29 bei der Ausführungsform nach Fig. 16. Der Zähler 29 ent hält ein Schieberegister, das sich aus einem RS-Flipflop für die Initialisierung und neun Stufen von daran angeschlossenen D-Flipflops sowie einem Paar aus einem T-Flipflop und einem JK-Flipflop zusammensetzt. Letztere verhindern die Schiebe operation des Schieberegisters ansprechend auf die ersten zwei Rücksetzsignale R. Im Anfangszustand ist der -Ausgang des RS-Flipflops "1", der Q-Ausgang des T-Flipflops "0", und der -Ausgang des JK-Flipflops "1". Nach Anlegen des ersten Rücksetzsignals R geht der Q-Ausgang des T-Flipflops auf "1", jedoch bleibt der -Ausgang des JK-Flipflops auf "1", so daß das RS-Flipflop in seinem Anfangszustand bleibt und das Schieberegister keine Schiebeoperation durchführt. Bei Anle gen des zweiten Rücksetzsignals R geht der Q-Ausgang des T- Flipflops wieder auf "0", und bei der Abfallflanke wird das JK-Flipflop gesetzt, so daß sein -Ausgang auf "0" geht. Das JK-Flipflop wird in seinem gesetzten Zustand ( = "0") gehalten. Folglich wird bei jedem Anlegen des dritten und der nachfolgenden Rücksetzsignale R das Ausgangssignal "1" des RS-Flipflops durch die D-Flipflops schrittweise hindurchge schoben, und anschließend arbeitet der Zähler 29 in der glei chen Weise wie der in Fig. 9 dargestellte Zähler.

Fig. 18 zeigt in Form eines Blockschaltbilds eine weitere Ausführungsform der erfindungsgemäßen Decodiervorrichtung. Diese Ausführungsform wird für den Fall beschrieben, daß der Decodiervorgang mit Hilfe von vier Referenzwellenformen für jeweils eines der Binär-Informationsbits "0" und "1" durchge führt wird, das heißt mit insgesamt acht Referenzwellenfor men, wie sie in den Fig. 13C(g) bis (n) gezeigt sind.

Die Decodiervorrichtung in dieser Ausführungsform ist im Auf bau identisch mit der in Fig. 5 gezeigten Ausführungsform, mit der Ausnahme, daß der Referenzwellenform-Speicherschal tungsteil 20 durch den in Fig. 14 dargestellten Speicherschaltungsteil ersetzt ist und ein Wellenform-Aus wahlschaltungsteil 79 vorgesehen ist. Allerdings vergleicht diese Ausführungsform nicht die Empfangswellenform mit sämt lichen der acht Referenzwellenformen, wie es bei der Ausfüh rungsform nach Fig. 14 der Fall ist, sondern bei dieser Aus führungsform werden zwei Referenzwellenformen, die mit der Empfangswellenform, die durch die unmittelbar vorausgehenden zwei Bits beeinflußt ist, verglichen werden sollen, auf der Grund lage der zwei zuvor decodierten Bits ausgewählt aus den acht Referenzwellenformen nach Fig. 13C. Die zwei ausgewählten Referenzwellenformen werden mit der Empfangswellenform in gleicher Weise wie beim Ausführungsbeispiel nach Fig. 5 ver glichen. Das heißt: Da die zwei unmittelbar zuvor decodierten Bits vorab bekannt sind, stützt sich diese Decodier vorrichtung auf die Annahme, daß voraussagbar ist, welches Paar der acht Referenzwellenformen (das heißt der Refe renzwellenformen für "0" und "1") die Referenzwellenform ent halten muß, die der gerade empfangenen Wellenform, die durch vorhergehende Bits beeinflußt ist, am meisten ähnelt.

In dem Referenzwellenform-Speicherschaltungsteil 20 sind innerhalb der Referenzwellenformspeicher 27-1 bis 27-4 Refe renzwellenformen für "0", denen Bitfolgen "00", "01", "10" und "11" vorausgehen, gespeichert, und in ähnlicher Weise sind in den Referenzwellenformspeichern 27-5 bis 27-8 Refe renzwellenformen für "1" gespeichert. Der Ausgabeschaltungs teil für decodierte Information, 21, vergleicht zwei Ausgangssignale des Wellenform-Vergleicherschaltungsteils 19 und gibt binäre Information "0" oder "1" entsprechend dem kleineren Wert aus.

Der Wellenformauswahlschaltungsteil 79 hat die Aufgabe, eine der Referenzwellenformen für jedes der Bits "0" und "1" unter Verwendung von zwei decodierten vorausgehenden digitalen Informationsbits auszuwählen. Der Wellenformauswahlschal tungsteil 79 besteht aus Gatterschaltungen 75-1 bis 75-8, von denen jede am Ausgang eine hohe Impedanz annimmt oder das Eingangssignal hindurchläßt, abhängig davon, ob der Steuereingang eine "0" oder "1" ist. Ein Decoder 76 erzeugt eine "1" an lediglich einem von vier Ausgängen G1 bis G4, wobei die Auswahl durch eine zwei Bits umfassende Eingabe erfolgt. Schließlich dient ein D-Flipflop 77 als Ein-Bit- Schieberegister zum Speichern decodierter Information.

Nach jeder Eingabe eines Rücksetzsignals R liest das D- Flipflop 77 Ausgangsinformation vom Flipflop 32 des Ausgabe schaltungsteils 21 ein. Folglich speichert das Flipflop 77 ein Informationsbit, welches unmittelbar demjenigen Informa tionsbit vorausgeht, welches der Ausgabeschaltungsteil 21 (oder genauer gesagt, das Flipflop 32) gerade auszugeben im Begriff ist, und die beiden Ausgänge der Flipflops 32 und 77 werden an den Decoder 76 geführt. Auf diese Weise empfängt der Decoder 76 stets Information zweier aufeinanderfolgender Bits, die unmittelbar vor dem Bit decodiert wurden, welches gerade zu decodieren ist. Zusammen mit dem Flipflop 32 bildet also das Flipflop 77 ein 2-stufiges Schieberegister, dessen Inhalt immer den beiden zuletzt decodierten Bits entspricht. Wenn die Werte der beiden Bits 00, 01, 10 und 11 sind, gibt der Decoder 76 eine "1" an lediglich einem der Ausgänge G1 bis G4 ab, entsprechend dem jeweiligen Wert des Bit-Paares. Dieses Ausgangssignal "1" wird an die Steuereingänge zweier entsprechender Gatterschaltungen der Gatter 75-1 bis 75-8 gegeben, um eine der Gatterschaltungen 75-1 bis 75-4 und eine der Gatterschaltungen 75-5 bis 75-8 zu öffnen. Auf diese Weise liest der Wellenformauswahlschaltungsteil 79 aus den acht Referenzwellenformspeichern 27-1 bis 27-8 des Wellen form-Speicherschaltungsteils 20 zwei Referenzwellenformen aus, die mit der empfangenen Wellenform zu vergleichen sind, wobei die Auswahl auf der Grundlage der Information bezüglich der zwei unmittelbar vorausgehenden Bits erfolgt. Die zwei so ausgewählten Referenzwellenformen werden dem Wellenform-Ver gleicherschaltungsteil 19 zugeführt. Wenn zum Beispiel die zwei vorausgehenden Bits "00" sind, liefert der Decoder 76 am Ausgang G1 eine "1" und öffnet dadurch die Gatter 75-1 und 75-5. Demzufolge geben der Referenzwellenformspeicher 27-1 (in dem die Referenzwellenform für das Bit "0" für den Fall, daß die vorausgehenden Informationsbits "00" sind, gespei chert ist) und der Referenzwellenformspeicher 27-5 (in dem die Referenzwellenform für den Fall gespeichert ist, daß dem Bit "1" die Bits "00" vorausgingen) angesteuert. Die übrigen Vorgänge sind die gleichen wie beim Ausführungsbeispiel nach Fig. 5.

Fig. 19 zeigt ein weiteres Ausführungsbeispiel der erfin dungsgemäßen Decodiervorrichtung, bei der der Wellenformaus wahlschaltungsteil 79 und der Referenzwellenform-Speicher schaltungsteil 20 nach Fig. 18 modifiziert sind. Der Refe renzwellenform-Speicherschaltungsteil 20 besitzt einen "0"- Referenzwellenformspeicher 27-1 und einen "1"-Referenzwellen formspeicher 27-2, und in jedem von ihnen sind vorab vier Referenzwellenformen für die Fälle gespeichert, in denen zwei vorausgehende Bits die Werte 00, 01, 10 und 11 haben. Es sind also die Referenzwellenformen (g) bis (j) und (k) bis (n) nach Fig. 13C in den beiden Speichern gespeichert. Der Wellenformauswahlschaltungsteil 79 wird lediglich durch das D-Flipflop 77 gebildet. Die Ausgangssignale der beiden Flipflops 32 und 77 gelangen als eine zwei Bits umfassende Referenzwellen form-Auswahladresse an die Referenzwellenformspeicher 27-1 und 27-2. Dabei sind die Gatterschaltungen 75-1 und 75-8 in Fig. 18 überflüssig. Der Referenzwellenform-Speicherschal tungsteil 20 umfaßt lediglich zwei Speicher zum Speichern der "0"- und "1"-Referenzwellenformen. Damit ist die Decodiervor richtung nach diesem Ausführungsbeispiel sehr einfach aufge baut.

Bei den oben anhand der Fig. 18 und 19 beschriebenen Ausfüh rungsformen kann, weil die Empfangswellenform mit spezifi zierten Referenzwellenformen verglichen wird, die Differenz zwischen zwei für die Empfangswellenform in bezug auf die "0"- und die "1"-Referenzwellenform erhaltenen Flächendiffe renzen groß gemacht werden, was die Genauigkeit beim Ver gleich der Wellenformen erhöht. Das Decodiersystem nach den Fig. 18 und 19 läßt sich als Übertragungssystem mit im Ver gleich zur Ausführungsform nach Fig. 14 verringertem Rauschabstand (SN-Verhältnis) verwenden.

Wenn jedes gesendete Bit unter Berücksichtigung des Einflus ses der drei vorausgehenden Bits mit den Ausführungsformen nach Fig. 18 und 19 decodiert wird, wird der Referenzwellen form-Speicherschaltungsteil 20 so angepaßt, daß er jeweils für die Informationsbits "0" und "1" acht Referenzwellenfor men speichert, und das Schieberegister 77 des Wellenformaus wahlschaltungsteils 79 besteht aus einem Zwei-Bit-Schiebere gister, so daß die Referenzwellenformen aus den Wellenform speichern mit insgesamt drei Ausgangsbits des Zwei-Bit-Schie beregisters und des Flipflops 32 ausgelesen werden. Es ist ersichtlich, daß die Ausführungsformen nach Fig. 18 und 19 so modifiziert werden können, daß die Referenzwellenformen aus den zu Beginn der Informationsübertragung gesendeten Lernmu stern abgeleitet und in dem Referenzwellenform-Speicherschal tungsteil 20 gespeichert werden können, wie es bei der Aus führungsform nach Fig. 16 der Fall war.

Die Ausführungsbeispiele nach Fig. 18 und 19 ermöglichen es, den Decodiervorgang durchzuführen, wenn die decodierte Infor mation der zwei vorausgehenden Bits bereits in den Flipflops 32 und 77 zwischengespeichert ist, das heißt, wenn eine Folge übertragener Information empfangen wird. Es sei jedoch auf den Fall hingewiesen, daß das empfangene Informationsbit nicht decodiert werden kann, weil die vorausgehende Informa tion fehlt, was zum Beispiel möglich ist, wenn die Decodier vorrichtung mit dem Decodieren eines empfangenen Signals beginnt. Im folgenden soll beschrieben werden, wie der Emp fang eingeleitet werden kann.

Wenn ein spezielles Lernmuster vor der eigentlichen Übertra gung der Information gesendet wird, brauchen lediglich die letzten Bits des Lernmusters als Vorinformation eingestellt werden. Das Ausführungsbeispiel nach Fig. 18 beispielsweise ist in der Lage, den Empfang unmittelbar nach dem Einstellen der letzten zwei Bits des Lernmusters in dem D-Flipflop 32 und dem Schieberegister (dem D-Flipflop) 77 zu beginnen.

Eine Verfahrensmöglichkeit besteht darin, dann, wenn kein Lernmuster gesendet wird, die Information vorzubestimmen, die als erste übertragen wird. Das heißt: Eine spezielle Bitfolge wird dem Beginn der zu sendenden Information beigefügt. Die Decodiervorrichtung stellt die Information dieser Bitkette in dem D-Flipflop 32 des Ausgabeschaltungsteils 21 und in dem Schieberegister 77 des Wellenformauswahlschaltungsteils 79 ein und beginnt den Vergleich der empfangenen Wellenform bei dem Bit, welches unmittelbar der Bitkette folgt. Wenn zum Beispiel die zu übertragende Information von einem Vorsatz in der Form "00" bei der Ausführungsform nach Fig. 18 begleitet wird, liefert der Taktgeber 22 ein "nicht gezeigtes" Lösch signal zu dem Zeitpunkt, zu dem der Anstieg der Empfangswel lenform festgestellt wird. Damit werden das D-Flipflop 32 und das Schieberegister 77 gelöscht, wodurch der Eingang des Decoders 76 den Wert "00" annimmt. Auf diese Weise ist die Vor-Information "00" eingestellt. Um außerdem auf die Beendi gung der Übertragung der Bitkette "00" zu Beginn der Sende- Information zu warten, stoppt der Taktgeber 22 die Ausgabe des Abtastsignals S und des Rücksetzsignals R für eine diesen beiden Bits entsprechende Zeitspanne. Auf diese Weise ist die Decodiervorrichtung in der Lage, eine geeignete Referenzwel lenform zu Beginn der Übertragung und zum Einleiten des Emp fangs auszuwählen.

Ein weiteres Verfahren, welches angewendet werden kann, wenn nicht vorher ein Lernmuster gesendet wird, besteht darin, vorab spezifische Referenzwellenformen zu speichern, die beim Start der Übertragung verwendet werden. Das heißt, es werden Referenzwellenformen für ein Informationsbit gespeichert, dem keine Information vorausgeht, sowie Referenzwellenformen für eine Information, der eine Ein-Bit-Information vorausgeht. Diese Wellenformen werden ebenfalls in dem Referenzwellen form-Speicherschaltungsteil 20 vorab gespeicher 22063 00070 552 001000280000000200012000285912195200040 0002003804080 00004 21944t. Bei dem Ausführungsbeispiel nach Fig. 18 beispielsweise wird dem Referenzwellenform-Speicherschaltungsteil 20 eine Refe renzwellenform-Speichereinrichtung hinzugefügt, in der insge samt sechs Referenzwellenformen vorab gespeichert sind, näm lich zwei Referenzwellenformen für die Informationsbits "0" und "1", denen keinerlei Information vorausgeht, und vier Referenzwellenformen für die Informationsbits "0" und "1", denen jeweils nur ein Bit "0" oder "1" vorausgeht. Außerdem werden dem Wellenformauswahlschaltungsteil 79 zusätzliche sechs Gatterschaltungen hinzugefügt, und der Decoder 76 und das Schieberegister 77 werden ebenfalls entsprechend erwei tert. Beim Vergleich des ersten einen Bits zu Beginn des Emp fangs durch geeignetes Einstellen der Anfangswerte des Flipflops 32 und des Schieberegisters 77 werden die Refe renzwellenformen für die Informationsbits "0" und "1", denen keine Information vorausgeht, an den Wellenform-Vergleicher schaltungsteil 19 gegeben. Für das nächste eine Bit werden die Referenzwellenformen für die Informationsbits "0" und "1" ausgewählt, denen jeweils nur ein Bit "0" oder "1" voraus geht, wobei die Auswahl auf der Grundlage der Ein-Bit-Infor mation erfolgt, die zuerst empfangen wurde. Diese weitere ausgewählte Information wird an den Wellenform-Auswahlschal tungsteil 79 gegeben. Anschließend arbeitet die Decodiervor richtung genauso, wie es oben in Verbindung mit Fig. 18 beschrieben wurde.

Es wurde oben der Fall beschrieben, daß die vorausgehende Information zur Auswahl der Referenzwellenformen verwendet wird, die als nächstes zum Vergleich herangezogen werden. Auch in diesem Fall läßt sich die Funktion des Wellenformaus wahlschaltungsteils 79 durch Software realisieren, und der Wellenform-Vergleicherschaltungsteil kann in analoger Weise ausgebildet sein. Die Decodiervorrichtung kann in verschie denster Weise realisiert werden.

Die in den Fig. 5, 7, 8, 10, 14, 16, 18 und 19 dargestellten Ausführungsformen wurden aufgrund der Annahme beschrieben, daß der Taktgeber 22 einen mit dem Empfangssignal synchroni sierten Takt regeneriert, und zwar mit Hilfe herkömmlicher einfacher PLL- und LC-Schaltkreise. Da das Einfangen der Syn chronisation mit der PLL-Schaltung für gewöhnlich jedoch die Zeit mehrerer Bits in Anspruch nimmt, ist es notwendig, daß eine vorbestimmte Anzahl von Bits vorausgeschickt wird, um die Synchronisation zu erreichen. Diese Bits werden dem Beginn der Informationsübertragung vorausgeschickt. Dies beeinträchtigt die Übertragungseffizienz und ist deshalb nicht zu bevorzugen.

Fig. 20 zeigt eine Decodiervorrichtung mit Schaltungen für die Bit-Synchronisation als Zusatzeinrichtungen zu der Aus führungsform nach Fig. 5. Die hinzugefügten Schaltungen sind: D-Flipflops 36-1 und 36-2, Komparatoren 19-2 und 19-3, Daten selektoren 34-1 bis 34-4 und Subtrahierer 35-1 und 35-2. Der ADU 23 befindet sich außerhalb der Komparatoren 19-1 bis 19-3, von denen jeder gleichen Aufbau wie der Wellenform-Ver gleicherschaltungsteil 19 besitzt, ausgenommen den entfernten ADU 23.

Fig. 21A und 21B zeigen den Vergleich der Wellenformen (a), (b), (c) und (d), die beispielhaft das Ausgangssignal (einen digitalen Abtastwert) des D-Flipflops 36-1, das Ausgangs signal des ADU 23, das Ausgangssignal des D-Flipflops 36-2 und das Ausgangssignal des Referenzwellenformspeichers 27-1 oder 27-2 veranschaulichen. Fig. 22A und 22B zeigen ein Syn chronisations-Korrekturverfahren zur Herstellung der Bit-Syn chronisation durch das Ausgangssignal des Taktgebers 22. S ist ein Abtastsignal, R ein Rücksetzsignal und L ein Zwi schenspeichersignal.

Das Arbeitsprinzip der Ausführungsform nach Fig. 20 besteht darin, die Referenzwellenform und die um ±1 Abtastung dazu verschobene Empfangswellenform miteinander zu vergleichen, einen außer Bit-Synchronisation befindlichen Schritt zu erfassen und die Synchronisation zu korrigieren. Der Taktge ber 22 liefert das Abtastsignal S mit einer Frequenz, die n- mal höher ist als die Informationsübertragungs-Bitrate des Senders. Dies geschieht mit Hilfe eines Kristalloszillators. Dieses Abtastsignal entspricht dem Signal S in Fig. 5. Die Zahl n entspricht der Anzahl von Abtastungen pro Bit. Selbst verständlich wird die Schwingungsfrequenz des Oszillators so ausgewählt, daß sie sehr nahe bei dem Wert ist, der um n-mal höher ist als die Bitrate, ohne daß jedoch eine Synchronisa tion mit der gesendeten Information vorliegt. Das Abtast signal S wird zu jeder Zeit geliefert, zu der der ADU 23 und die D-Flipflops 36-1 und 36-2 arbeiten. Der Taktgeber 22 überwacht das Ausgangssignal (a) des D-Flipflops 36-1, und wenn das Ausgangssignal einen festen Pegel (einen Digital wert) übersteigt, legt er fest, daß ein empfangenes Signal angelegt wurde, und er beginnt mit der Erzeugung des Rück setzsignals R und des Zwischenspeichersignals L. Diese Signale werden alle n Abtastungen geliefert, das heißt für jedes Bit, und sie entsprechen dem Rücksetzsignal R in Fig. 5.

Die von dem ADU 23 digitalisierte Empfangswellenform wird in jedem der D-Flipflops 36-1 und 36-2 um eine Abtastung verzögert. Das verzögerte Ausgangssignal ((a) in Fig. 21A oder 21B) des D-Flipflops 36-1 wird auf den Komparator 19-1 gege ben, in dem es mit den aus den Referenzwellenformspeichern 27-1 und 27-2 ausgelesenen Referenzwellenformen verglichen wird. Der Subtrahierer 31 in dem Ausgabeschaltungsteil 21 vergleicht die zwei Ausgangssignale des Komparators 19-1 und erzeugt die binäre Information "1" oder "0", abhängig von dem kleineren Wert. Dieser Vorgang ist genau der gleiche, wie er oben in Verbindung mit Fig. 5 erläutert wurde. Andererseits werden das Ausgangssignal des ADU 23 (die Wellenform eine Abtastung früher als das Ausgangssignal des D-Flipflops 36-1, dargestellt in Fig. 21A(b) oder 21B(b)) und das Ausgangs signal des D-Flipflops 36-2 (die um eine Abtastung hinter dem Ausgangssignal des D-Flipflops 36-1 verzögerte Wellenform, dargestellt in Fig. 21A(c) oder 21B(c)) an die Komparatoren 19-2 bzw. 19-3 gegeben, wo sie mit den aus den Referenzwel lenformspeichern 27-1 bzw. 27-2 ausgelesenen Referenzwellen formen verglichen werden. Die Vergleichsergebnisse zwischen diesen drei empfangenen Wellenformen, die um eine Abtastung gegeneinander verschoben sind, und den Referenzwellenformen, werden zu den Datenselektoren 34-1 bis 34-3 gegeben, und abhängig von dem Bestimmungsergebnis durch den Subtrahierer 31 des Ausgabeschaltungsteils 21 werden die Flächendifferen zen zwischen diesen drei Empfangswellenformen und derjenigen Referenzwellenform, die von dem Subtrahierer 31 als diejenige mit der größten Ähnlichkeit mit der Empfangswellenform fest gestellt wurde, selektiv ausgegeben. Das heißt: Wenn von dem Ausgabeschaltungsteil 21 ein "0" decodiert wird, wird von den Datenselektoren 34-1 bis 34-3 deren jeweiliges Eingangssignal an der linken Seite ausgegeben. Die drei Ausgangssignale der Datenselektoren 34-1 bis 34-3 repräsentieren die Flächen-Dif ferenzen im Bereich von einem Bit zwischen den Wellenformen (a) bis (c) und der Wellenform (d) gemäß Fig. 21A. Im Fall von Fig. 21A ähnelt die Wellenform (a) der Wellenform (d) am meisten, was bedeutet, daß Bit-Synchronisation erreicht ist. Damit ist das Ausgangssignal des Datenselektors 34-1 das kleinste. Da in diesem Zustand das Ausgangssignal des Daten selektors 34-1 kleiner ist als das Ausgangssignal des Daten selektors 34-4, ist das Borge-Ausgangssignal B1 des Subtra hierers 35-1 eine "0". Da in diesem Zustand Sendung und Emp fang synchronisiert sind, bleibt der Taktgeber 22 dabei, die oben erwähnten Signale S, L und R zu erzeugen. Das oben erläuterte Vergleichsverfahren auf der Grundlage des Suchens der kleinsten Flächendifferenz zwischen Wellenformen ähnelt der sogenannten Korrelationstechnik.

Allerdings stimmen die Frequenz des Takts auf der Senderseite und die des Takts auf der Empfangsseite praktisch nie genau überein, d. h. die Bit-Synchronisation geht nach Verstreichen einer gewissen Zeit verloren. Wenn der Takt auf der Empfän gerseite dem Takt auf der Sendeseite vorausgeht, erhält man Wellenformen, wie sie bei (a) bis (d) in Fig. 21B gezeigt sind. Da in diesem Zustand die Ausgangswellenform (b) des ADU 23 am meisten der Referenzwellenform (d), die in dem Refe renzwellenformspeicher 27-1 oder 27-2 vorab gespeichert ist, ähnelt, wird das Ausgangssignal des Datenselektors 34-3 klei ner als die Ausgangssignale an den anderen Datenselektoren 34-1 und 34-2. Folglich wird das Borge-Ausgangssignal des Subtrahierers 35-2 eine "1", und das Ausgangssignal des Datenselektors 34-3 wird am Ausgang des Selektors 34-4 abge geben. Die Ausgangssignale der Datenselektoren 34-4 und 34-1 werden in dem Subtrahierer 35-1 voneinander abgezogen, weil aber das Ausgangssignal des Datenselektors 34-4 kleiner ist als das Ausgangssignal des Datenselektors 34-1, wird das Borge-Ausgangssignal B1 des Subtrahierers 35-1 eine "1". Der Taktgeber 22 liefert das Rücksetzsignal R und das Zwischen speichersignal L am Ende jeweils eines Bits, und gleichzeitig liest er die Borge-Ausgangssignale B1 und B2 der Subtrahierer 35-1 und 35-2. Wenn die Bit-Synchronisation verloren gegangen ist, wird das Borge-Signal B1 eine "1", woraus der Taktgeber 22 feststellt, daß die Synchronisation verloren ist. Befindet sich das Borge-Signal B2 des Subtrahierers 35-2 auf dem Pegel "1", so stellt der Taktgeber fest, daß der Takt auf der Emp fangsseite dem Takt auf der Sendeseite vorausgeht, während dann, wenn das Borge-Signal B2 den Pegel "0" hat, festge stellt wird, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite nacheilt. Im Fall von Fig. 21B ist das Borge Ausgangssignal B2 des Substrahierers 35-2 eine "1", und folg lich geht der Empfänger-Takt dem Sender-Takt voran, so daß man lediglich eine Abtastung auslassen muß. Um diese Korrek tur durchzuführen, liefert der Taktgeber 22 ein (in Fig. 22A mit R* gekennzeichnetes) Rücksetzsignal R unmittelbar vor dem zweiten Ansteigen des Abtastsignals S (S in Fig. 22A), lie fert zu dieser Zeit jedoch nicht das Zwischenspeichersignal L. Beginnend mit diesem Zeitpunkt liefert der Taktgeber 22 anschließend das Rücksetzsignal R und das Zwischenspeicher signal L für jedes Bit. Wie oben erläutert wurde, kann durch eine Extra-Ausgabe des Rücksetzsignals R der Empfängertakt um eine Abtastung verzögert werden, was die Korrektur der Bit- Synchronisation bewirkt.

Wenn hingegen der Empfängertakt dem Sendertakt nacheilt, wird das Ausgangssignal des Datenselektors 34-2 am kleinsten. In diesem Fall gibt der Taktgeber 22 das Abtastsignal S inner halb der normalen Abtast-Zeitspanne zweimal aus, was in Fig. 22B durch S* kenntlich gemacht ist, um so die Synchronisation zu korrigieren. Da das Rücksetzsignal R und das Zwischenspei chersignal L stets ausgegeben werden, nachdem fünfmal abgeta stet wurde, wie in Fig. 22B durch R und L deutlich gemacht ist, wird die eine Bit-Zeitspanne selbstverständlich vier normale Abtastzeiträume lang, wenn die Abtastungs-Korrektur durchgeführt wird.

Fig. 23 zeigt ein Beispiel für die Ausgestaltung des Taktge bers 22 in der in Fig. 20 dargestellten Decodiervorrichtung. Ein Oszillator 22-1 erzeugt einen Takt mit einer Frequenz, die 2n-mal so hoch ist wie die Bitrate. Ein Flipflop T-FF teilt die Frequenz des Taktsignals auf die Hälfte, um ein Abtastsignal S mit einer Frequenz zu erzeugen, die n-mal so hoch ist wie die Bitrate. Im Anfangszustand werden sämtliche Flipflops und Zähler in ihrem Rücksetzzustand gehalten.

In dem Anfangszustand vor Anlegen des empfangenen Signals gibt ein Flipflop DFF1 eine "0" ab, und der Ausgang des Flipflops T-FF wird von dem Datenselektor 22-2 ausgegeben. Dieser Takt von dem Selektor 22-2 wird stets als das Abtast signal S über eine Verzögerungsschaltung VERZ1 ausgegeben, um die zeitliche Beziehung in Relation zu dem Rücksetzsignal R einzustellen. Jetzt liefert der Ausgang eines Flipflops DFF4 eine "1", ein n-stufiger Zähler 22-3 wird im Rücksetzzu stand gehalten, und das Rücksetzsignal R und das Zwischen speichersignal L werden nicht ausgegeben.

Das Eingangssignal am Eingangsanschluß 18 wird stets durch Abtastung übernommen, und das Ausgangssignal (a) des D- Flipflops 36-1 nach Fig. 20 wird an einen Eingang A eines Digital-Komparators 22-4 in Fig. 23 gelegt. Wenn der Wert des empfangenen Signalpegels eine Triggerschwelle V_T, die an einem Eingang B des Digital-Komparators 22-4 eingestellt ist, übersteigt, so geht dessen Ausgangssignal auf "1", während das Ausgangssignal des Flipflops DFF4 auf "0" geht. Als Folge davon gehen die Ausgangssignale der ODER-Glieder ODER3 und ODER4 beide auf "0", wodurch ein Anfangs-Rücksetzsignal R und ein Anfangs-Zwischenspeichersignal L erzeugt werden. Danach beginnt der n-stufige Zähler 22-3 mit dem Betrieb und liefert das Rücksetzsignal R sowie das Zwischenspeichersignal L alle n Impulse des Abtastsignals S.

Wenn der Takt auf der Empfangsseite dem Takt auf der Sende seite um eine Abtastung vorausgeht, gehen die Borgesignale B1 und B2 beide auf "1", und der Ausgang Q eines Flipflops DFF2 wird durch das Zwischenspeichersignal L eine "1". Durch den Q-Ausgang "1" des Flipflops DFF2 wird der n-stufige Zähler 22-3 zurückgesetzt, und ein Flipflop DFF3 beginnt seinen Betrieb. Wenn der Takteingang des Flipflops DFF3 auf "1" geht, so geht sein Ausgang auf "1", wodurch das Flipflop DFF2 gelöscht wird, sein Ausgang mithin den Wert "0" annimmt. Als Folge davon wird das Ausgangssignal des ODER-Glieds ODER3 "0" und erzeugt ein Rücksetz-Korrektursignal R* und beginnt den Betrieb des n-stufigen Zählers 22-3. Auf diese Weise wird ein Impuls des Rücksetzsignals R* für Korrekturzwecke gemäß Fig. 22A zusätzlich erzeugt, und anschließend werden Rücksetz signal R und Zwischenspeichersignal L alle n Abtastungen aus gegeben.

Wenn der Takt auf der Empfangsseite dem Takt auf der Sende seite um eine Abtastung voreilt, werden die Borge-Signale B1 und B2 "1" bzw. "0", und das Zwischenspeichersignal L wird an das Flipflop DFF1 gelegt, so daß dessen Ausgang "1" wird. Als Folge davon wählt der Datenselektor 22-2 das direkte Aus gangssignal des Oszillators 22-1 und gibt aus diesen ein Abtastsignal mit doppelter Frequenz aus. Gleichzeitig beginnt ein binärer zweistufiger Zähler 22-5 mit dem Zählen, und wenn die Abfallflanke des Signals mit der zweifachen Frequenz zweimal gezählt wurde, nimmt der Ausgang Q1 des Zählers 22-5 den Wert "1" an, wodurch das Flipflop DFF1 gelöscht wird und der Datenselektor 22-2 wieder damit beginnt, das Signal mit der auf die Hälfte geteilten Frequenz auszugeben. Auf diese Weise wird ein zusätzlicher Impuls des Abtastsignals für Kor rekturzwecke gemäß Fig. 22B erzeugt.

Wie aus der obigen Beschreibung hervorgeht, läßt sich die Bit-Synchronisation dadurch erreichen, daß man einen Ver gleich zwischen Wellenformen durchführt, die gegenüber der Empfangswellenform und der Referenzwellenform vor- und zurückverschoben sind, zusätzlich zu dem Wellenformvergleich, der zuvor in bezug auf Fig. 5 erläutert wurde. Mit einem sol chen Verfahren läßt sich der bislang zur Erzielung der Syn chronisation verwendete Vorläufer fortlassen, da keine nen nenswerte Operationszeit benötigt wird, um den Synchronisa tionszustand zu erreichen, wie es bei der herkömmlichen PLL- Schaltung der Fall ist. Es ist also eine Reduzierung der Übungs- oder Lernzeit möglich. Selbst dann, wenn die übertra gene Wellenform stark verzerrt ist, läßt sich die Synchroni sation auf einfache Weise erreichen. Die gesamte Vorrichtung läßt sich durch logische Schaltkreise realisieren und folg lich leicht als LSI-Schaltung ausbilden.

Fig. 24 zeigt eine vereinfachte Version der in Fig. 20 darge stellten Decodiervorrichtung. In der Vorrichtung nach Fig. 20 stellt der Komparator 19-3 den Zustand fest, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite vorausgeht, und der Komparator 19-2 stellt den Zustand fest, daß der Takt auf der Empfangsseite dem Takt auf der Sendeseite nacheilt, da nicht bekannt ist, ob der Takt auf der Empfangsseite dem Takt auf der Sendeseite vorausgeht oder nacheilt. Wenn man jedoch beispielsweise den Takt auf der Empfangsseite so vorein stellt, daß er dem Takt auf der Sendeseite stets voreilt, so ist es möglich, die Schaltungsteile zur Feststellung des Zustands, ob der Takt auf der Sendeseite dem auf der Emp fangsseite vor- oder nachgeht, fortzulassen. Insbesondere lassen sich das D-Flipflop 36-2, der Komparator 19-2, die Datenselektoren 34-2 und 34-4 sowie der Subtrahierer 35-2 in Fig. 20 fortlassen, wie in Fig. 24 gezeigt ist. Da außerdem die Korrektur der Synchronisation des Taktgebers 22 mit lediglich der Rücksetz-Korrektur nach Fig. 22A ausreicht, und die Abtast-Korrektur nach Fig. 22B nicht erforderlich macht, läßt sich auch der Taktgeber 22 vereinfachen, wie aus Fig. 25 hervorgeht. Die Arbeitsweise der in Fig. 24 und Fig. 25 dar gestellten Schaltungen läßt sich leicht aus der obigen Beschreibung der Schaltungen nach den Fig. 20 und 23 ablei ten, so daß auf eine Wiederholung der Beschreibung der Arbeitsweise verzichtet wird. Selbstverständlich läßt sich das Decodiersystem in ähnlicher Weise vereinfachen, wenn der Takt auf der Empfangsseite derart voreingestellt wird, daß er dem Takt auf der Sendeseite nacheilt.

Beim Verfahren zum Herbeiführen der Bit-Synchronisation durch Verwendung der Korrelation zwischen Wellenformen, wie es unter Bezugnahme auf Fig. 20 erläutert wurde, wird die Korre lation für jedes Bit ermittelt. Es ist aber auch möglich, Verfahren anzuwenden, bei denen die Korrelation für eine Spanne mehrerer Bits, zum Beispiel eine Spanne von 8 oder 16 Bits, erhalten wird. Bei einem solchen Verfahren läßt sich die Bit-Synchronisation auch dann erreichen, wenn die Emp fangswellenform durch die Kennlinie der Übertragungsleitung oder anderer Einflüsse verzerrt ist und während der Dauer eines Bits praktisch keine Pegeländerung stattfindet. Fig. 26 zeigt die Ausgestaltung einer Decodiervorrichtung, die dieses Verfahren ausnutzt. Fig. 27 zeigt den dafür verwendeten Takt geber 22. Die Decodiervorrichtung besitzt Akkumulatoren 37-1 bis 37-3 zum Akkumulieren der Ausgangssignale der Daten selektoren 34-1 bis 34-3 insgesamt l-mal. Diese Akkumulatoren sind zusätzlich zu der Einrichtung gemäß Fig. 20 vorgesehen. Ein l-stufiger Zähler 22-6 dient zum Zählen der Anzahl von Rücksetzsignalen R als Anzahl von Akkumulationen l. Er ist zusätzlich zu dem Taktgeber 22 nach Fig. 23 vorgesehen. Bei der Schaltung nach Fig. 27 wird immer dann, wenn der Zähler 22-6 die Anzahl von Rücksetzsignalen l-mal gezählt hat, das Löschsignal C am Überlauf erhalten, und das Signal wird an die Taktanschlüsse der Flipflops DFF1 und DFF 2 gegeben, wo durch die Borge-Ausgangssignale B1 und B2 in diese Flipflops übernommen werden und die Takt-Synchronisation korrigiert wird. Das Löschsignal C wird den Akkumulatoren 37-1 bis 37-3 in Fig. 26 zugeführt, um deren akkumulierte Inhalte alle l Informationsbits zurückzusetzen. Auf diese Weise wird die Korrelation zwischen der Empfangswellenform und der Referenzwellenform für l Bits erhalten, und auf der Grundlage der so erhaltenen Ergebnisse läßt sich die Synchronisation korrigieren. Aus Gründen der Straffung der Beschreibung soll hier auf eine detaillierte Beschreibung verzichtet werden.

Während das Takt-Synchronisierverfahren anhand der Ausfüh rungsform nach Fig. 5 erläutert wurde, läßt sich ein ähnli ches Verfahren selbstverständlich auch bei den übrigen Ausführungsbeispielen anwenden.

Claims

1. Verfahren zur Decodierung von in einem Übertragungs kanal verzerrten Empfangswellenformen, von denen jede eines der m (m 2) digitalen Codesymbole eines m-wertigen Codes repräsentiert, bei dem
zunächst in - einer Lernphase in dem Übertragungskanal verzerrte Empfangswellenformen empfangen werden, welche in einer festgelegten Reihenfolge jeweils eines der m Codesym bole repräsentieren, von jeder Empfangswellenform an einer Folge von n Abtastpunkten der jeweilige Amplitudenwert in einen digitalen Abtastwert umgesetzt wird, und die n Abtast werte als eine jeweilige Referenzwellenform gespeichert wer den, derart, daß für jedes Codesymbol die gleiche Anzahl von Referenzwellenformen, wenigstens eine gespeichert wird, und,
in einer nachfolgenden Decodierphase, der Amplituden verlauf von jeder Empfangswellenform gleichzeitig mit einer Anzahl von wenigstens m gespeicherten Referenzwellenformen, von denen jede ein anderes der m Codesymbole repräsentiert, verglichen wird und eine entsprechende Anzahl von Fehlerwer ten ermittelt wird, von denen jeder den Grad der Übereinstim mung zwischen der Empfangswellenform und einer jeweiligen der wenigstens m Referenzwellenformen repräsentiert, und
dasjenige Codesymbol als Ergebnis der Decodierung der Empfangswellenform ausgegeben wird, das von derjenigen der wenigstens m Referenzwellenformen repräsentiert wird, deren Fehlerwert die größte Übereinstimmung anzeigt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Lernphase für jedes Codesymbol mehrere verschie dene, dasselbe Codesymbol repräsentierende Empfangswellenfor men als Referenzwellenformen gespeichert werden und in der Decodierphase der Amplitudenverlauf einer jeweiligen Emp fangswellenform gleichzeitig mit allen gespeicherten Refe renzwellenformen verglichen wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Berücksichtigung der Intersymbol-Interferenz für jedes Codesymbol m^p (p 1) Referenzwellenformen gespeichert werden, jede für ein anderes vorangehendes Codesymbol im Fall von p = 1, bzw. für eine andere Kombination von p vorangehen den Codesymbolen im Fall p < 1.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Berücksichtigung der Intersymbol-Interferenz in der Lernphase für jedes Codesymbol m^p (p 1) verschiedene, das selbe Codesymbol repräsentierende Empfangswellenformen als Referenzwellenformen gespeichert werden, jede für ein anderes vorangehendes Codesymbol im Fall von p = 1, bzw. für eine andere Kombination von p vorangehenden Codesymbolen im Fall p < 1, und in der Decodierphase abhängig von dem Ergebnis der Decodierung der p vorangehenden Empfangswellenformen für jedes Codesymbol eine der diesem Codesymbol zugeordneten Referenzwellenformen ausgewählt wird und der Amplitudenver lauf einer jeweiligen Empfangswellenform gleichzeitig mit allen ausgewählten Referenzwellenformen verglichen wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abtastwerte jeder bzw. jeder ausgewählten der Referenzwellenformen gleichzeitig mit den Abtastwerten wenigstens zweier gegeneinander phasenverschobe ner Amplitudenverläufe, derselben Empfangswellenformen vergli chen werden und ein jeweiliger, größte Übereinstimmung anzei gender Fehlerwert ermittelt wird, von denen ein erster das Ergebnis der Decodierung bestimmt, daß diese Fehlerwerte oder ihre für eine vorgegebene Anzahl von Empfangswellenformen gebildeten Summenwerte miteinander verglichen werden, und daß, wenn nicht der erste Fehlerwert die größte Übereinstim mung mit einer Referenzwellenform bzw. sein Summenwert die größte Übereinstimmung mit einer jeweiligen Referenzwellen form anzeigt, ein die Amplitudenverläufe abtastendes Taktsig nal phasenkorrigiert wird.

6. Decodiervorrichtung zur Durchführung des Verfahrens nach Anspruch 1, umfassend:
eine Analog/Digital-Umsetzeinrichtung (23) zur Umset zung des jeweiligen Amplitudenwerts einer Empfangswellenform an einer Folge von n Abtastpunkten in einen digitalen Abtast wert,
eine Referenzwellenform-Speichereinrichtung (20),
eine Lese/Schreibsteuereinrichtung (22, 28, 29), die zwischen einer Lernbetriebsart und einer Decodierbetriebsart umschaltbar ist, in der Lernbetriebsart nacheinander für min destens m Empfangswellenformen die n Abtastwerte als jewei lige Referenzwellenform in die Referenzwellenform-Speicher einrichtung (20) einschreibt und in der Decodierbetriebsart die Abtastwerte von wenigstens m der in der Lernbetriebsart gespeicherten Referenzwellenformen ausliest,
eine Wellenform-Vergleichereinrichtung (19, 19-1, 19-2, 19-3), zum gleichzeitigen Vergleich des Amplitudenverlaufs der Empfangswellenform mit den wenigstens m ausgelesenen Referenzwellenformen und zur Erzeugung der wenigstens m Feh lerwerte, und
eine Entscheidungseinrichtung (21) zur Auswahl des als Ergebnis der Decodierung auszugebenden Codesymbols auf der Basis der wenigstens m Fehlerwerte.

7. Decodiervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß
die Wellenform-Vergleichereinrichtung (19, 19-1, 19-2, 19-3) aufweist:
wenigstens m Subtrahiereinrichtungen (24-1, . . ., 500-1, . . .), von denen jede die Differenz zwischen jedem einzelnen von n Amplitudenwerten einer jeweiligen Empfangswellenform und dem jeweils entsprechenden der n Abtastwerte einer zuge ordneten der ausgelesenen Referenzwellenformen bildet, und
eine der Anzahl von Subtrahiereinrichtungen gleiche Anzahl von Akkumulatoreinrichtungen (26-1, . . ., 503-1, . . .), von denen jede für eine zugeordnete der Subtrahiereinrichtun gen die Absolutwerte der einzelnen Differenzen zu einem jeweiligen der wenigstens m Fehlerwerte addiert, und
die Entscheidungseinrichtung aufweist:
eine Vergleichseinrichtung (31, 504, 40, 46), die durch Differenzbildung den kleinsten der wenigstens m Fehlerwerte ermittelt, und
eine Ausgabeeinrichtung (32), die als decodierte Infor mation, dasjenige Codesymbol ausgibt, das durch diejenige Referenzwellenform repräsentiert wird, die zu dem ermittelten kleinsten Fehlerwert geführt hat.

8. Decodiervorrichtung nach Anspruch 6 zur Durchführung des Verfahren nach Anspruch 4, gekennzeichnet durch:
eine Auswahleinrichtung (79), die abhängig von den p unmittelbar zuvor decodierten Codesymbolen von den m^p Refe renzwellenformen jedes Codesymbols eine auswählt,
m Subtrahiereinrichtungen (24-1, . . .), von denen jede die Differenz zwischen jedem einzelnen von n Amplitudenwerten einer jeweiligen Empfangswellenform und dem jeweils entspre chenden der n Abtastwerte einer zugeordneten der ausgewählten m Referenzwellenformen bildet,
eine der Anzahl von Subtrahiereinrichtungen gleiche Anzahl von Akkumulatoreinrichtungen (26-1, . . .), von denen jede für eine zugeordnete der Subtrahiereinrichtungen die Absolutwerte der einzelnen Differenzen zu einem jeweiligen von m Fehlerwerten addiert,
eine Vergleichseinrichtung (31, 40, 46), die durch Dif ferenzbildung den kleinsten der m Fehlerwerte ermittelt, und
eine Ausgabeeinrichtung (32), die als decodierte Infor mation, dasjenige Codesymbol ausgibt, das durch diejenige Referenzwellenform repräsentiert wird, die zu dem ermittelten kleinsten Fehlerwert geführt hat.

9. Decodiervorrichtung nach Anspruch 8, dadurch gekennzeichnet daß
die Referenzwellenform-Speichereinrichtung (20) für jede gespeicherte Referenzwellenform einen gesonderten, mit einem gesonderten Ausgang versehenen Wellenformspeicher (27-1, . . ., 27-8) umfaßt,
die Wellenformspeicher gleichzeitig von der Lese/- Schreibsteuereinrichtung (22, 28, 29) auslesbar sind, und
die Auswahleinrichtung (79) aufweist:
ein p-stufiges Schieberegister (32, 77), dessen Inhalt mit jeder Ausgabe eines Codesymbols durch die Ausgabeeinrich tung (21) unter Aufnahme des ausgegebenen Codesymbols in die erste Stufe um eine Stelle in Richtung auf die p-te Stufe verschoben wird, derart, daß das Schieberegister jeweils die p zuletzt decodierten Codesymbole enthält, und
eine Gatteranordnung (76, 75-1, . . .), die mit den Aus gängen der Wellenformspeicher verbundene Signaleingänge, m mit den Subtrahiereinrichtungen (24-1, . . . ) jeweils verbundene Signalausgänge sowie mit den einzelnen Stufen des Schiebere gisters verbundene Steuereingänge aufweist, um abhängig vom Inhalt des Schieberegisters jede der Subtrahiereinrichtungen (24-1, . . . ) mit dem Ausgang eines jeweiligen der Wellenform speicher zu verbinden.

10. Decodiervorrichtung nach Anspruch 8, dadurch gekennzeichnet daß
die Referenzwellenform-Speichereinrichtung (20) für jedes der m Codesymbole einen, mit einer jeweiligen der m Subtrahiereinrichtungen (24-1, . . .) verbundenen Wellenform speicher (27-1, 27-2) zur Speicherung der m^p Referenzwellen formen für das jeweilige Codesymbol enthält, und
die Auswahleinrichtung (79) ein p-stufiges Schieberegister (32, 77) umfaßt, dessen Inhalt mit jeder Aus gaben eines Codesymbols durch die Ausgabeeinrichtung (21) unter Aufnahme des ausgegebenen Codesymbols in die erste Stufe um eine Stelle in Richtung auf die p-te Stufe verscho ben wird, derart, daß das Schieberegister jeweils die p zuletzt decodierten Codesymbole enthält,
wobei die Adresse zum parallelen Auslesen der Wellen formspeicher aus den Ausgangssignalen der einzelnen Schiebe registerstufen und einem Ausgangssignal der Lese/Schreib steuereinrichtung (22, 28, 29) zusammengesetzt ist.

11. Decodiervorrichtung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die Lese/Schreibsteuereinrichtung (22, 28, 29, 34) eine Ausgabe- Sperreinrichtung (34) enthält, die in der Lernbetriebsart die Ausgabe des decodierten Codesymbols durch die Ausgabeeinrich tung (21) sperrt.

12. Decodiervorrichtung nach einem der Ansprüche 6 bis 11 zur Durchführung des Verfahrens nach Anspruch 5, gekennzeichnet durch:
wenigstens eine erste Verzögerungseinrichtung (36-1, 36-2) zum Verzögern der Empfangswellenform um eine vorbe stimmte Zeitspanne,
wenigstens eine erste und eine zweite der Wellenform- Vergleichereinrichtungen (19-1, 19-2), von denen eine an den Eingang und die andere an den Ausgang der ersten Verzöge rungseinrichtung (36-1, 36-2) angeschlossen ist
eine Synchronismus-Detektoreinrichtung (34-1 bis 34-4; 35-1, 35-2), die die von der ersten und der zweiten Wellen form-Vergleichereinrichtung ermittelten kleinsten Fehlerwerte miteinander vergleicht und, wenn der von der zweiten Wellen form-Vergleichereinrichtung ermittelte kleinste Fehlerwert der größere ist, ein Asynchronismus-Detektorsignal (B1, B2) an eine das Abtasttaktsignal für die Empfangswellenform erzeu gende Taktgebereinrichtung (22) ausgibt,
wobei die Taktgebereinrichtung (22) so ausgebildet ist, daß sie bei Empfang des Asynchronismus-Detektorsignals das Abtasttaktsignal phasenkorrigiert.

13. Decodiervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Taktgebereinrichtung (22) aufweist:
eine Pegelvergleichereinrichtung (22-4), die den Beginn des Empfangs einer Empfangswellenform feststellt,
eine Zähleinrichtung (22-3), die ein die Wellenform- Vergleichereinrichtungen (19-1, 19-2, 19-3) in einen Aus gangszustand zurücksetzendes Rücksetzsignal (R) jedesmal dann erzeugt, wenn das Taktsignal n-mal gezählt worden ist;
eine Anfangs-Rücksetzsignal-Erzeugungseinrichtung (DFF4), die aufgrund des Ausgangssignal der Pegel-Verglei chereinrichtung (22-4) die Zähleinrichtung (22-3) zurücksetzt und ein erstes Rücksetzsignal (R) erzeugt; und
eine Rücksetz-Korrektursignal-Erzeugungseinrichtung (DFF2, DFF3), die bei Empfang des Asynchronismus-Detektorsig nals (B1, B2) die Zähleinrichtung (22-3) zurücksetzt und ein Korrektur-Rücksetzsignal erzeugt.

14. Decodiervorrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Taktgebereinrichtung (22) aufweist:
eine Pegelvergleichereinrichtung (22-4), die den Beginn des Empfangs einer Empfangswellenform feststellt,
eine Zähleinrichtung (22-3), die ein die Wellenform- Vergleichereinrichtungen (19-1, 19-2, 19-3) in einen Aus gangszustand zurücksetzendes Rücksetzsignal (R) jedesmal dann erzeugt, wenn das Taktsignal n-mal gezählt worden ist;
eine Anfangs-Rücksetzsignal-Erzeugungseinrichtung (DFF4), die aufgrund des Ausgangssignal der Pegel-Verglei chereinrichtung (22-4) die Zähleinrichtung (22-3) zurücksetzt und ein erstes Rücksetzsignal (R) erzeugt; und
eine Takt-Korrektursignal-Erzeugungseinrichtung (DFF1, 22-2), die bei Empfang des Asynchronismus-Detektorsignals (B1, B2) ein Korrektur-Taktsignal erzeugt.

15. Decodiervorrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß
den wenigstens zwei Wellenform-Vergleichereinrichtungen (19-1, 19-2, 19-3) nachgeschaltete Fehlerwert-Akkumulierein richtungen (37-1, 37-2, 37-3) zum jeweiligen Akkumulieren der Fehlerwerte und zur Ausgabe der akummulierten Fehlerwerte an die Synchronismus-Detektoreinrichtung vorgesehen sind, und
die Taktgebereinrichtung (22) eine Löschsignal-Erzeu gungseinrichtung (22-6, . . .) enthält, die nach jeweils einer vorbestimmten Anzahl von Rücksetzsignalen ein den Inhalt der Vergleichsergebnis-Akkumuliereinrichtungen (26-1, . . .) löschendes Löschsignal (C) erzeugt.

16. Decodiervorrichtung nach Anspruch 12 in Verbindung mit Anspruch 7, dadurch gekennzeichnet, daß die Synchronismus-Detektoreinrichtung (34-1 bis 34-4; 35-1, 35-2) umfaßt:
eine erste und eine zweite Datenselektoreinrichtung (34-1, 34-2), welche an die Ausgänge der ersten und der zweiten Wellenform-Vergleichereinrichtung (19-1, 19-2) angeschlossen sind, um von den jeweils wenigstens m Fehler werten der ersten und der zweiten Wellenform-Vergleicherein richtung nach Maßgabe der von der Ausgabeeinrichtung (21) abgegebenen decodierten Information jeweils einen auszuwäh len, und
eine Synchronismus-Vergleichereinrichtung (35-1, 35-2) zum Vergleich der beiden ausgewählten Fehlerwerte.