DE4316776A1 - Frequenzmodulationsempfänger - Google Patents
FrequenzmodulationsempfängerInfo
- Publication number
- DE4316776A1 DE4316776A1 DE4316776A DE4316776A DE4316776A1 DE 4316776 A1 DE4316776 A1 DE 4316776A1 DE 4316776 A DE4316776 A DE 4316776A DE 4316776 A DE4316776 A DE 4316776A DE 4316776 A1 DE4316776 A1 DE 4316776A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- frequency
- signals
- frequency modulation
- modulation receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die Erfindung bezieht sich auf das Fernsprechwesen und insbesondere auf einen
digitalen Empfänger zum Empfang von Daten, welche von einer speichergesteuer
ten Schaltanlage (SPCS=Stored Program Control Switching System) ausgesendet
wurden und welche üblicherweise als Klassen-Nachrichten (CLASS-Messages) be
zeichnet werden.
Klassen-Nachrichten werden normalerweise auf einer Sprachübertragungsleitung
während des Ruheintervalls zwischen dem ersten und dem zweiten Klingelsignal
zur Kundenanlage übertragen. Die Übertragung erfolgt analog in phasenkohären
ter Frequenzmodulation, wobei die logischen "1"-Werte (Zeichen) mit 1200±12 Hz
und die logischen "0"-Werte (Zwischenräume) mit 2200±22 Hz moduliert werden.
Diese binären Daten werden asynchron bei einer Übertragungsrate von 1200 Bit pro
Sekunde (1200 Baud) seriell übertragen.
Üblicherweise findet bei einer Peripherieeinheit der die Daten empfangenden Kun
denanlage ein Digital-Analog-Konverter Verwendung, welcher als CODEC bezeich
net wird. CODECs, welche Analogsignale bei einer festen Abtastrate von 8000 Hz
abtasten, sind relativ billig und werden deshalb gegenüber komplexeren CODECs
mit einstellbaren Abtastraten bevorzugt. Der Ausgang des CODEC ist ein zusam
mengesetzter 8-Bit-Wert, welcher mit Hilfe von Hardware oder Software auf einen
linearen Wert mit einem Vorzeichenbit und 12 Bit (für Europa) bzw. 13 Bit (für
Nordamerika) für den Absolutwert expandiert werden kann.
Gegenstand der vorliegenden Erfindung ist ein Empfänger für Klassen-Nachrichten,
welcher in einer Ausführungsform in einem digitalen Signalprozessor implementiert
sein kann und die in einem bei 8000 Hz abgetasteten Signal enthaltenen Daten
extrahieren kann.
Hierbei werden die frequenzmodulierten Daten demoduliert, es wird sichergest
ellt,
daß die Daten in einem Fernsprechstandards genügenden Zustand empfangen wur
den und die Daten werden unter Verwendung eines für die Übertragung von Klassen-
Nachrichten vorgesehenen Fehlerdetektionsmechanismus verifiziert.
Ein Demodulator für frequenzmodulierte Signale tastet linear Eingangswerte des
Signals ab und filtert diese mit einem Bandpaß, der die Abtastrate von 8000 Hz
auf 24 000 Hz erhöht, wodurch sich am Ausgang des Bandpasses für jedes einlau
fende Datenbit 20 Abtastwerte ergeben. Die Amplitude des Signals bzw. der Ab
tastwerte am Ausgang des Bandpasses wird durch einen automatisch arbeitenden
Verstärkungssteuerungsschaltkreis eingestellt und die sich ergebenden Abtastwerte
(welche der Einfachheit halber als Wert(t) bezeichnet werden, wobei t ein bestimm
ter Zeitpunkt ist) werden auf zwei verschiedenen Wegen weiterverarbeitet, wodurch
die Wahrscheinlichkeit, daß das Eingangssignal ein Zeichen oder einen Zwischenraum
kodiert, abgeschätzt werden kann (der erste Weg wird als Zeichenabschätzungsweg
oder Zeichenweg bezeichnet und der zweite als Zwischenraumabschätzungsweg oder
Zwischenraumweg). Diese Wahrscheinlichkeit wird quantitativ durch einen Wert
GW (Größtwahrscheinlichkeit) repräsentiert, der am Ende jedes der beiden Wege
mit den folgenden Formeln berechnet wird:
M²(ωi) = χ²(ωi) + Z²(ωi)
mit
Darin ist im Falle des Zeichenweges ωi, gleich ωm (1200 Hz) oder, im Falle des
Zwischenraumweges, gleich ωs (2200 Hz).
Die Ausgangswerte der Abschätzungen werden einem Doppelbegrenzer und danach
einem Entscheidungsschaltkreis zugeführt.
Vorzugsweise werden die beiden Meßwerteingangsströme am Eingang des GW-
Abschätzers (zueinander um 90° phasenverschoben) für den Zwischenraumab
schätzungsweg einer Baudwiedergewinnungsschaltung zugeführt, welche auf jedes
in den beiden Strömen enthaltene Meßwertpaar wirkt. Die Baudwiedergewinnungs
schaltung verwendet 20 Abtastwertpaare (das momentane Paar plus die 19 voran
gegangenen Paare) zur Berechnung des GW-Schätzwerts für den Zwischenraum bei
jedem Zeittakt.
Der von der Baudwiedergewinnungsschaltung berechnete Strom an GW-Schätzwer
ten wird dann durch einen Tiefpaß gefiltert, durchläuft eine Grenzwertschaltung
und eine Differenzierungsschaltung, welche dann ein Ausgangssignal erzeugt, wenn
sich das Vorzeichen der Steigung von + nach - ändert. Der Doppelbegrenzer kann
also aus diesem Ausgangssignal die abgeschätzten Ausgangswerte der beiden GW-
Abschätzer am Ende der beiden Abschätzungswege empfangen und zwar zu be
stimmten Zeiten, welche sich am Maximum der Zeichen oder Zwischenräume befin
den.
Das Ausgangssignal des Doppelbegrenzers wird einer Entscheidungsschaltung zu
geführt. Diese trifft die Entscheidung darüber, ob im Moment der Doppelbegren
zung, der in der Mitte eines Bits liegt, ein Zeichen oder ein Zwischenraum vorhanden
war.
Das sich ergebende dekodierte Bit wird gesichert, falls es zu einem empfangenen
Zeichen oder Zwischenraum gehört oder ausgesondert, falls es ein Trägerbit zwischen
zwei aufeinanderfolgenden Zeichen bzw. Zwischenräumen ist. Wenn ein vollständiges
Zeichen (d. h. 1 Startbit+8 Datenbits+1 Stopbit) empfangen wurde, werden das
Startbit und das Stopbit ausgesondert und das verbleibende Zeichen wird in einem
Puffer abgespeichert. Das letzte Zeichen einer Nachricht ist eine Prüfsumme, deren
Addition modulo 256 zu den vorher empfangenen Zeichen der Nachricht den Wert 0
ergeben muß. Falls dieser Wert nicht 0 ist, wird die gesamte Nachricht ausgesondert.
Für das Verständnis der nachfolgenden Beschreibung sei angemerkt, daß die Be
zeichnung "Signal" sich auf einen digitalen Wert (Abtastwert) bezieht, wenn nicht
ausdrücklich auf ein Analogsignal Bezug genommen wird.
Zwei Ausführungsformen der Erfindung beschreiben die Ansprüche 1 und 10. Vor
teilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.
Diese Ausführungsbeispiele werden im folgenden unter Bezugnahme auf die beglei
tenden Zeichnungen näher beschrieben. Diese zeigen:
Fig. 1 die typische Form einer Klassen-Nachricht,
Fig. 2 ein Blockdiagramm der Erfindung,
Fig. 3A und 3B Darstellungen der Zeichen- bzw. Zwischenraumsignale an den
Ausgängen der beiden GW-Abschätzer, und
Fig. 4A und 4B Darstellungen der Zeichen- bzw. Zwischenraumsignale, von wel
chen eines nach weiterer Verarbeitung zur Freigabe des in Fig. 2 dargestellten
Doppelbegrenzers verwendet wird.
In Fig. 1 ist schematisch eine typische Form eines Klassen-Signals dargestellt. Es
besteht aus einer ersten Bitsequenz 1, welche die Form "01010101" hat und etwa
250 ms dauert. Dieses Signal wird zur Unterstützung des Baudwiedergewinnungs
prozesses in einem Demodulator für Frequenzmodulation verwendet, welcher typi
scherweise durch einen 1-0-Übergang aktiviert wird. Das Klassen-Signalschema
verwendet üblicherweise analoge, phasenkohärente, frequenzmodulierte Signale zur
Übertragung.
Die unmittelbar darauffolgende zweite Datensequenz 2 besteht aus einer 150+25 ms
dauernden Gruppe von "1"-Werten. Diese Sequenz ermöglicht die Einstellung der
automatischen Verstärkungskontrolle des Empfängers während dieser Periode.
Alle nachfolgenden Sequenzen werden von einer "0" angeführt und von einer "1"
beendet und stellen die Klassen-Nachricht selbst dar.
Die erste Sequenz dieser Nachricht, beispielsweise die dritte Datensequenz 3 definiert
den Nachrichtentypus, die vierte Datensequenz 4 definiert die Nachrichtenlänge und
alle darauffolgenden Sequenzen 5, ausgenommen die letzte, definieren Daten. Die
letzte Sequenz 6 bildet eine Prüfsumme für die vorangegangenen Sequenzen. Jede
Sequenz ist vorzugsweise ein aus 8 Bit bestehendes Datenbyte, welches zwischen
dem Startbit (Zwischenraum) und dem Stopbit 1 (Zeichen) eingeschlossen ist.
Eine Zwischenbytesequenz 7 aus Zeichen ("1"-Werten) wird zwischen zwei aufein
anderfolgenden Bytes gesendet, wobei ihre Länge sicherstellt, daß die maximale
Unterbrechungszeit zwischen zwei aufeinanderfolgenden Bytes nicht größer als vor
zugsweise 16,7 ms ist und welche die Überprüfung erlaubt, ob das Zeichensignal
nicht für mehr als 8 ms unterbrochen ist.
Demzufolge stellt der Empfänger zunächst die Präsenz der ersten Sequenz 1 zur
Initialisierung fest und detektiert dann die zweite Sequenz 2, während der der
Verstärkungsfaktor des Empfängers eingestellt wird. Sodann wird die Klassen-
Nachricht selbst empfangen, und zwar zunächst der Nachrichtentypus, dann die
Nachrichtenlänge, dann die Datenbytes und schließlich die Prüfsumme, was in ei
nem asynchronen Protokoll erfolgt. Der Klassen-Empfänger überprüft vorzugsweise
auch die Präsenz des Zwischenbyteträgers, um sicherzustellen, daß die maximale Un
terbrechungszeit zwischen zwei aufeinanderfolgenden Bytes nicht größer ist als 16,7
ms und das Zeichensignal nicht für mehr als 8 ms unterbrochen wird. Die Daten
werden dann mit Hilfe der Prüfsumme in an sich bekannter Weise auf Gültigkeit
untersucht.
Die Durchführung des vorab Beschriebenen hängt von der Fähigkeit des Empfängers
ab, die Sequenz aus "0"- und "1"-Werten aus dem empfangenen Signal zu extrahie
ren. In Fig. 2 ist ein Blockdiagramm der Anordnung zur Extraktion dieser Sequenz
dargestellt.
Den Eingang des Empfängers bildet eine Abtastvorrichtung 9 (ein CODEC), wel
che die frequenzmodulierte Sequenz bei einer Abtastrate von beispielsweise 8000
Hz abtastet und durch einen Expandierer 10 führt, dessen Ausgangssignal vom
Empfänger verwendet wird. Die Abtastrate ist kein ganzzahliges Vielfaches der
Baudrate von beispielsweise 1200 Baud. Das Signal besteht aus Zeichen- und Zwi
schenraumsignalen, wobei das Zeichensignal bei einer Frequenz von 1200 Hz und
das Zwischenraumsignal bei 2200 Hz liegt. Das Ausgangssignal des Expandierers
10 wird dem digitalen Bandpaßfilter 11 zugeführt, welcher das Eingangssignal auf
einen Bereich zwischen 1,1 kHz und 2,3 kHz begrenzt. Dieses digitale Filter erhöht
die Abtastrate um einen Faktor 3 auf 24 000 Hz, was ein ganzzahliges Vielfaches von
1200 und 8000 ist. Falls die Abtastrate nicht erhöht werden würde (beispielsweise
falls die Abtastrate von 8000 Hz ein ganzzahliges Vielfaches von 1200 Hz wäre)
würde anstelle des Bandpaßfilters 11, welcher die Abtastrate auf einen ganzzahlig
durch die Baudrate und die Abtastrate des Abtasters 9 teilbaren Wert erhöht, ein
"FIR"-Filter mit weniger Koeffizienten anstelle des Bandpaßfilters genügen. Bei
Verwendung eines FIR-Filters ist die Gruppenverzögerung bei beiden kodierenden
Frequenzen (ωm = 1200 Hz und ωs = 2200 Hz) die gleiche.
Bei einem gut funktionierenden Laborprototyp wies der digitale FIR-Filter die fol
genden Parameter auf:
Abtastfrequenz: 24 000 Hz,
Anzahl der Koeffizienten: 59,
Abschneidefrequenzen des Stopbandes: 800 Hz und 2600 Hz,
Abschneidefrequenzen des Durchgangsbandes: 1100 Hz und 2300 Hz Brummen des ersten Stopbandes: -9,976 dB,
Brummen des zweiten Stopbandes: -9,944 dB,
Brummen des Durchgangsbandes: 0,271 dB.
Abtastfrequenz: 24 000 Hz,
Anzahl der Koeffizienten: 59,
Abschneidefrequenzen des Stopbandes: 800 Hz und 2600 Hz,
Abschneidefrequenzen des Durchgangsbandes: 1100 Hz und 2300 Hz Brummen des ersten Stopbandes: -9,976 dB,
Brummen des zweiten Stopbandes: -9,944 dB,
Brummen des Durchgangsbandes: 0,271 dB.
Bei 24 000 Hz wurden 20 Abtastwerte pro Baud verwendet.
Das Ausgangssignal des Bandpaßfilters 11 wird einem Kontrollschaltkreis 12 zur
automatischen Verstärkungsregelung zugeführt, welcher einen Verstärkungskontroll
faktor berechnet, der auf dem Durchschnitt des maximalen Absolutwerts der letz
ten 20 Abtastwerte des Ausgangs des Bandpaßfilters und einem vorbestimmten
erwünschten Bereich von Signalamplituden basiert. Der Verstärkungskontrollfak
tor wird vorzugsweise jeweils nach 60 Meßwerten neu berechnet (und dann wieder
für die nächsten 60 Meßwerte verwendet).
Das Ausgangssignal der Verstärkungskontrolleinheit 12 wird Zwischenraumbitmul
tiplizierern 13 und 14 und Zeichenbitmultiplizierern 15 und 16 zugeführt. In den
Zwischenraumbitmultiplizierern 13 und 14 wird jedes Eingangssignal mit um 90°
phasenverschobenen Werten von 2200 Hz multipliziert, welche als cos (ωsnT) bzw.
sin (ωsnT) dargestellt sind. Das Eingangssignal wird in den Multiplizierern 15 und
16 mit entsprechenden zueinander um 90° phasenverschobenen 1200 Hz-Werten cos
(ωmnT) bzw. sin (ωmnT) multipliziert. Das Ausgangssignal jedes Multipliziererpaars
wird einem entsprechenden GW-Abschätzer 17 bzw. 18 zugeführt.
Jeder GW-Abschätzer verarbeitet die ihm zugeführten Eingangssignale mit dem
folgenden Algorithmus:
M²(ωi) = χ²(ωi) + Z²(ωi)
mit
Darin steht ωi für die Zeichenfrequenz ωm (1200 Hz) oder für die Zwischenraumfre
quenz ωs (2200 Hz).
In den Fig. 3A und 3B sind die Amplituden der Ausgangssignale M2(ωm) und
M2(ωs), für Zeichen bzw. Zwischenraum über 300 Abtastwerte dargestellt. Es ist er
sichtlich, daß die Graphen eine zahnartige Struktur aufweisen. Die Funktion des wei
ter unten beschriebenen Schaltkreises besteht darin, festzustellen, wo die Meßwerte
als in der Mitte eines Bits betrachtet werden sollen.
Aus den in den Fig. 3A und 3B dargestellten Graphen ist ersichtlich, daß M2(ωm)
seine Maxima erreicht, wenn M2(ωs) seine Minima erreicht und umgekehrt. Die
Graphen weisen jedoch auch lokale Maxima und Minima auf, durch welche der
Entscheidungsprozeß über die Art des Bits schwierig wird.
Vorzugsweise werden die orthogonalen Zwischenraumsignale einer Baudwiederge
winnungsschaltung 20 zugeführt, um das bevorzugte, genaue momentane Zentrum
des Bits zu bestimmen. Die Signale werden einem kontinuierlichen GW-Abschätzer
21 zugeführt, welcher die Signale unter Verwendung des gleichen Algorithmus, wie
er von dem GW-Abschätzer 17 verwendet wird, verarbeitet. Das Ausgangssignal
des GW-Abschätzers 21 wird in Form des in Fig. 3B dargestellten Signals einem
Tiefpaßfilter 22 zugeführt, welcher vorzugsweise ein elliptisches Filter vierter Ord
nung ist. In einer gut arbeitenden Ausführungsform arbeitete das Filter 22 mit
einer Abtastrate von 24 000 Hz, einem Durchgangsband von 0-2,6 kHz bei 0,3967
dB Brummen und einem Stopband von 3,6-12 kHz bei einem Brummen von
-26,7474 dB.
Das Ausgangssignal des Tiefpaßfilters 22 ist in Fig. 4B dargestellt. Falls die Zei
chensignale zur Baudwiedergewinnung verwendet wurden, ist das sich ergebende
Ausgangssignal des Tiefpaßfilters 22 in Fig. 4A dargestellt.
Das Ausgangssignal des Tiefpaßfilters 22 wird an eine Grenzwertschaltung 23 ange
legt. Aus Fig. 4B ist ersichtlich, daß es erheblich einfacher ist, zu bestimmen, ob
das Signal oberhalb oder unterhalb eines Grenzwerts liegt als bei der in Fig. 3B
gezeigten Signaldarstellung.
Das Ausgangssignal der Grenzwertschaltung 23 wird einem Differenzierer 24 zu
geführt, der die Steigung des ihm zugeführten Signals berechnet.
Es ist ersichtlich, daß die Funktion des Differenzierers 24 darin besteht, das ex
akte Zentrum des Bits zu bestimmen, falls alle Zwischenraumsignale in Fig.
4B genügende Amplitude aufweisen, um die Grenzwertschaltung 23 passieren zu
können. Der Differenzierer differenziert daher von einer + zu einer - Steigung, wo
bei beim exakten Maximum 25 des in Fig. 4B dargestellten Signals die Steigung
den Wert 0 annimmt.
Das Ausgangssignal des Differenzierers 24 zum Zeitpunkt des Maximums 25 wird
einem Freigabeeingang eines Doppelbegrenzers 26 zugeführt. Aufgrund der Verzöge
rung in der Baudwiedergewinnungsschaltung wird der Freigabeeingang mit einer
Verzögerung von 1 Bit kontrolliert. Der Doppelbegrenzer 26 erhält die Ausgangssig
nale der Abschätzer 17 und 18, wie sie in den Fig. 3A und 3B dargestellt sind.
Der Doppelbegrenzer 26 gibt zum genauen Zeitpunkt des Maximum 25 ein Signal an
die Entscheidungsschaltung 27 aus. Die Signale (ein angenähertes Minimum für den
Zeichen-GW-Abschätzer und eine angenähertes Maximum für den Zwischenraum-
GW-Abschätzer oder umgekehrt) werden auf diese Weise im richtigen Augenblick
der Entscheidungsschaltung 27 zur Analyse zugeführt. Die Entscheidungsschaltung
bestimmt, ob der Zwischenraum-GW-Schätzwert größer ist als der Zeichen-GW-
Schätzwert und indiziert dies durch Erzeugung eines Signals an ihrem Ausgang 28,
daß ein "0"-Wert (Zwischenraum) empfangen wurde.
Bevorzugt wird nur eines der Zeichen- oder Zwischenraumsignale in dem GW-
Abschätzer 21 analysiert. Vorzugsweise wird hierzu das Zwischenraumsignal ver
wendet, weil das Startbit eines übertragenen Byte (Sequenzen 3, 4, 5 oder 6 aus
Fig. 1) ein Zwischenraum (0) ist und falls eine Anpassung an die interne Uhr
des Empfängers oder anderer Schaltkreise als Ergebnis der von dieser Schaltung
durchgeführten Analyse notwendig ist, diese nach der Ankunft des neuen Zeichens
durchgeführt werden kann. Diese Schaltung kann jedoch auch für andere Zwecke
als für die hierin beschriebene Anwendung als Klassen-Signalempfänger verwendet
werden, weshalb der GW-Schätzwert des Zeichensignals anstelle der Analyse des
Zwischenraumsignals oder zusätzlich zu diesem analysiert werden kann.
Der GW-Abschätzer 17 kann in Doppelfunktion eingesetzt werden, beispielsweise
auch als GW-Abschätzer 21. In diesem Fall wird der GW-Abschätzer 21 nicht
verwendet, jedoch das Ausgangssignal des GW-Abschätzers 17 wird zusätzlich dem
Tiefpaßfilter 22 zugeführt.
Obwohl die Funktion der vorliegenden Erfindung unter Verwendung von Hardware
beschrieben wurde, umfaßt die Betriebsweise dieser Hardware eine Reihe von Al
gorithmen oder Methoden, welche unter Verwendung von Software oder Firmware
implementierbar sind. Alle Hardwarefunktionen können durch analoge Software-
oder Firmwareprogramme ersetzt werden.
Claims (14)
1. Frequenzmodulationsempfänger, umfassend:
- a) eine Vorrichtung zum Empfang einer demodulierten, frequenzmodulier ten abgetasteten Sequenz aus Datenbits, welche unter Verwendung von oberen Frequenzen ωs und unteren Frequenzen ωm frequenzmoduliert ist,
- b) eine Vorrichtung zur Kodierung der empfangenen Sequenz mit Paaren von um 90° phasenverschobenen Signalen der oberen Frequenz ωs der frequenzmodulierten Sequenz und der unteren Frequenz ωm der frequenz modulierten Sequenz zur Erzeugung eines Paars zueinander um 90° pha senverschobener abgetasteter Sequenzsignale, welche mit ωs kodiert sind und eines Paars zueinander um 90° phasenverschobener abgetasteter Se quenzsignale, welche mit ωm kodiert sind,
- c) ein Paar von Größtwahrscheinlichkeitsabschätzern (GW), von denen jeder die entsprechenden Signalpaare erhält und die Signale zur Erzeugung eines Paars von Ausgangssignalen kontinuierlich verarbeitet, von denen eines die Wahrscheinlichkeit angibt, mit welcher die obere Frequenz ein Datenbit aufweist und das andere die Wahrscheinlichkeit, mit welcher die untere Frequenz ein Datenbit aufweist,
- d) eine Baudwiedergewinnungsschaltung zur Bestimmung des Zeitpunkts ei nes Zeichen- oder Zwischenraumbits und zur Erzeugung eines diesem Zeitpunkt entsprechenden Freigabesignals,
- e) einen Doppelbegrenzer zum Empfang der Ausgangssignale und des Frei gabesignals, welcher im freigegebenen Zustand Amplitudensignale die ser Ausgangssignale dem Eingang einer Entscheidungsschaltung zuführt und diese Entscheidungsschaltung angibt, welches der Ausgangssignale die höhere Amplitude aufweist.
2. Frequenzmodulationsempfänger nach Anspruch 1, dadurch gekennzeich
net, daß die Baudwiedergewinnungsschaltung eine Vorrichtung zur Verarbei
tung eines der Signalpaare umfaßt, welche ein Ausgangssignal erzeugt, das
die Wahrscheinlichkeit des Vorhandenseins eines Zeichen- oder eines Zwi
schenraumbits angibt, sowie einen Filter zum Empfang dieses Ausgangssig
nals, eine Grenzwertschaltung zum Empfang des gefilterten Signals, und eine
Vorrichtung zur Erzeugung eines Ausgangssignals von der Grenzwertschaltung
zu einem Freigabeeingang des Doppelbegrenzers zum Zwecke der Freigabe
des Doppelbegrenzers zu bestimmten Zeitpunkten zur Übergabe von Aus
gangssignalen des Paars von Größtwahrscheinlichkeitsabschätzern, wobei die
Entscheidungsschaltung von dem Doppelbegrenzer Signale erhält, welche die
Wahrscheinlichkeit angeben, daß ein Zeichen- oder Zwischenraumsignal zu
bestimmten Zeiten vorhanden ist, wodurch eine auf den relativen Amplituden
dieser Signale basierende Entscheidung ermöglicht wird.
3. Frequenzmodulationsempfänger nach Anspruch 2, dadurch gekennzeich
net, daß die Vorrichtung zur Erzeugung eines Signals für den Freigabeeingang
des Doppelbegrenzers einen zwischen der Grenzwertschaltung und dem Dop
pelbegrenzer eingefügten Differenzierer umfaßt, welcher dem Doppelbegrenzer
das Ausgangssignal der Grenzwertschaltung als differenziertes, gefiltertes Sig
nal zuführt.
4. Frequenzmodulationsempfänger nach Anspruch 2 oder 3, dadurch gekenn
zeichnet, daß das von der Baudwiedergewinnungsschaltung empfangene Sig
nalpaar dem Vorhandensein eines Zwischenraums entspricht.
5. Frequenzmodulationsempfänger nach einem der voranstehenden Ansprüche,
dadurch gekennzeichnet, daß die Größtwahrscheinlichkeitsabschätzer die
von ihnen empfangenen Signale unter Verwendung des Algorithmus
M2(ωi)=χ2(ωi)+Z2(ωi)mit
verarbeiten, wobei im Falle der Modulation mit zwei Frequenzen Wj diese bei
den Frequenzwerte annehmen kann und der Doppelbegrenzer freigegeben wird,
wenn M2ωi für ωi=ωm oder ωi=ωs einen Maximalwert annimmt.
6. Frequenzmodulationsempfänger nach einem der voranstehenden Ansprüche,
dadurch gekennzeichnet, daß die Datenbits von einem Abtaster erfaßt wer
den, dessen Abtastfrequenz ein nicht ganzzahliges Vielfaches der Baudrate
beträgt.
7. Frequenzmodulationsempfänger nach Anspruch 6, dadurch gekennzeich
net, daß die Baudrate der Datenbits 1200 Baud beträgt und die Abtastfre
quenz des 8000 Hz beträgt.
8. Frequenzmodulationsempfänger nach Anspruch 6 oder 7, dadurch gekenn
zeichnet, daß er einen Bandpaßfilter zur Abtastung der abgetasteten Sequenz
bei einer Rate umfaßt, durch welche die Baudrate und die abgetastete Frequenz
der Sequenz ganzzahlig teilbar sind.
9. Frequenzmodulationsempfänger nach Anspruch 8, dadurch gekennzeich
net, daß die Abtastrate des Bandpaßfilters 24 000 Hz beträgt.
10. Frequenzmodulationsempfänger, umfassend:
- a) eine Vorrichtung zum Empfang einer demodulierten, frequenzmodulierten Sequenz aus Zeichen- und Zwischenraumdatenbits,
- b) eine Vorrichtung zur getrennten Verarbeitung von um 90° phasenverscho benen Paaren dieser Datenbits mit dem Algorithmus M²(ωi) = χ²(ωi) + Z²(ωi)mit wobei ωi in verschiedenen Operationen für ωm bzw. ωs steht, und hier durch ein Paar berechneter Zeichen- und Zwischenraumsignale erzeugt wird,
- c) eine Vorrichtung zur Tiefpaßfilterung des berechneten Zeichen- oder Zwi schenraumsignals,
- d) eine Vorrichtung zur Differenzierung dieses einen Signals zur Erzeugung eines Freigabesignals für einen Doppelbegrenzer zu den Zeitpunkten, bei denen die Steigung dieses tiefpaßgefilterten Signals von einem positiven Wert auf 0 absinkt, bevor sie einen negativen Wert annimmt,
- e) einen Doppelbegrenzer zum Empfang dieser berechneten Signale und zum Empfang des Freigabesignals, wobei ein Ausschnitt dieses berechneten Signals zum Zeitpunkt des Freigabesignals auf den Ausgang gegeben wird
- f) eine Entscheidungsschaltung zum Empfang des Abschnitts des ab geschätzten Signals, zur Bestimmung des größeren der abgeschätzten Signale und zur Erzeugung eines Hinweises auf das Vorhandensein eines Zeichen- oder Zwischenraumbits.
11. Frequenzmodulationsempfänger nach einem der voranstehenden Ansprüche,
dadurch gekennzeichnet, daß die Baudrate der Datenbits einen ersten Wert
hat und die Vorrichtung zum Empfang einen Abtaster zum Abtasten der Da
tenbits aufweist, dessen Abtastrate die abgetastete Sequenz mit einer Frequenz
eines zweiten Werts erzeugt, welcher höher ist als der erste Wert und die Vor
richtung einen Bandpaßfilter umfaßt zum Abtasten der Sequenz mit einer Fre
quenz, welche ganzzahlig durch den ersten und zweiten teilbar ist, und zur
Ausgabe der abgetasteten Sequenz von Datenbits.
12. Frequenzmodulationsempfänger nach einem der Ansprüche 8 bis 11, dadurch
gekennzeichnet, daß er einen Expandierer zum Anlegen eines Ausgangssig
nals des Abtasters an einen Eingang des Bandpaßfilters aufweist.
13. Frequenzmodulationsempfänger nach einem der Ansprüche 10 bis 12, dadurch
gekennzeichnet, daß das verwendete berechnete Signal ein Zwischenraum
signal ist.
14. Frequenzmodulationsempfänger nach einem der Ansprüche 10 bis 13, da
durch gekennzeichnet, daß er eine Grenzwertschaltung umfaßt, welche das
tiefpaßgefilterte Signal dem Differenzierer zuführt, wenn dieses einen vorbe
stimmten Wert übersteigt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA 2069142 CA2069142C (en) | 1992-05-21 | 1992-05-21 | Digital class receiver |
US07/922,616 US5400365A (en) | 1992-05-21 | 1992-07-30 | Isk receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4316776A1 true DE4316776A1 (de) | 1993-11-25 |
Family
ID=25675151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4316776A Withdrawn DE4316776A1 (de) | 1992-05-21 | 1993-05-19 | Frequenzmodulationsempfänger |
Country Status (3)
Country | Link |
---|---|
US (1) | US5400365A (de) |
DE (1) | DE4316776A1 (de) |
GB (1) | GB2267417B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2116042C (en) * | 1994-02-21 | 1999-03-23 | Alexander F. Tulai | Digital fsk receiver using double zero-crossing |
US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
US5825852A (en) | 1996-07-24 | 1998-10-20 | Notify Corporation | Multisensing circuitry for class signals and stutter dial tone in visual message waiting indicator |
US6018553A (en) * | 1996-09-18 | 2000-01-25 | Wireless Access | Multi-level mixer architecture for direct conversion of FSK signals |
DE19716246C2 (de) * | 1997-04-18 | 2001-05-23 | Deutsche Telekom Ag | Telekommunikationsanlage mit Weitergabe von Daten während des Rufes |
JP4016161B2 (ja) * | 1998-07-28 | 2007-12-05 | ソニー株式会社 | ラジオ放送受信機 |
US6757276B1 (en) * | 1998-11-24 | 2004-06-29 | 3Com Corporation | Touch tone replacement for internet telephony |
US7302112B2 (en) * | 2001-04-11 | 2007-11-27 | Sony Corporation | Contour-emphasizing circuit |
US7672356B2 (en) | 2005-05-19 | 2010-03-02 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for detection of a frequency coded sequence in the presence of sinusoidal interference |
US8149964B2 (en) * | 2007-01-05 | 2012-04-03 | Qualcomm, Incorporated | Symbol scaling with automatic gain control for wireless communication |
US9705477B2 (en) * | 2008-04-30 | 2017-07-11 | Innovation Digital, LLC | Compensator for removing nonlinear distortion |
KR101824399B1 (ko) * | 2015-12-30 | 2018-02-01 | 어보브반도체 주식회사 | 개선된 패킷 검출 및 심볼 타이밍 포착 기법을 사용하는 블루투스 수신 방법 및 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4291275A (en) * | 1979-06-13 | 1981-09-22 | Rca Corporation | Frequency demodulation system |
GB2124046A (en) * | 1982-07-07 | 1984-02-08 | Philips Electronic Associated | Data demodulator for a direct frequency modulated signal |
JPS60100859A (ja) * | 1983-11-08 | 1985-06-04 | Nec Corp | 周波数検波器 |
US4568882A (en) * | 1984-10-01 | 1986-02-04 | National Semiconductor Corporation | Digital FSK demodulator circuit |
-
1992
- 1992-07-30 US US07/922,616 patent/US5400365A/en not_active Expired - Lifetime
-
1993
- 1993-05-07 GB GB9309441A patent/GB2267417B/en not_active Expired - Fee Related
- 1993-05-19 DE DE4316776A patent/DE4316776A1/de not_active Withdrawn
Non-Patent Citations (2)
Title |
---|
FORNEY jun., G. David: The Viterbi Algorithm. In: Proceedings of the IEEE, Jhg.61, 1973, Nr.3, S.268-278 * |
PROAKIS, John G.: Digital Communications. New York u.a.: McGraw-Hill Book Company, 1983, S.203-212 * |
Also Published As
Publication number | Publication date |
---|---|
GB2267417B (en) | 1995-08-02 |
GB9309441D0 (en) | 1993-06-23 |
GB2267417A (en) | 1993-12-01 |
US5400365A (en) | 1995-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2648977C3 (de) | Demodulator für differentiell phasencodierte Digitaldaten | |
DE68915274T2 (de) | Verfahren zum Synchronisieren eines einfangenden Modems nach einem Training mit Daten. | |
DE69132265T2 (de) | Reduzierung von Interferenzen in RF-Signalen | |
DE4290412C2 (de) | Verfahren zur Wiedergewinnung von Information aus einem differentiell codierten GMSK-Signal und entsprechende nicht-kohärente Demodulationsempfangseinrichtung | |
DE2045794A1 (de) | Datendemodulator mit Verwendung von Vergleichen | |
DE2711086A1 (de) | System zur uebertragung von digitaldaten ueber eine leitung | |
DE2245189B2 (de) | Vorrichtung zur Übertragung eines restseitenbandträgermodulierten Mehrpegelsignals und eines Synchronisier-Pilotsignals | |
DE2901235A1 (de) | Digitales zweidraht-vollduplex- uebertragungssystem | |
DE4316776A1 (de) | Frequenzmodulationsempfänger | |
DE4108806C1 (de) | ||
DE69232966T2 (de) | Taktwiedergewinnungsverfahren und -system | |
DE2231992A1 (de) | Datendemodulator unter verwendung mehrfacher korrelationen und filter | |
DE2514529C2 (de) | ||
DE4426461B4 (de) | Verfahren zum Verarbeiten eines Signals und entsprechende Vorrichtungen hierfür | |
DE19841233A1 (de) | Demodulator und Demodulationsverfahren | |
DE1298120B (de) | Verfahren und Schaltungsanordnung zur kohaerenten Demodulation synchroner, frequenzmodulierter Duobinaersignale | |
DE3011439C2 (de) | Anordnung zur Decodierung eines vierphasenkodierten Datensignals | |
EP0670648A1 (de) | Verfahren und Vorrichtung zur Übertragung digitaler Signale | |
DE3804080C2 (de) | Verfahren und Vorrichtung zur digitalen Decodierung | |
DE19503576C2 (de) | Digitaler Empfänger und Empfangsverfahren für frequenzmodulierte Signale | |
DE2946701C2 (de) | Schaltungsanordnung zur Regeneration von blockweise übertragenen Datenbits | |
DE4036972A1 (de) | Digitaler audiosignalempfaenger | |
DE3730399A1 (de) | Verfahren und vorrichtung zur uebertragung eines digitalsignals | |
DE60114543T2 (de) | Verfahren zur Erhöhung der Datenrate durch Taktumschaltung in einem drahtlosen Datennetz | |
DE4444781B4 (de) | Digitales Datenmodulationsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8130 | Withdrawal |