DE3786809T2

DE3786809T2 - Oszillator mit einer Rückkoppelschleife, die eine Verzögerungsschaltung enthält.

Info

Publication number: DE3786809T2
Application number: DE87101047T
Authority: DE
Inventors: Hideo Nagaoka
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-01-24
Filing date: 1987-01-26
Publication date: 1993-11-11
Anticipated expiration: 2007-01-27
Also published as: US4779063A; EP0234306B1; DE3786809D1; JPS62171302A; JPH0585082B2; EP0234306A2; EP0234306A3

Description

Hintergrund der Erfindung

Feld der Erfindung

Die Erfindung betrifft einen Oszillator, und insbesondere einen Oszillator mit einer Rückkoppelungsschleife, die eine Verzögerungsschaltung einschließt.

Beschreibung der bekannten Technik

Für verschiedene Zwecke wurde eine Signalverzögerung in verschiedenen elektronischen Schaltungen, Vorrichtungen und Instrumenten bei verschiedenen Verfahren eingesetzt. Unter den heute gebräuchlichen Verzögerungsverfahren wird ein Verfahren häufig eingesetzt, in dem Pulse einer vorgegebenen Wiederholungsfrequenz erzeugt werden, während ein Einstellsignal zugeführt wird, und die so erzeugten Pulse werden gezählt, und wenn der Zählwert einen vorgegebenen Wert erreicht, wird ein Verzögerungssignal erzeugt.
Zur Realisierung des oben erwähnten Verzögerungssignal-Erzeugungsverfahrens ist bislang ein Oszillator aufgebaut aus einem invertierenden Verstärker, dessen Ausgang über eine Verzögerungsschaltung mit seinem Eingang verbunden ist. Der Verstärker wird während einer Zeitspanne, in der ein Einstellsignal zugeführt wird, in einen Betriebszustand versetzt und in einem Nichtbetriebszustand gehalten, wenn das Einstellsignal nicht zugeführt wird. Auf diese Weise, während das Einstellsignal zugeführt wird, wird ein Schwingungssignal in einer Schwingungsschleife aus der Verzögerungsschaltung und dem Verstärker im Betriebszustand erzeugt. Das Schwingungssignal ist mit einer Formschaltung verbunden, die ihrerseits einen Pulszug erzeugt.
Bei der oben beschriebenen Schaltungsstruktur wird das Schwingungssignal hinsichtlich der Amplitude vom Beginn der Schwingung bis zur Stabilisierung der Schwingung allmählich verstärkt. Mit anderen Worten ist der erste Zyklus des Schwingungssignals sehr klein, und aufgrunddessen kreuzt er den Schwellpegel der Formschaltung nicht häufig, was dazu führt, daß die Formschaltung einen Puls entsprechend dem ersten Zyklus des Schwingungssignals nicht erzeugt. Dies bedeutet, daß ein Verzögerungssignal, das erzeugt wird, wenn die durch die Formschaltung ausgegebenen Pulse bis zu einem vorgegebenen Wert gezählt werden, eine Zeitspanne ergeben, die länger ist als die gewünschte Verzögerungszeitspanne.
Desweiteren ändert sich die Zeitspanne vom Zeitpunkt, in dem das Einstellsignal zugeführt wird, zu dem Zeitpunkt, in dem durch die Formschaltung der erste Puls erzeugt wird, in Abhängigkeit von den Temperatureigenschaften des Verstärkers und der Formschaltung. Dies bedeutet, daß die Verzögerungszeit nicht konstant ist.
Ein Oszillator gemäß dem Oberbegriff des Anspruchs 1 ist aus der EP-A-0021566 bekannt. Bei diesem Oszillator ist nur das Ausgangs ende der Verzögerungseinrichtung durch einen Transistor auf eine fixierte Spannung im nichtoszillierenden Zustand vorgespannt, und die Ladungszeit der Verzögerungsschaltung ist aufgrund von Einschwingungen relativ lang.
US -A-3931588 zeigt einen Oszillator aus Drei-Stufen-Invertern.
Dementsprechend ist es eine Aufgabe der Erfindung, einen Oszillator zu schaffen, der die Nachteile der bekannten Schaltungen vermeidet.
Eine weitere Aufgabe der Erfindung liegt in der Schaffung eines Oszillators mit einer Rückkoppelungsschleife einschließlich einer Verzögerungsschaltung, der einen ersten Puls bei einer vorgegebenen konstanten Zeitspanne nach der Zuführung oder der Einstellung eines Steuersignals erzeugt.
Eine weitere Aufgabe der Erfindung liegt in der Schaffung eines Oszillators mit einer Oszillatorschaltung und einer Formschaltung, die mit dem Ausgang der Oszillatorschaltung verbunden ist, wobei der Oszillator derart aufgebaut ist, daß ein erster Zyklus eines Oszillationssignals, das durch eine Oszillationsschaltung erzeugt wird, den Schwellwert einer Formschaltung ohne Ausnahme kreuzt.
Eine weitere Aufgabe der Erfindung liegt in der Schaffung eines Oszillators, der bei Bedarf einen ersten Puls mit einer konstanten Zeitspanne nach der Anwendung eines Signals erzeugt, das die Oszillatorschaltung in einen Betriebszustand versetzt, ohne Abhängigkeit von einer Temperaturänderung.
Diese Aufgaben werden durch einen in Anspruch 1 definierten Oszillator gelöst.
Bei dieser Anordnung kann es vorteilhafterweise so eingestellt sein, daß die Steuerspannungs-Erzeugerschaltung erzeugte vorgegebene Spannung im Vorspannmodus größer ist als ein Schwellwert des Steuerverstärkers und ein Schwellwert der Formschaltung, aber niedrig genug, um es einem ersten Zyklus des Oszillationssignals, das durch den Steuerverstärker erzeugt wird, zu ermöglichen, den Schwellwert der Formschaltung innerhalb einer ersten Viertelperiode des ersten Zyklus zu-kreuzen. In diesem Fall, falls die Formschaltung dazu ausgelegt ist, einen Puls in invertierter Beziehung zu einem Eingangssignal zu erzeugen, wird die Formschaltung einen ersten positiven Puls ohne wesentliche Verzögerungszeit nach der Anwendung des Steuersignals erzeugen. Alternativ kann es so eingestellt sein, daß die durch die Steuerspannungs-Erzeugungsschaltung erzeugte, vorgegebene Spannung im Vorspannmodus geringer ist als ein Schwellwert des Steuerverstärkers und ein Schwellwert der Formschaltung, aber hoch genug, um es einem ersten Zyklus des Oszillationssignals, das vom Steuerverstärker erzeugt wird, zu ermöglichen, den Schwellwert der Formschaltung innerhalb einer ersten Viertelperiode des ersten Zyklus zu kreuzen. In diesem Fall, wenn die Formschaltung dazu ausgelegt ist, einen Puls in invertierter Beziehung zu einem Eingangssignal zu erzeugen, die Formschaltung einen ersten negativen Puls ohne wesentliche Verzugszeit nach der Anwendung des Steuersignals zu erzeugen.
In einer speziellen Ausführungsform umfaßt der Verstärker einen ersten Inverter vom Dreistufen-Typ mit einem Eingang, der mit dem Ausgangsanschluß der Verzögerungsschaltung verbunden ist, und einem Ausgang, der mit dem Eingangsanschluß der Verzögerungsschaltung verbunden ist. Der erste dreistufige Inverter wird durch das Steuersignal zwischen einem Betriebszustand, in dem der dreistufige Inverter aufgrund einer Rückkoppelung über die Verzögerungsschaltung schwingen kann, und einem Zustand mit hoher Ausgangsimpedanz geschaltet, der den Ausgang auf einer hohen Impedanz hält, unabhängig vom Zustand des Eingangs.
Desweiteren umfaßt die Verzögerungsschaltung einen ersten Kondensator, der mit seinem einen Ende mit dem Eingang des ersten Inverters verbunden ist und mit seinem anderen Ende geerdet ist, einen zweiten Kondensator, der mit seinem einen Ende mit dem Ausgang des ersten Inverters und mit seinem anderen Ende geerdet ist, und einer Induktion, zwischen das eine Ende des ersten Kondensators und das eine Ende des zweiten Kondensators geschaltet ist. Vorzugsweise ist der Ausgang des ersten Inverters über einen Widerstand mit dem einen Ende des zweiten Kondensators verbunden, und die Signalformschaltung umfaßt einen zweiten Inverter wie eine NICHT-Schaltung.
In einer Ausführungsform umfaßt die Spannungserzeugungsschaltung einen dritten Inverter vom Dreistufen-Typ mit einem zu seinem Eingang kurzgeschlossenen Ausgang. Der Ausgang des dritten Inverters ist mit dem ausgewählten Anschluß der Verzögerungsschaltung verbunden. Dieser dritte Inverter wird durch das Steuersignal zwischen einem Betriebszustand, in dem der dritte Inverter als Ausgangssignal ein Potential entsprechend einem Schwellwert des dritten Inverters selbst erzeugt, und einem Zustand mit hoher Ausgangsimpedanz geschaltet, in dem der Ausgang auf hohe Impedanz gebracht wird und eine Oszillation des ersten Inverters ermöglicht. In diesem Fall kann es so eingestellt werden, daß der Schwellwert des dritten Inverters größer als der des ersten Inverters und als der des zweiten Inverters ist, aber groß genug ist, einen ersten Zyklus des Oszillationssignals, das vom ersten Inverter erzeugt wird, den Schwellwert des zweiten Inverters innerhalb einer ersten Viertelperiode des ersten Zyklus des Oszillationssignals zu kreuzen. Alternativ kann es so eingestellt sein, daß der Schwellwert des dritten Inverters kleiner ist als der des ersten Inverters und der des zweiten Inverters, aber groß genug ist, das in einem ersten Zyklus des Oszillationssignals, das durch den ersten Inverter erzeugt wird, der Schwellwert des zweiten Inverters innerhalb einer ersten Viertelperiode des ersten Zyklus des Oszillationssignals gekreuzt wird.
In einer bevorzugten Ausführungsform umfaßt die Spannungserzeugungsschaltung einen dritten und einen vierten Inverter vom Dreistufen-Typ, von denen jeweils der Ausgang mit dem Eingang kurzgeschlossen ist. Die Ausgänge des dritten und des vierten Inverters sind mit dem Eingangs- bzw. Ausgangsanschluß der Verzögerungsschaltung verbunden. Der dritte und der vierte Inverter werden jeweils durch das Steuersignal zwischen einem Betriebszustand geschaltet, in dem als Ausgang ein Potential entsprechend einem Schwellwert des Inverters selbst erzeugt wird, und einem Zustand mit hoher Ausgangsimpedanz, der den Ausgang in einem hohen Impedanzzustand hält und eine Oszillation des ersten Inverters ermöglicht. In diesem Fall ist es ebenfalls vorzuziehen, daß die Schwellwerte des dritten und des vierten Inverters größer sind als des ersten Inverters und des zweiten Inverters, aber niedrig genug sind, um einem ersten Zyklus des Oszillationssignal, das durch den ersten Inverter erzeugt wird, die Kreuzung der Schwelle des zweiten Inverters innerhalb einer ersten Viertelperiode des ersten Zyklus des Oszillationssignals zu ermöglichen. Alternativ ist es ebenfalls vorzuziehen, daß die Schwellwerte des dritten und des vierten Inverters geringer sind als des ersten Inverters und des zweiten Inverters, aber groß genug sind, um einem ersten Zyklus eines Oszillationssignals, das durch den ersten Inverter erzeugt wird, die Kreuzung der Schwelle des zweiten Inverters innerhalb einer ersten Viertelperiode des ersten Zyklus des Oszillationssignals zu ermöglichen.
Es ist desweiteren vorzuziehen, daß die ersten bis vierten Inverter eine Inverterschaltung derselben Schaltungsstruktur aufweisen. Beispielsweise kann eine in den ersten bis vierten Invertern enthaltene Inverterschaltung aus einem CMOS-Inverter aufgebaut sein, der einen p-Kanal-MOS-Transistor aufweist, dessen Source mit einer ersten Versorgungsspannung verbunden ist, mit einem Gate, das mit dem Eingang der Inverterschaltung selbst verbunden ist, und einem Drain, das mit dem Ausgang der Inverterschaltung selbst verbunden ist, und einem n-Kanal-MOS-Transistor mit einem Drain, das mit dem Ausgang der Inverterschaltung selbst verbunden ist, einem Gate, das mit dem Eingang der Inverterschaltung selbst verbunden ist, und einem Source, das mit einer zweiten Versorgungsspannung verbunden ist.
Desweiteren können jeder der Inverter vom Dreistufen-Typ ferner einen zweiten n-Kanal-MOS-Transistor aufweisen, der zwischen das Source des ersten n-Kanal-MOS-Transistors und die zweite Versorgungsspannung geschaltet ist und ein Gate aufweist, das ein erstes Steuersignal empfangen kann, und einen zweiten p-Kanal-MOS-Transistor, der zwischen das Source des ersten p-Kanal-MOS-Transistors und die erste Versorgungsspannung geschaltet ist und ein Gate aufweist, das ein zweites Steuersignal in entgegengesetzter Phase zum ersten Steuersignal erhalten kann.
Alternativ kann jeder der Inverter vom Dreistufen-Typ ferner einen zweiten n-Kanal-MOS-Transistor aufweisen, der zwischen das Drain des ersten n-Kanal-MOS-Transistors und den Ausgang der Inverterschaltung geschaltet ist und ein Gate aufweist, das ein erstes Steuersignal empfangen kann, und einen zweiten p-Kanal-MOS-Transistor, der zwischen das Drain des ersten p-Kanal-MOS-Transistors und den Ausgang der Inverterschaltung geschaltet ist und ein Gate aufweist, das ein zweites Steuersignal in entgegengesetzter Phase zum ersten Steuersignal empfangen kann.
Die obige und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen deutlich.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Schaltdiagramm eines bekannten Oszillators mit einer Rückkoppelungsschleife aus einer Verzögerungsschaltung und einem Signalform-Inverter;
Fig. 2 ist ein Diagramm zur Erläuterung eines Signalverlauf s eines in dem Oszillator gemäß Fig. 1 erzeugten Oszillationssignals;
Fig. 3 ist ein Diagramm zur Erläuterung eines Ausgangs-Verlaufs des in Fig. 1 dargestellten Signalform-Inverters;
Fig. 4 ist ein Schaltungsdiagramm einer Ausführungsform des erfindungsgemäßen Oszillators;
Fig. 5 ist ein Diagramm zur Erläuterung eines Signalsverlauf s eines in dem Drei-Stufen-Inverter erzeugten Oszillationssignals, der eine Rückkoppelungsschleife einer Verzögerungsschaltung gemäß Fig. 4 aufweist;
Fig. 6 ist ein Diagramm zur Erläuterung eines Signalverlauf s des Ausgangssignals des Signalform-Inverters der in Fig. 4 dargestellt ist; und die Fig. 7, 7a, 8, 9a und 9b sind Schaltungsdiagramme zur Erläuterung verschiedener Schaltungsstrukturen von Drei-Stufen-Invertern und der NICHT-Schaltung, die in dem in Fig. 4 dargestellten Oszillator verwendbar sind.

Beschreibung bevorzugter Ausführungsformen

Fig. 1 zeigt ein Blockdiagramm eines bekannten Oszillators mit einer Rückkoppelungsschleife aus einer Verzögerungsschaltung. Der dargestellte Oszillator umfaßt eine NAND- Schaltung 10 mit zwei Eingängen, die an ihrem einen Eingang ein Steuer- oder Einstellsignal Si erhält. Der Ausgang der NAND-Schaltung 10 ist über einen Widerstand R mit einem Anschluß einer Verzögerungsschaltung 12 verbunden, die ihrerseits mit ihrem anderen Anschluß mit dem anderen Eingang der NAND-Schaltung 10 verbunden ist. Die Verzögerungsschaltung 12 umfaßt einen Kondensator C&sub1;, der mit seinem einen Ende mit dem zweiten Eingang der NAND-Schaltung 10 und an seinem anderen Ende geerdet ist. Das eine Ende des Kondensators C&sub1; ist über eine Induktivität L mit dem Widerstand R und mit dem anderen Ende eines anderen Kondensators C&sub2; verbunden, der an seinem anderen Ende geerdet ist. Zusätzlich ist der Ausgang der NAND-Schaltung 10 mit einem Eingang einer NICHT-Schaltung 14 verbunden, die als Signalformschaltung dient und ein Pulssignal P&sub0; erzeugt.
Falls bei der oben beschriebenen Schaltung das Einstellsignal Si auf einem Logikpegel "0" ist, gibt die NAND-Schaltung 10 ein Logikpegel "1" aus, unabhängig vom Logikpegel des zweiten Eingangs der NAND-Schaltung 10, die mit der Verzögerungsschaltung 12 verbunden ist. Insbesondere oszilliert die in Fig. 1 dargestellte Schaltung nicht.
Falls jedoch das Einstellsignal Si auf einen Logikpegel "1" gebracht wird, arbeitet die NAND-Schaltung 10 als NICHT- Schaltung, die an ihrem Eingang das Ausgangs-Signal der Verzögerungsschaltung 12 erhält. Da der Ausgang der NAND- Schaltung 10 über den Widerstand R und die Verzögerungsschaltung 12 an den zweiten Eingang der NAND-Schaltung 10 rückgekoppelt ist, erzeugt eine Schleife aus der NAND- Schaltung 10, dem Widerstand R und der Verzögerungsschaltung 12 ein Oszillationssignal S&sub0; am Ausgang der NAND- Schaltung 10. Angenommen, daß die Totalverzögerungszeit durch die NAND-Schaltung 10 und die Verzögerungsschaltung 12 T beträgt, beträgt die Periode des Oszillationssignals 2T. Bei der oben beschriebenen Schaltung arbeitet der Widerstand R zur Verhinderung einer Störoszillation, und es ist deshalb vorzuziehen, diesen Widerstand R in die Schaltung einzufügen.
Wie oben beschrieben ist, liegt der Ausgang des NAND-Tores 10 auf dem Logik-Pegel "1", wenn das Einstellsignal Si auf "0" ist. Wenn die Schaltung mit der Oszillation beginnt, ist deshalb das Oszillationssignal S&sub0; das am Ausgang der NAND-Schaltung 10 erscheint, auf einer Anfangsspannung V&sub5;&sub2; des Logikpegels 1 (nahe der Versorgungsspannung), wie aus dem Oszillations-Signalverlaufsdiagramm des NAND-Schaltungsausgangs gemäß Fig. 2 ersichtlich ist. Andererseits wird durch die Wirkung des Widerstands R die Amplitude des Oszillationssignals allmählich vergrößert. Als Ergebnis nimmt das Oszillationssignal S&sub0; des NAND-Schaltungsausgangs den Signalverlauf gemäß Fig. 2 an. Insbesondere in einem ersten Zyklus des Oszillationssignals kreuzt einen Schwellwert Vt der NICHT-Schaltung 14 nicht. Wie allgemein bekannt ist, ändert die NICHT-Schaltung ihren logischen Ausgangspegel, wenn das Eingangs-Signal sich zum Kreuzen der Schwelle Vt der NICHT-Schaltung ändert. Da, wie oben angegeben wurde, der erste Zyklus des Oszillationssignals den Schwellwertpegel der NICHT-Schaltung 14 nicht kreuzt, erzeugt folglich die NICHT-Schaltung 14 keinen Puls, der dem ersten Zyklus des Oszillationssignals S&sub0; entspricht, wie aus dem Ausgangssignal-Verlaufsdiagramm der NICHT-Schaltung 14 gemäß Fig. 3 ersichtlich ist.
Nun angenommen, daß die von der NICHT-Schaltung 14 erzeugten Pulse einem Zähler (nicht dargestellt) derart zugeführt werden, daß ein Verzögerungssignal erzeugt wird, wenn der Zählwert eine voreingestellte Zahl erreicht. Falls der voreingestellte Wert aufgrund einer erforderlichen Verzögerungszeit und der Frequenz des erzeugten Oszillationssignals S&sub0; bestimmt ist, wird in diesem Fall das Verzögerungssignal mit einer Verzögerungszeit erzeugt, die länger ist als die gewünschte Verzögerungszeit, da die NICHT- Schaltung 14 keinen Puls entsprechend dem ersten Zyklus des Oszillationssignals erzeugt.
Desweiteren haben die NAND-Schaltung 10 und die NICHT- Schaltung 14 eine Temperaturabhängigkeit. Aufgrunddessen wird die Geschwindigkeit der Amplitudenzunahme des Oszillationssignals S&sub0; bei Beginn der Oszillation in Abhängigkeit von der Temperatur geändert. Andererseits fluktuiert der Schwellwert der NICHT-Schaltung abhängig von der Temperatur. Dementsprechend ändert sich die Zeitspanne vom Augenblick, in dem das Einstellsignal Si auf den logischen Pegel "1" gebracht wird, bis zur Ausgabe des ersten Pulses P&sub0; durch die NICHT-Schaltung 14 in Abhängigkeit von der Temperatur. Dies führt ebenso zu einer Fluktuation der Verzögerungszeit, die durch ein Verzögerungssignal definiert ist, das erzeugt wird, wenn die Ausgangspulse der NICHT-Schaltung 14 bis zu einem voreingestellten Wert gezählt werden.
Fig. 4 zeigt ein Schaltungsdiagramm einer Ausführungsform des Oszillators gemäß der Erfindung. Die Ausgangsschaltung umfaßt einen Drei-Stufen-Inverter 20, der an seinem Steuereingang ein Steuer- oder Einstellsignal Si erhält. Dieser Drei-Stufen-Inverter 20 wird durch das Einstellsignal Si in solcher Weise gesteuert, daß, wenn das Einstellsignal Si auf einem Logikpegel "1" ist, der Drei-Stufen- Inverter 20 in einen Betriebszustand versetzt wird, so daß er als Inverter dient, und wenn das Einstellsignal Si auf einem Logikpegel "0" ist, der Drei-Stufen-Inverter 20 in einen Nichtbetriebszustand versetzt wird, so daß er eine hohe Ausgangsimpedanz unabhängig vom Pegel des Eingangssignals aufweist.
Der Drei-Stufen-Inverter 20 umfaßt einen Signalausgang, der über einen Widerstand R mit einem Anschluß 24 einer LC-Verzögerungsschaltung 22 verbunden ist, in ähnlicher Weise wie bei der Verzögerungsschaltung 12 gemäß Fig. 1. Der andere Anschluß 26 der Verzögerungsschaltung 22 ist mit einem Signaleingang des Drei-Stufen-Inverters 20 verbunden. Wenn somit der Drei-Stufen-Inverter 20 in einem Betriebszustand ist, wird eine Verzögerungsschleife aus dem Drei-Stufen- Inverter 20, dem Widerstand R und der Verzögerungsschaltung 22 gebildet.
Desweiteren ist der Ausgang des Drei-Stufen-Inverters 20 mit einem Eingang einer NICHT-Schaltung 28 verbunden. Diese NICHT-Schaltung 28 dient als Signalformschaltung zur Erzeugung an ihrem Ausgang eines Pulssignals P&sub0;, wie im Folgenden erläutert werden wird. Desweiteren sind die Ausgangsanschlüsse 24 und 26 der Verzögerungsschaltung 22 mit Signalausgängen zweier Drei-Stufen-Inverter 30 bzw. 32 verbunden, die ihrerseits das Einstellsignal Si bei entsprechenden Steuereingängen erhalten. Jeder dieser Drei-Stufen-Inverter 30 und 32 umfaßt einen Signaleingang, der direkt mit dem Signalausgang des Inverters selbst verbunden ist. Insbesondere sind diese Inverter 30 und 32 in einem vollständigen Rückkoppelungszustand. Wenn das Einstellsignal Si auf dem Logikpegel "1" ist, wird somit jeder der Drei-Stufen-Inverter 30 und 32 in einen Nichtbetriebszustand versetzt, in dem er eine hohe Ausgangsimpedanz aufweist, und der Signalausgang ist intern vom Signaleingang getrennt. Andererseits, wenn das Einstellsignal Si auf dem Logikpegel "0" ist, wird jeder der Drei-Stufen-Inverter 30 und 32 in einen Betriebszustand als Inverter versetzt. In diesem Zustand, da diese Inverter in einem vollständigen Rückkoppelungszustand sind, wie oben beschrieben wurde, werden die Signalausgänge der Inverter auf die entsprechenden Schwellwerte der Inverter selbst gehalten. Mit anderen Worten bilden die Drei-Stufen-Inverter 30 und 32 eine Spannungserzeugungsschaltung.
Aufgrunddessen sind die Drei-Stufen-Inverter 30 und 32 so eingestellt, daß sie denselben Schwellwert Vs1 annehmen, so daß die gegenüberliegenden Anschlüsse 24 und 26 auf demselben Potential gehalten werden, wenn das Einstellsignal Si auf dem Logikpegel "0" ist. Es ist ferner so eingestellt, daß die Schwelle Vs1 der Drei-Stufen-Inverter 30 und 32 etwas höher ist als der Schwellwert Vt der NICHT-Schaltung 28 und der Schwellwert des Drei-Stufen-Inverters 20.
Der oben beschriebene Oszillator arbeitet wie folgt: wenn das Einstellsignal Si auf dem Logikpegel "0" ist, wird der Drei-Stufen-Inverter 20 in einen Zustand mit hoher Ausgangsimpedanz versetzt, so daß die Oszillatorschleife nicht gebildet wird. Andererseits werden die Drei-Stufen-Inverter 30 und 32 in einen Betriebszustand versetzt, um das Potential Vs1 an den Anschlüssen 24 und 26 der Verzögerungsschaltung 22 zu halten. Da die Drei-Stufen-Inverter 20 und die NICHT-Schaltung 28 normalerweise eine hohe Eingangs-Impedanz aufweisen, werden sowohl der Signaleingang als auch der Signalausgang S&sub0; des Drei-Stufen-Inverters 20 auf dem Potential Vs1 gehalten. Insbesondere wird der Signaleingang der NICHT-Schaltung 28 auf dem Potential Vs1 gehalten, das höher ist als der Schwellwert Vt der NICHT-Schaltung 28, so daß die NICHT-Schaltung 28 das Ausgangssignal P&sub0; auf logisch niedrigem Pegel hält. Auf diese Weise wird die dargestellte Schaltung nicht oszillieren.
Wenn das Einstellsignal Si auf dem Logikpegel "1" ist, arbeitet der Drei-Stufen-Inverter 20 als Inverter, und andererseits werden die Drei-Stufen-Inverter 30 und 32 in den Zustand mit hoher Ausgangsimpedanz versetzt, so daß die gegenüberliegenden Anschlüsse 24 und 26 nicht länger mit der Spannung Vs1 versorgt werden und von den Drei-Stufen-Invertern 30 und 32 nicht beeinflußt werden. Aufgrunddessen wird das Ausgangssignal S&sub0; des Drei-Stufen-Inverters 20 über den Widerstand R und die Verzögerungsschaltung 22 zum Eingang des Drei-Stufen-Inverters 20 rückgekoppelt, so daß die geschlossene Schleife aus dem Drei-Stufen-Inverter 20, dem Widerstand R und der Verzögerungsschaltung 22 oszilliert. Das so erzeugte Oszillations-Signal S&sub0; durch die NICHT-Schaltung in ein Pulssignal P&sub0; gewandelt. Wie vorstehend beschrieben wurde, angenommen, daß die Gesamt- Verzögerungszeit des Drei-Stufen-Inverters 20 und der Verzögerungs-Schaltung 22 T ist, hat das Oszillations-Signal S&sub0; eine Periode von 2T.
In Fig. 5 ist dem Signalverlauf des Signals S&sub0; dargestellt, das am Ausgang des Drei-Stufen-Inverters 20 erscheint, wenn die dargestellte Schaltung mit der Oszillation beginnt. Wie aus der obigen Erläuterung des Betriebs, wenn die Schaltung nicht oszilliert, bekannt ist, ist die Ausgangs-Spannung des Drei-Stufen-Inverters 20 zum Zeitpunkt, in dem das Einstellsignal Si auf den Logikpegel "1" gebracht wird, gleich dem Schwellwert V&sub5;&sub1; des Drei-Stufen-Inverters 30 und 32. Andererseits, aufgrund des Widerstand R, wird die Amplitude des Oszillationssignals S&sub0;, das vom Drei-Stufen-Inverter 20 ausgegeben wird, allmählich groß. Mit anderen Worten hat der erste Zyklus des Oszillationssignals nur eine kleine Amplitude. Desweiteren ändert die NICHT-Schaltung 28 den Zustand ihres Signalausganges nicht, sofern das Eingangssignal S&sub0; sich nicht ändert, um dem Schwellwert Vt der NICHT- Schaltung 28 zu kreuzen.
Desweiteren ist es vorzuziehen, daß, wenn die Schaltung mit der Oszillation beginnt, die Ausgangsspannung des Drei-Stufen-Inverters 20 sich ändert, um sich dem Schwellwert Vt der NICHT-Schaltung 28 anzunähern, so daß die NICHT-Schaltung einen ersten Puls so früh wie möglich nachdem das Einstellsignal auf den Logikpegel "1" gebracht wurde, annimmt. Da der Schwellwert Vs1 größer sein muß als der Schwellwert Vt der NICHT-Schaltung 28, muß zu diesem Zweck der Schwellwert Vs1 ebenfalls größer sein als der Schwellwert des Drei-Stufen-Inverters 20, so daß die Ausgangs-Spannung des Drei-Stufen-Inverters 20 in Richtung auf den Schwellwert Vt der NICHT-Schaltung 28, direkt nachdem das Einstellsignal Si auf den Logikpegel "1" gebracht wurde, abnimmt.
Dementsprechend, wie im Folgenden beschrieben ist, ist der Schwellwert Vs1 der beiden Drei-Stufen-Inverter 30 und 32 etwas größer als sowohl der Schwellwert des Inverters 20 als auch der Schwellwert Vt der NICHT-Schaltung 28 eingestellt, so daß der erste Zyklus des Oszillationssignals den Schwellwert Vt der NICHT-Schaltung 28 innerhalb einer Viertelperiode desselben ersten Zyklus kreuzt, wie in Fig. 5 dargestellt ist. Mit anderen Worten sind die Schwellwerte Vs1 der Drei-Stufen-Inverter 30 und 32 größer als der Schwellwert des Drei-Stufen-Inverters 20 und der Schwellwert Vt der NICHT-Schaltung 28 aber ausreichend klein, so daß der erste Zyklus des Oszillations-Signals S&sub0;, der am Ausgang des Drei-Stufen-Inverters 20 erscheint, den Schwellwert Vt der NICHT-Schaltung 28 innerhalb einer ersten Viertelperiode desselben ersten Zyklus kreuzt. Auf diese Weise erzeugt die NICHT-Schaltung 28 ein Pulssignal P&sub0; vom ersten Zyklus des Oszillationssignals S&sub0;, wie im Signalverlaufsdiagramm des Ausgangssignals der NICHT-Schaltung gemäß Fig. 6 dargestellt ist.
Bei der oben beschriebenen Oszillationsschaltung können die Drei-Stufen-Inverter 20, 30 und 32 und die NICHT-Schaltung 28 aus Halbleitervorrichtungen aufgebaut sein. Falls diese Inverter und die NICHT-Schaltung so ausgebildet sind, daß sie im wesentlichen die gleiche Schaltungsstruktur aufweisen, können die Schwellwerte aller Inverter und der NICHT- Schaltung die gleichen Temperatur-Charakteristika aufweisen, so daß die relativen Betriebsbedingungen zwischen den Invertern und der NICHT-Schaltung sich nicht wesentlich durch Änderungen der Temperatur ändern. Aufgrunddessen kann die Schaltung eine gute Temperatureigenschaft aufweisen.
Beispielsweise können die Drei-Stufen-Inverter und die NICHT-Schaltung eine Inverterschaltung aufweisen, die aus einem CMOS-Inverter der gleichen Schaltungsstruktur besteht, und jeder der Drei-Stufen-Inverter kann ferner ein Paar Analogschalter zusätzlich zum CMOS-Inverter aufweisen.
Bezugnehmend auf die Fig. 7 und 7A kann der CMOS-Inverter einen p-Kanal-MOS-Transistor Q&sub1; aufweisen mit einem Gate, das mit dem Eingang IN des Inverters verbunden ist, und einem Drain, das mit dem Ausgang OUT des Inverters verbunden ist, und einen n-Kanal-MOS-Transistor Q&sub2; mit einem Drain, das mit dem Ausgang OUT des Inverters verbunden ist und einem Gate, das mit dem Eingang IN des Inverters verbunden ist.
Im Fall der NICHT-Schaltung 28, wie in Fig. 7A dargestellt ist, ist das Source des p-Kanal-MOS-Transistors Q&sub1; mit einer Drain-Versorgungsspannung VDD verbunden, und das Source des n-Kanal-MOS-Transistors Q&sub2; ist mit einer Source-Versorgungsspannung Vss verbunden.
Im Fall des Drei-Stufen-Inverters, der in Fig. 7 dargestellt ist, ist jedoch ein Analogschalter wie ein zweiter n-Kanal-MOS-Transistor Q&sub3; zwischen das Source des n-Kanal- MOS-Transistors Q&sub2; und die Source-Versorgungsspannung V&sub5;&sub5; geschaltet. Das Gate des Transistors Q&sub3; ist zum Empfang eines ersten Steuersignals Φ, das dem Einstellsignal Si entspricht, verbunden. Desweiteren ist ein weiterer Analogschalter, wie der zweite p-Kanal-MOS-Transistor Q&sub4; zwischen das Source des ersten p-Kanal-MOS-Transistors Q&sub1; und die Drainversorgungsspannung VDD geschaltet. Dieser p- Kanal-MOS-Transistor Q&sub4; empfängt an seinem Gate ein zweites Steuersignal mit einer dem Einstellsignal Si entgegengesetzten Phase. Wenn somit das Einstellsignal Si auf dem Logikpegel "1" ist (Φ = 1 und = 0), werden beide Transistoren Q&sub3; und Q&sub4; in den Einschaltzustand versetzt, und aufgrunddessen arbeitet der CMOS-Inverter aus Q&sub1; und Q&sub2; als Inverter. Andererseits, falls das Einstellsignal Si auf dem Logikpegel "0" ist (Φ = 0 und = 1), sind beide Transistoren Q&sub3; und Q&sub4; ausgeschaltet, so daß der CMOS-Inverter aus Q&sub1; und Q&sub2; von der Spannung VDD und Vss getrennt ist. Aufgrunddessen ist der Ausgang OUT in einem Hochimpedanz-Zustand gebracht.
Fig. 8 zeigt eine weitere Ausführungsform des Drei-Stufen- Inverters, der einen p-Kanal-MOS-Transistor Q&sub5; aufweist, dessen Source mit der Drain-Versorgungsspannung VDD verbunden ist, und dessen Gate mit dem Eingang N des Inverters verbunden ist. Das Drain des Transistors Q&sub5; ist mit dem Ausgangs OUT des Inverters über einen weiteren P-Kanal-MOS- Transistor Q&sub6; verbunden, dessen Gate mit dem Steuersignal das in entgegengesetzter Phase zum Einstellsignal Si ist, verbunden ist. Der Ausgang OUT des Inverters ist ferner über ein Paar reihengeschalteter N-Kanal-Transistoren Q&sub7; und Q&sub8; mit der Source-Versorgungsspannung Vss verbunden. Das Gate des Transistors Q&sub7; ist zum Empfang des Steuersignals Φ verbunden, das in Phase mit dem Einstellsignal Si ist, und das Gate des Transistors Q&sub8; ist mit dem Eingang N des Inverters verbunden.
Bei dem obigen Aufbau bilden die Transistoren Q&sub5; und Q&sub8; einen CMOS-Inverter, und die Transistoren Q&sub6; und Q&sub8; arbeiten als Analog-Schalter. Insbesondere, falls das Einstellsignal Si auf dem Logikpegel "1" ist, (Φ = 1 und = 0), werden beide Transistoren Q&sub6; und Q&sub7; in den Einschaltzustand versetzt. Aufgrunddessen arbeitet der CMOS-Inverter Q&sub5; und Q&sub8; als ein Inverter. Falls jedoch das Einstellsignal Si auf dem Logikpegel "0" ist (Φ = 0 und = 1) sind beide Transistoren Q6 und Q im Ausschaltzustand. Als Ergebnis wird der Ausgang OUT des Inverters in einen Schwebezustand versetzt. Insbesondere hat der Ausgang OUT eine hohe Impedanz.
Bezugnehmend auf die Fig. 9A und 9B sind die Drei-Stufen-Inverter, die in den Fig. 7 und 8 dargestellt sind, durch einen Block 40 bezeichnet. Falls ein Steuersignaleingang Φ des Drei-Stufen-Inverters 40 über einen Inverter 42 mit einem weiteren Steuersignaleingang , wie in Fig. 9A dargestellt ist, verbunden ist, kann in einfacher Weise ein Drei-Stufen-Inverter realisiert werden, der als der Drei- Stufen-Inverter 20 gemäß Fig. 4 verwendet werden kann. Wie andererseits in Fig. 9B dargestellt ist, falls der Steuersignaleingang des Drei-Stufen-Inverters 40 über einen Inverter 44 mit dem Steuersignaleingang Φ verbunden ist und der Eingang IN direkt mit dem Ausgang OUT verbunden ist, kann ein Drei-Stufen-Inverter, der als Drei-Stufen-Inverter 30 oder 32 gemäß Fig. 4 verwendet werden kann, aufgebaut werden.
Erneut bezugnehmend auf Fig. 5 sind der Signaleingang und der Signalausgang des Drei-Stufen-Inverters 20 über den Widerstand R und die Induktivität L verbunden. Aufgrunddessen, selbst wenn einer der Drei-Stufen-Inverter 30 und 32 weggelassen wird, werden sowohl der Signaleingang als auch der Signalausgang des Drei-Stufen-Inverters 20 auf eine angemessene Anfangsspannung Vs1 gebracht, wenn eine ausreichende Zeit nachdem das Einstellsignal auf den Logikpegel "0" gebracht wurde, vergangen ist. Aufgrunddessen ist es möglich, entweder den Drei-Stufen-Inverter 30 oder 32 wegzulassen.
Im Fall, daß einer der Drei-Stufen-Inverter 30 oder 32 weggelassen wird, liefert der verbleibende Drei-Stufen-Inverter die Spannung Vs1 über die Verzögerungsschaltung 22 zum Anschluß der Verzögerungsschaltung 22, von dem die Drei- Stufen-Inverter-Spannungsquelle entfernt wurde. Aufgrunddessen ist eine wesentliche Zeitspanne erforderlich vom Zeitpunkt, in dem die Oszillation beendet wird, zum Zeitpunkt, in dem die Anfangsspannung Vs1 am Verzögerungsschaltungsanschluß, von dem die Drei-Stufen-Inverter-Spannungsquelle entfernt wurde, aufgebaut ist. Insbesondere wenn das Zeitintervall zwischen der Oszillation und der Beendigung kurz ist, ist es vorzuziehen, die Drei-Stufen-Inverter- Spannungsquellen 30 und 32 an den gegenüberliegenden Anschlüssen 24 und 26 der Verzögerungsschaltung 22 gemäß Fig. 4 vorzusehen. Desweiteren, falls die Verzögerungsschaltung 22 aus einer Schaltung aufgebaut ist, die in einem Gleichspannungsmodus die gegenüberliegenden Anschlüsse 24 und 26 isoliert, ist es erforderlich, beide Drei-Stufen-Inverter 30 und 32 vorzusehen.
Das oben beschriebene Ausführungsbeispiel ist derart, daß das Ausgangssignal P&sub0; auf niedrigem Pegel gehalten wird, wenn es nicht oszilliert, und ein positiv verlaufendes Pulssignal am Ausgang P&sub0; erzeugt wird, wenn die Oszillation auftritt. Der Oszillator kann auch derart aufgebaut sein, daß das Ausgangssignal P&sub0; auf einem hohen Pegel gehalten wird, wenn es nicht oszilliert, und ein negativ verlaufendes Pulssignal am Ausgang P&sub0; ein Oszillationszustand erzeugt wird. Zu diesem Zweck können ein Paar reihengeschalteter NICHT-Schaltungen anstatt der NICHT-Schaltung 28 vorgesehen sein. In diesem Fall ist es ferner vorzuziehen, daß die Schwellwerte der Drei-Stufen-Inverter 30 und 32 geringer sind als der des Drei-Stufen-Inverters 20 und der NICHT-Schaltung 28, aber hoch genug, um einem ersten Zyklus des Oszillationssignals, das durch den Drei-Stufen-Inverter 20 ausgegeben wird, zu ermöglichen, den Schwellwert der NICHT-Schaltung 28 innerhalb einer ersten Viertelperiode des ersten Zyklus des Oszillationssignals zu kreuzen.
Wie aus der obigen Beschreibung ersichtlich ist, wird die Anfangsspannung der Oszillationsschleife zu Beginn der Oszillation zwangsweise auf ein angemessenes Potential durch eine Steuerspannungs-Erzeugungseinrichtung wie einem vollständig rückgekoppelten Drei-Stufen-Inverter eingestellt. Aufgrunddessen wird im ersten Zyklus des Oszillationssignals nach Zuführung des Einstellsignals ein Pulssignal sicher erzeugt.

Claims

1. Oszillator mit einer Verzögerungsschaltung (22), die einen Eingangsanschluß (24) und einen Ausgangsanschluß (26) aufweist, einem gesteuerten Inverterverstärker (20), der einen mit dem Ausgangsanschluß (26) der Verzögerungsschaltung (22) verbundenen Eingang und einen mit dem Eingangsanschluß (24) der Verzögerungsschaltung (22) verbundenen Ausgang aufweist, wobei der gesteuerte Inverterverstärker (20) zwischen einem Betriebszustand und einem Nichtbetriebszustand in Abhängigkeit von einem Steuersignal (Si) geschaltet wird, einer Signalformerschaltung (28), die mit dem gesteuerten Inverterverstärker (20) verbunden ist, zur Erzeugung eines geformten Pulssignals und einem Paar gesteuerter Spannungserzeugungseinrichtungen (30, 32), die mit dem Eingang bzw. dem Ausgang des gesteuerten Inverterverstärkers (20) verbunden sind, dadurch gekennzeichnet, daß die Signalformschaltung mit dem Ausgang des gesteuerten Inverterverstärkers (20) verbunden ist und daß die gesteuerten Spannungserzeugungseinrichtungen (30, 32) gesteuert sind um zwangsweise dem Eingang und dem Ausgang des gesteuerten Inverterverstärkers (20) auf dasselbe Potential vorzuspannen, das geringfügig höher ist als eine Schwellspannung des gesteuerten Inverterverstärkers (20), wenn der gesteuerte Inverterverstärker (20) im Nichtbetriebszustand ist, und um den Eingang und den Ausgang des gesteuerten Inverterverstärkers (20) in einen Schwebezustand zu versetzen, wenn der gesteuerte Inverterverstärker (20) im Betriebszustand ist, so daß der gesteuerte Inverterverstärker (20) aufgrund einer Rückkoppelung durch die Verzögerungsschaltung oszilliert.

2. Oszillator nach Anspruch 1, wobei der Verstärker einen ersten Inverter (20) vom Drei-Stufen-Typ aufweist mit einem Eingang, der mit dem Ausgangsanschluß der Verzögerungsschaltung verbunden ist, und einem Ausgang, der mit dem Eingangsanschluß der Verzögerungsschaltung verbunden ist, wobei der erste dreistufige Inverter durch das Steuersignal (Si) zwischen einem Betriebszustand, in dem der Dreistufeninverter aufgrund einer Rückkopplung über eine Verzögerungsschaltung (22) oszillieren kann, und einem hochimpedanten Ausgangszustand geschaltet wird, bei dem der Ausgang auf hoher Impedanz gehalten wird, unabhängig vom Zustand des Eingangs.

3. Oszillator nach Anspruch 2, wobei die Verzögerungsschaltung (22) einen ersten Kondensator (C&sub1;) aufweist, der mit seinem einen Ende mit dem Eingang des ersten Inverters (20) verbunden ist und an seinem anderen Ende geerdet ist, einen zweiten Kondensator (C&sub2;) der mit seinem einen Ende mit dem Ausgang des ersten Inverters (20) verbunden ist und an seinem anderen Ende geerdet ist, und einer Induktivität (L), die zwischen das eine Ende des ersten Kondensators (C&sub1;) und das andere Ende des zweiten Kondensators (C&sub2;) geschaltet ist.

4. Oszillator nach Anspruch 3, wobei der Ausgang des ersten Inverters (20) über einen Widerstand (R) mit dem anderen Ende des zweiten Kondensators (C&sub2;) verbunden ist.

5. Oszillator nach Anspruch 3, wobei die Signalformschaltung einen zweiten Inverter (28) aufweist.

6. Oszillator nach Anspruch 5, wobei die Spannungserzeugungseinrichtung einen dritten Inverter (30) vom Dreistufentyp aufweist, dessen Ausgang mit seinem Eingang kurzgeschlossen ist, wobei der Ausgang des dritten Inverters (30) mit dem Eingangsanschluß (24) der Verzögerungsschaltung (22) verbunden ist, der dritte Inverter (30) durch das Steuersignal (Si) zwischen einem Betriebszustand, in dem der dritte Inverter (30) am Ausgang ein Potential erzeugt, das dem Schwellwert des dritten Inverters selbst entspricht, und einem hochimpedanten Ausgangszustand geschaltet wird, in dem der Ausgang auf hohe Impedanz gebracht wird, was eine Oszillation des ersten Inverters (20) ermöglicht.

7. Oszillator nach Anspruch 6, wobei der Schwellwert des dritten Inverters (32) größer als der des ersten Inverters (20) und der des zweiten Inverters (28) ist, aber niedrig genug ist, um einem ersten Zyklus eines Oszillationssignals, das durch den ersten Inverter (20) erzeugt wird, das Kreuzen der Schwelle des zweiten Inverters (28) innerhalb einer ersten Viertelperiode des ersten Zyklus zu ermöglichen.

8. Oszillator nach Anspruch 5, wobei die Spannungserzeugungseinrichtung einen dritten (30) und einen vierten Inverter (32) des Dreistufentyps aufweist, die jeweils ein mit seinem Ausgang verbundenen Eingang aufweisen, wobei die Ausgänge des dritten und des vierten Inverters (30, 32) mit dem Eingangs- (24) bzw. dem Ausgangsanschluß (26) der Verzögerungsschaltung (22) verbunden sind, jeder der dritten und vierten Inverter (30, 32) durch das Steuersignal (Si) zwischen einen Betriebszustand, bei dem am Ausgang ein Potential entsprechend eines Schwellwertes des Inverters selbst erzeugt wird, und einem hochimpedanten Ausgangszustand geschaltet werden, der den Ausgang auf hoher Impedanz hält, was eine Oszillation des ersten Inverters (20) ermöglicht.

9. Oszillator nach Anspruch 8, wobei die Schwellwerte des dritten und des vierten Inverters (30, 32) größer sind als der des ersten Inverters (20) und des zweiten Inverters (28), aber gering genug sind, um einem ersten Zyklus des Oszillationssignals, das durch den ersten Inverter (20) erzeugt wird, zu ermöglichen, den Schwellwert des zweiten Inverters (28) innerhalb einer ersten Viertelperiode des ersten Zyklus zu kreuzen.

10. Oszillator nach Anspruch 9, wobei die ersten bis vierten Inverter (20, 28, 30, 32) eine Inverterschaltung derselben Schaltungsstruktur aufweisen.

11. Oszillator nach Anspruch 10, wobei die Inverterschaltung, die in den ersten bis vierten Invertern enthalten ist, einen ersten P-Kanal-MOS-Transistor (Q&sub1;) aufweist, dessen Source mit einer ersten Versorgungsspannung (Vdd) verbunden ist, einer Gate-Elektrode, die mit dem Eingang des Inverters verbunden ist, und einer Drainelektrode, die mit dem Ausgang des Inverters verbunden ist, und einen ersten n-Kanal-MOS-Transistor (Q&sub2;) mit einer Drain-Elektrode, die mit dem Ausgang des Inverters verbunden ist, eine Gate-Elektrode, die mit dem Eingang des Inverters verbunden ist, und einer Source-Elektrode, die mit einer zweiten Versorgungsspannung (Vss) verbunden ist.

12. Oszillator nach Anspruch 11, wobei jeder der ersten, dritten und vierten Inverter (20, 30, 32) ferner einen zweiten n-Kanal-MOS-Transistor (Q&sub3;) aufweist, der zwischen die Source-Elektrode des ersten n- Kanal-MOS-Transistors (Q&sub2;) und die zweite Versorgungsspannung (Vss) geschaltet ist, und eine Gate-Elektrode aufweist, die zum Empfang eines ersten Steuersignals (Φ) ausgebildet ist, und einen zweiten p-Kanal-MOS-Transistor (Q&sub4;), der zwischen die Source-Elektrode des ersten p-Kanal- NOS-Transistors (Q&sub1;) und die erste Versorgungsspannung (Vdd) geschalte;t ist und eine Gate-Elektrode aufweist, die zum Empfang eines zweiten Steuersignals (Φ) in entgegengesetzter Phase zum ersten Steuersignal (Φ) ausgebildet ist.

13. Oszillator nach Anspruch 12, wobei die Gate-Elektrode des zweiten p-Kanal-MOS-Transistors über einen weiteren Inverter (42) das erste Steuersignal (Φ) empfängt.

14. Oszillator nach Anspruch 11, wobei jeder der ersten, dritten und vierten Inverter ferner einen zweiten n-Kanal-NOS-Transistor (Q&sub7;) aufweisen, der zwischen die Drain-Elektrode des ersten n-Kanal-MOS-Transistors (Q&sub8;) und den Ausgang des Inverters geschaltet ist, und eine Gate-Elektrode aufweist, die zum Empfang eines ersten Steuersignals (Φ) ausgebildet ist, und einen zweiten p-Kanal-MOS-Transistor (Q&sub6;), der zwischen die Drain-Elektrode des ersten p-Kanal-MOS-Transistors (Q&sub5;) und den Ausgang des Inverters geschaltet ist, und eine Gate-Elektrode aufweist, die zum Empfang eines zweiten Steuersignals (Φ) in entgegengesetzter Phase zum ersten Steuersignal (Φ) ausgebildet ist.

15. Oszillator nach Anspruch 14, wobei die Gate-Elektrode des zweiten p-Kanal-MOS-Transistors (Q&sub6;) über einen weiteren Inverter (44) das erste Steuersignal erhält.