DE3785837T2 - Verfahren zur herstellung eines iii-v-halbleiterbauelementes. - Google Patents

Verfahren zur herstellung eines iii-v-halbleiterbauelementes.

Info

Publication number
DE3785837T2
DE3785837T2 DE8787902573T DE3785837T DE3785837T2 DE 3785837 T2 DE3785837 T2 DE 3785837T2 DE 8787902573 T DE8787902573 T DE 8787902573T DE 3785837 T DE3785837 T DE 3785837T DE 3785837 T2 DE3785837 T2 DE 3785837T2
Authority
DE
Germany
Prior art keywords
layer
insulating material
arsenide
gallium
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787902573T
Other languages
English (en)
Other versions
DE3785837D1 (de
Inventor
Roger Hayes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Electronics Ltd
Original Assignee
Marconi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Co Ltd filed Critical Marconi Co Ltd
Publication of DE3785837D1 publication Critical patent/DE3785837D1/de
Application granted granted Critical
Publication of DE3785837T2 publication Critical patent/DE3785837T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/065—Gp III-V generic compounds-processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft Verbesserungen bei Verfahren zur Herstellung von III-V Halbleiterbauelementen - z.B. bipolaren und Feldeffekttransistorbauelementen oder Verbesserungen, die sich auf derartige Verfahren beziehen. Es wird insbesondere Bezug auf Galliumarsenid (GaAs )/Galliumaluminiumarsenid- (GaAlAs) bipolare Heterostruktur-Transistoren genommen. dere III-V Homostruktur- und Heterostrukturmaterialien werden jedoch auch als weitere Bauelementtypen erwähnt.
    • Technologischer Hintergrund
  • Die theoretischen Vorteile des Leistungsvermögens von Galliumarsenid (GaÄs)/Galliumaluminiumarsenid(GaAlAs) III-V bipolaren Transistoren gegenüber ihren Siliciumgegenstücken sind allgemein bekannt. Gegenwärtig sind jedoch höhere Geschwindigkeiten für bipolare Schaltungen für Siliciumbauelemente erzielt worden. Für diese Diskrepanz gibt es einen Grund: Die hochgradig fortgeschrittene Siliciumtechnologie ermöglicht die Fabrikation von Bauelementen außerordentlich geringer Abmessungen, die bislang mit gegenwärtigen GaAs-Verfahren nicht erzielbar ist. Insbesondere repräsentiert das "Super Self-Aligned"-Verfahren (Sakai T., et al., "Prospects of SSI technology for high speed LSI", IEDM 1985, Tech. Dig., Seite 18) den Stand der Technik Für Silicium.
  • Es gibt beträchtliche Hindernisse bei der Realisation eines derartigen Verfahrens bei GaAs; Silicium hat inhärente Vorteile wie ein natives Oxid, die Möglichkeit der Aufwachsung polykristallinen Siliciums für verlängerte Kontakte und die Fremdatomeindiffusion, sowie eine gemeinsame Kontaktmetallurgie für p- und n-Regionen. Veröffentlichte Verfahren für eine Selbsteinstellung (Self-Alignment) von GaAs/GaAlAs bipolaren Bauelementen (vgl. Asbeck P.M. "Heterojunction Bipolar Transistors", IEDM 1985, Kurzcurriculum: Digital III-V Bauelement und Schaltungstechnologie", Curriculumanmerkungen Seite 114, und Izawa T., et al. "AlGaAs/GaAs-Heterojunction Bipolar Transistors", IEDM 1985, Tech. Dig., Seite 328) waren durch Schwierigkeiten, die beim Kontaktieren der Basisschicht involviert waren, infolge der Notwendigkeit beeinträchtigt, jedwede parasitäre Ga As/GaAs Homoübergangs- oder Homojunction-Regionen zwischen Emitter und Basis zu beseitigen. Die Erzielung eines geringen Kontaktwiderstandes am Emitter ist auch problematisch. Die größenmäßige Festlegung auf für self-aligned Siliciumbauelement (siehe oben) typische Dimensionierungen präsentiert große Probleme in diesen Methoden.
  • Im Artikel mit dem Titel "AlGaAs/GaAs-Heterojunction Bipolar Transistors", veröffentlicht im International Electron Devices Neeting, 1. bis 4. Dezember 1985, Washington DC: IEEE, USA; Technical Digest, Seiten 328-331, offenbaren T. Izawa et al einen bipolaren Transistor mit einer Seitenwandisolationsstruktur.
  • Ein Artikel mit dem Titel "GaAs/(GaAl)As-Heterojunction Bipolar Transistors", veröffentlicht in IEEE Electron Device Letters, Band EDL-7, Nr. 1, Januar 1986, IEEE, New York, USA; Seiten 8-10, offenbaren M.F. Chang et al ein Self-aligned Heterojunction-Bipolartransistorverfahren, welches eine Ionenimplantation zur Reduzierung des Basiswiderstandes umfaßt. Mit dieser Substitutionsemittertechnik werden die Basisimplantations- und Emitterkontaktmuster mit derselben Maske definiert.
    • Offenbarung der Erfindung
  • Die vorliegende Erfindung ist als eine Abhilfsmaßnahme gegen die oben dargelegten Probleme gedacht und liefert ein Verfahren, das dazu geeignet ist, hochgradig selbstausgerichtete bzw. self-aligned Bauelemente mit kleiner Auslegungsgeometrie zu schaffen, d.h. Bauelemente, die so bezüglich Geometrie und Abmessungen vergleichbar den Siliciumbauelementen aus dem Stand der Technik sind.
  • Gemäß der Erfindung wird demgemäß ein Verfahren zur Herstellung eines III-V-Halbleiterbauelements vorgesehen, welches Verfahren die Scnritte aufweist:
  • Vorsehen elier III-V-Halbleiterstruktur (FIG. 1);
  • Ausbilden einer Naskierungsschicht aus einem isolierenden Material auf einem ausgewählten Bereich einer exponierten Oberfläche dieser Struktur;
  • Anwenden einer Ätzung zur Entfernung von an den maskierten selektierten Bereich angrenzendem Material zur Definition einer Stufe, die eine maskierte obere Fläche, eine Seitenwand und eine untere Fläche aufweist;
  • Ausbilden einer weiteren und konformen Schicht aus isolierendem Material auf dem isolierenden Material, der Seitenwand der Stufe und der unteren Fläche der Stufe;
  • Anwenden einer anisotropen Ätzung zur Entfernung des die untere Fläche der Stufe bedeckenden isolierenden Materials, während das die obere Fläche und die Seitenwand der Stufe bedeckende isolierende Material zurückgelassen wird;
  • Aufwachsen einer Schicht aus gitterangepaßtem Material auf der unteren Fläche der Stufe, wobei die Schicht eine erste ausgedehnte Kontaktregion liefert und die Oberfläche dieser aufgewachsenen Schicht unter der oberen Fläche der Stufe liegt;
  • Ausbilden einer Abdeckschicht aus isolierendem Material auf der Oberfläche der aufgewachsenen Schicht; Entfernen der Maskierungsschicht aus isolierendem Material, um die obere Fläche der Stufe freizulegen und
  • Ausbilden einer zweiten ausgedehnten Kontaktregion, die über der oberen Fläche der Stufe liegt und in Kontakt mit dieser ist.
  • In der zuvor erwähnten Weise wird eine Isolation zwischen dem ersten und zweiten ausgedehnten Kontakt mittels aufgewachsenem isolierendem Material erzielt. Auch wird eine Isolation zwischen dem zuvor erwähnten Strukturmaterial und dem ersten ausgedehnten Kontakt durch das Seitenwandisolationsmaterial erbracht, das folgend auf die anisotrope Ätzung verbleibt.
  • Im zuvor erwähnten Verfahren und insbesondere für die Herstellung bipolarer Transistoren kann dem Wachstumsvorgang des gitterangepaßten Materials für die Bildung des ausgedehnten Kontakts eine Maskenimplantation vorausgehen, wobei dieser Schritt wesentlich ist, um eine elektrische Kontinuität zu einer beerdigten Basisschicht, einem Teil der Struktur, zu erbringen.
  • Die Zusammensetzung der III-V-Halbleiterstruktur- Isolationsmaterialien und Materialien der ausgedehnten Kontakte kann, wie äeweils geeignet, in Abhängigkeit vom Bauelementtyp und der Anwendung variiert werden. Alternativen werden in der nun folgenden Beschreibung in Betracht gezogen.
    • Kurzeinführung der Zeichnungen
  • Dieser Beschreibung liegen Zeichnungen bei:
  • FIG 1 bis 7 sind Querschnittsansichten, die die Heterostruktur-Geometrie bei aufeinanderfolgenden Stufen eines Verfahrens zeigen, das gemäß der vorliegenden Erfindung angewandt wird, wobei dasselbe zu einem bipolaren Transistorbauelement führt;
  • FIG. 8 ist eine Querschnittsansicht eines entsprechend hergestellten bipolaren Transistors;
  • FIG. 9 ist eine Querschnittsansicht, die Alternative im obigen Verfahren eingesetzte Schritte verdeutlicht;
  • FIG. 10, 11 und 12 zeigen in einer Ansicht von oben und im Querschnitt einen bipolaren Transistor modifizierter Auslegung und
  • FIG. 13 und 14 sind Querschnittsansichten, die die Halbleiterstruktur-Geometrie am Beginn und Ende eines Verfahrens zeigen, das auf die Herstellung eines Feldeffekttransistors angewandt wird.
    • Beschreibung von bevorzugten Ausführungsbeispielen
  • Damit diese Erfindung besser verstanden wird, werden nun Ausführungsbeispiele der Erfindung beschrieben, und es wird Bezug auf die beiliegenden Zeichnungen genommen. Die Beschreibung, die folgt, erfolgt lediglich mittels Beispielen.
  • Das folgend beschriebene Verfahren gestattet die Herstellung sämtlicher aktiver Bereiche und von Kontakten an diesen Bereichen eines Transistors unter Anwendung eines einzigen Maskierungsschritts; eine zweite Maske definiert den Basis-Kollektor-Übergangsbereich mit einer einzigen Ausrichtung. Die Schritte der Bauelementherstellung können wie folgt sein (bezugnehmend auf die beiliegenden Zeichnungen):- Die Ausgangsmaterialstruktur für das Verfahren ist eine konventionelle GaAs/GaAlAs bipolare Epitaxialheterostruktur (eine typische Konfiguration 1 ist in FIG. 1 gezeigt). Die gezeigte Ausgangsstruktur 1 umfaßt ein Substrat 3 aus kristallinem halbisolierendem Galliumarsenidmaterial, das eine Folge von epitaxial aufgewachsenen Schichten trägt, die zum Vorsehen einer n-p-n Vertikaltransistorstruktur angeordnet sind. Diese umfaßt eine oder mehrere n-Kollektorschichten 5, nämlich eine dotierstoffangereicherte (n&spplus;&spplus;) Schicht 7 und eine leichtdotierte (n&supmin;) Schicht 9, beide-aus Galliumarsenidmaterial. Diese Schichten 7, 9 sind durch eine Basisschicht 11 aus dotierstoffangereichertem p (p&spplus;)-Galliumarsenidmaterial bedeckt, das ganz oben auf Galliumaluminiumarsenidmaterial abgestuft ist. Diesem folgen Emitterschichten 13, nämlich eine n-Galliumaluminiumarsenidschicht 15 und eine dotierstoffangereicherte n (n&spplus;&spplus;)-Galliumarseniddeckschicht. (Es sei angemerkt, daß andere strukturelle Anordnungen verwendet werden könnten, beispielsweise solche zum Vorsehen einer vertikalen p-n-p-Transistorstruktur, sowie auch komplexer geschichtete Strukturen, z.B. n-p-n-p; p-n-p-n; p-n-p-n-p-n und n-p-n-p-n-p als Bestandteil für komplementäre n-p-n und p-n-p Transistorstrukturen.)
  • Diese Struktur 1 wird mit einem Siliciumdioxid (Silox)-Dielektrikum-19 und einer photolithographischen Photoresist- 21-Naskierungsstufe beschichtet, die benutzt wird, um ein Merkmal 23 zu definieren. Diese Stufe oder dieser Schritt bestimmt die Emitterbreite W des fertigen Bauelements. Das Silox 19 wird dann (mit dem noch vorhandenen photoresistiven Material 21) als Naske benutzt, um die Epischichtstruktur 15, 17 so weit wie die GaAlAs-Region 15 des Emitters 13 (FIG. 2) herunterzuätzen. Ein p-Ionenimplantationsschritt kann dann ausgeführt werden (maskiert durch das photoresistive Material 21), um einen Kontakt 25 an der Basisschicht 11 auszubilden (FIG. 3). In der Struktur wird keine GaAs- Kontaktschicht für die Basis 11 benötigt, da keine Metallisierung direkt angewandt wird; infolgedessen ist kein parasitärer GaAs/GaAs Homojunction oder -übergang vorhanden.
  • Nach Entfernung des photoresistiven Materials 21 wird die gesamte Struktur 1 nochmals mit Silox 27 beschichtet. Diese Schicht 27 kann als Einkapselungsmittel zum Annealen des p-Implantats 25 benutzt werden. Ein zweiter Photoresist-29-Maskierungsschritt, ausgerichtet zum geätzten Mesa-Merkmal 23, wird dann angewandt, und es wird ein isolierendes Implantat 31 dazu verwendet, den Basis/Kollektor-Übergangsbereich zu definieren, wobei die Breite W' dieses Bereichs gezeigt ist (FIG. 4). Nach der Entfernung des photoresistiven Materials 29 wird ein hochgradig anisotroper Reaktivionenätzschritt das Silox 27 von der p-GaAlAs 25 Oberfläche entfernen. Der vollständige Emitter 13 wird beschichtet bleiben; die Seitenwände werden durch die anisotrope Ätzung nicht beeinflußt, und der obere Teil weist eine doppelte Dicke des Silox 19, 27 vor der Ätzung auf.
  • Der nächste Schritt ist entscheidend für die Bauelementherstellung. Der GaAs-Wafer 1 wird zurück in das Gerät zum epitaxialen Schichtaufwachsen gebracht, und es wird eine p-GaAs kontaktierende Schicht 33 für die Basis 11 aufgewachsen. Bei den korrekten Aufwachsbedingungen wird GaAs nicht auf dem siloxbeschichteten 19, 27 Emitter 13 einer Keimbildung unterliegen. Um eine Isolation zwischen Emitterkontakten und Basiskontakten zu erzielen, wird eine Schicht 35 aus halbisolierendem Material (typischerweise GaAlAs) auf der p-Schicht 33 aufgewachsen. Die Struktur erscheint dann in der in FIG. 5 gezeigten Form. Nach Entfernen aus dem Aufwachsgerät wird eine Ätzung die auf dem Emitter 13 freiliegende Silox-Schicht 19 entfernen; ein weiterer Epitaxialaufwachsschritt wird dann dazu benutzt, eine n-GaAs-Kontaktierungsschicht 37 zu erzeugen (FIG. 6).
  • An diesem Punkt sind die aktiven Bereiche des Transistors definiert worden, und es verbleibt nur noch, diese mit metallisierten Kontakten zu versehen. Obwohl das Bauelement selbst sehr klein sein kann, sehen die aufgewachsenen Epitaxialschichten 33, 37 lateral ausgedehnte Kontaktbereiche vor, die dies zu einer relativ einfachen Aufgabe machen. Es gibt hier verschiedene Optionen; eine mögliche Folge ist in den nächsten Figurenfolgen dargelegt. Nach Beschichten der Struktur mit einem n-Kontaktmetall 39 wird eine photoresistive Maske 41 aufgebracht und dazu benutzt, eine den Emitterkontakt definierende Ätzung (FIG. 7) zu maskieren. Dieselbe Maske kann an Ort und Stelle verbleiben, und eine weitere Ätzung gefolgt durch Evaporation des p-Kontaktmetalls 43 wird folgen. Nach dem Ätzen auf der Kollektorschicht 5 zum Anbringen des verbleibenden Kontakts 45 wird eine extrem kompakte Struktur (FIG. 8) gewonnen.
  • Diese Transistorstruktur kann größenmäßig auf extrem geringe Abinessungen gebracht werden. Wie dargelegt, beinhaltete der Prozeß einen Ausrichtungsschritt. Eine Strukturart mit einem zweipegeligen resistiven Mittel kann dazu verwendet werden, diese Notwendigkeit zu eliminieren.
  • Die FIG. 9 stellt eine derartige Struktur dar, die durch einen einzigen Maskierungsschritt ausgebildet ist. Ein oberer Pegel eines resistiven Mittels 47 definiert das isoiierende Implantat; nach Entfernen dieser Schicht definiert eine zweite resistive Schicht 49 die anderen Merkmale des zum Isolationsschritt selbstausgerichteten bzw. self-aligned Transistors. Dies stellt das Elementare bei der Selbstausrichtung dar; ein einziges Merkmal wird angewandt, und es ist überhaupt keine Ausrichtung erforderlich.
  • Die FIG. 8 stellt nur eine mögliche Weise dar, in der die selbstausgerichtete Struktur kontaktiert werden kann. Mit einem Transistor dieser Abmessung wird der Arbeitsstrom gering sein, und es ist wahrscheinlich, daß der Widerstand der aufgewachsenen p- Schicht ausreichend gering ist, um zu ermöglichen, daß diese den Basisstrom ohne die Notwendigkeit eines Metallstreifens führt. Dies ermöglicht, daß eine noch kleinere Strukturart hergestellt werden kann. Eine geeignete Anordnung kann der in den FIG. 10, 11 und 12 dargestellten entsprechen.
  • Das gerade beschriebene Verfahren dient dazu, geometrisch ultrakleine GaAs/GaAlAs bipolare Bauelemente zu schaffen, und dies ist die unmittelbare Anwendung. Jedoch ist diese Art der Kontaktierungstechnik nicht auf die bipolare Struktur beschränkt. Andere Materialien und andere Bauelemente können auch von den extrem geringen Abmessungen profitieren, die durch die ausgedehnte oder erweiterte Kontaktierung möglich sind.
  • Das Verfahren kann beispielsweise auf die Herstellung von III-V-Homostruktur- und Heterostrukturfeldeffekttransistorstrukturen angepaßt werden. Dies ist in den FIG. 13 und 14 dargestellt. Dort ist ein halbisolierendes Galliumarsenidsubstrat 3 so vorgesehen, daß es eine epitaxial aufgewachsene undotierte Galliumarsenidschicht 9 hoher Mobilität und eine stark dotierte Galliumaluminiumarsenidschicht 15 geringer Mobilität aufweist. In diesem Anfangsstadium der Herstellung wird ein Mesa-Merkmal wie zuvor ausgebildet. Die Tiefe des Mesas erstreckt sich nicht unterhalb der Dicke der Galliumaluminiumarsenidschicht 15. Im Verlauf dieses Verfahrens ist ein n-Dotierstoff implantiert worden (vgl. Dotierregionen 51), und es sind n-dotierte angereicherte ausgedehnte Kontakte 53 für die Source- und Drain-Region dieses Transistors ausgebildet worden. Ein weiterer ausgedehnter Kontakt - ein Metall-Schottky- Kontakt 55 ist auch vorgesehen. Auf diese Weise wird ein kompakter p-Kanaltransistor hoher Elektronenmobilität (HEMT) hergestellt. Wie oben wird die Isolation durch die Seitenwandisolation 27 und das aufgewachsene Isolationsmaterial 35 geliefert.
  • Obwohl beispielhalber die GaAs/GaAlAs-Materialien beschrieben wurden, besteht keinerlei Grund, warum andere Halbleiter nicht eingesetzt werden könnten; beispielsweise könnten Bauelemente für InP/GaInAs-Materialsysteme hergestellt werden. Es ist auch möglich, daß eine Mischung von Halbleitern eingesetzt würde - beispielsweise könnte der ausgedehnte p-Kontakt, aufgewachsen auf dem GaAlAs, anstelle GaAs Germanium sein (Germanium ist eine gute Gitteranpassung). In diesem Fall wäre es möglich, einen geringeren Kontaktschichtwiderstand und eine geringere Kontaktwiderstandsfähigkeit zu erzielen. InAs oder GaInAs sind andere alternative Materialien für die Kontaktschicht auf der GaAs-Schicht.
  • Das oben beschriebene Verfahren benutzte eine abschließende n-Epitaxialaufwachsung für die Emitterkontaktierung; eine Alternative (auf Kosten des Bauelementleistungsvermögens) könnte realisiert werden, falls ein Metallisierungsschritt für ohmsche Kontakte stattdessen an diesem Punkt ausgeführt würde (oder ein hochschmelzender ohmscher Kontakt, der vor dem Aufwachsen des ausgedehnten p-Kontakts abgeschieden würde). Dies könnte eine Zwischenstruktur liefern, die im Verfahren in Richtung auf eine vollständige Verfahrensimplementation mit sehr hohe beistungsfähigkeit von Nutzen wäre.
  • Andere Komponentenmaterialien des Verfahrens könnten geändert werden; das hier verwendete dielektrische Material ist Silox, jedoch könnten gleichermaßen andere Dielektrika eingesetzt werden (z.B. Aluminiumoxid, Siliciumnitrid).
  • Das epitaxiale Aufwachsen des Emitters während des Basiskontaktschichtaufwachsens wird durch die Silox-Schicht (oder andere dielektrische Schicht) unterdrückt; es ist jedoch auch möglich, daß dieses Aufwachsen toleriert werden könnte, vorausgesetzt, es würde später beseitigt. Dies könnte beispielsweise durch die Anwendung sorgfältiger Ätzung einer planarisierenden Schicht erzielt werden, die über der gesamten Struktur aufgebracht würde; der Emitter, ein angehobenes Merkmal, würde zuerst freigelegt, und die darüberliegende Schicht könnte dann abgeätzt werden.
  • Ein isolierendes implantat wird als Mittel zur Definition des Basis-Kollektor-Übergangsbereichs zitiert. Es sind andere Verfahren einschließlich Ätzen, Aufwachsen nativer Oxide oder möglicherweise epitaxiales Selektivbereichsaufwachsen des Übergangs während der Herstellung der bipolaren Epischichtstruktur möglich. Das isolierende Implantat vermeidet Schwierigkeiten, die mit diesen Techniken verknüpft sind, wie Nichtplanarität der Oberfläche und die Notwendigkeit, Basis und Kollektor zu isolieren.

Claims (7)

1. Verfahren zur Herstellung eines III-V-Halbleiterbauelements, welches Verfahren die Schritte umfaßt:
Vorsehen einer III-V-Halbleiterstruktur;
Ausbilden einer Maskierungsschicht aus einem isolierendem Material (19) auf einem ausgewählten Bereich einer exponierten Oberfläche dieser Struktur;
Anwenden einer Ätzung zur Entfernung von an den maskierten selektierten Bereich angrenzendem Material zur Definition einer Stufe (23) die eine maskierte obere Fläche, eine Seitenwand und eine untere Fläche aufweist;
Ausbilden einer weiteren und konformen Schicht (27) aus isolierendem Material auf dem isolierenden Material, der Seitenwand der Stufe und der unteren Fläche der Stufe;
Anwenden einer anisotropen Ätzung zur Entfernung des die untere Fläche der Stufe bedeckenden isolierenden Materials, während das die obere Fläche und die Seitenwand der Stufe bedeckende isolierende Material zurückgelassen wird;
Aufwachsen einer Schicht (33) aus gitterangepaßtem Material auf der unteren Fläche der Stufe, wobei die Schicht (33) eine erste ausgedehnte Kontaktregion liefert und die Oberfläche dieser aufgewachsenen Schicht unter der oberen Fläche der Stufe liegt;
Ausbilden einer Abdeckschicht (35) aus isolierendem Material auf der Oberfläche der aufgewachsenen Schicht (33); Entfernen der Maskierungsschicht aus isolierendem Material (19), um die obere Fläche der Stufe freizulegen; und Ausbilden einer zweiten ausgedehnten Kontaktregion (37), die über der oberen Fläche der Stufe liegt und in Kontakt mit dieser ist.
2. Verfahren nach Anspruch 1, in welchem die III-V-Halbleiterstruktur aus Galliumarsenid- und Gallium-Aluminiumarsenidmaterialien besteht.
3. Verfahren nach Anspruch 2, in welchem die Struktur die folgenden Schichten umfaßt:
eine halbisolierende Substratschicht aus Galliumarsenid; gefolgt von zumindest einer Schicht aus n-Galliumarsenid; gefolgt von einer Schicht aus p-Gallium-Aluminiumarsenid und gefolgt von zumindest einer Schicht aus n-Galliumarsenid.
4. Verfahren nach Anspruch 3, in welchem die erste ausgedehnte Kontaktregion aus einem der leitenden, dotierten Materialien: Galliumarsenid oder Germanium besteht.
5. Verfahren nach einem der Ansprüche 3 oder 4, in welchem die zweite ausgedehnte Kontaktregion aus einem der leitenden, dotierten Materialien: Galliumarsenid, Indiumarsenid oder Gallium-Indiumarsenid besteht.
6. Verfahren nach einem der vorhergehenden Ansprüche, in welchem das isolierende Material aus der folgenden Gruppe von isolierenden Materialien ausgewählt wird: Siliziumoxid, Siliziumnitrid und Aluminiumoxid.
7. Verfahren nach Anspruch 2, in welchem die Struktur die folgenden Schichten umfaßt:
eine Substratschicht aus halbisolierendem Galliumarsenid; gefolgt von einer Schicht aus Intrinsic-Galliumarsenid und gefolgt von einer Schicht aus n-Gallium-Aluminiumarsenid.
DE8787902573T 1986-03-27 1987-03-26 Verfahren zur herstellung eines iii-v-halbleiterbauelementes. Expired - Lifetime DE3785837T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB868607822A GB8607822D0 (en) 1986-03-27 1986-03-27 Iii-v semiconductor devices
PCT/GB1987/000208 WO1987006061A1 (en) 1986-03-27 1987-03-26 A process for the manufacture of iii-v semiconductor devices

Publications (2)

Publication Number Publication Date
DE3785837D1 DE3785837D1 (de) 1993-06-17
DE3785837T2 true DE3785837T2 (de) 1993-09-09

Family

ID=10595428

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787902573T Expired - Lifetime DE3785837T2 (de) 1986-03-27 1987-03-26 Verfahren zur herstellung eines iii-v-halbleiterbauelementes.

Country Status (5)

Country Link
US (1) US4981808A (de)
EP (1) EP0272280B1 (de)
DE (1) DE3785837T2 (de)
GB (2) GB8607822D0 (de)
WO (1) WO1987006061A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187109A (en) * 1991-07-19 1993-02-16 International Business Machines Corporation Lateral bipolar transistor and method of making the same
JPH06163829A (ja) * 1992-07-31 1994-06-10 Texas Instr Inc <Ti> 集積回路とその製法
US5364816A (en) * 1993-01-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Fabrication method for III-V heterostructure field-effect transistors
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780359A (en) * 1971-12-20 1973-12-18 Ibm Bipolar transistor with a heterojunction emitter and a method fabricating the same
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US4099987A (en) * 1977-07-25 1978-07-11 International Business Machines Corporation Fabricating integrated circuits incorporating high-performance bipolar transistors
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4262296A (en) * 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
JPS58123724A (ja) * 1982-01-19 1983-07-23 Nec Corp 半導体装置
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors

Also Published As

Publication number Publication date
US4981808A (en) 1991-01-01
DE3785837D1 (de) 1993-06-17
GB2190791A (en) 1987-11-25
EP0272280A1 (de) 1988-06-29
GB8607822D0 (en) 1986-04-30
WO1987006061A1 (en) 1987-10-08
GB2190791B (en) 1989-05-10
GB8707321D0 (en) 1987-04-29
EP0272280B1 (de) 1993-05-12

Similar Documents

Publication Publication Date Title
DE3751972T2 (de) Bipolarer Transistor
DE3783635T2 (de) Herstellung von isolierendem gallium-arsenid-gate-fet mit selbstjustierten source/drain und submikron-kanalzone.
DE4301333C2 (de) Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren
DE60213249T2 (de) Bipolarer transistor mit erhobener basis in einem integrierten bicmos-schaltkreis
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE19710487A1 (de) Halbleitervorrichtung
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE3022565A1 (de) Halbleiteranordnung
DE3686253T2 (de) Herstellung einer halbleitervorrichtung mit eingebettetem oxyd.
DE3884665T2 (de) Hochleistungstransistor mit Seitenwandemitter.
DE3781573T2 (de) Selbstausrichtender kontakt auf einer diffundierten zone des p-typs.
DE2655917A1 (de) Integrierte schaltung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
EP1116278B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE68906095T2 (de) Vertikaler Bipolartransistor.
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
DE3785837T2 (de) Verfahren zur herstellung eines iii-v-halbleiterbauelementes.
DE3688516T2 (de) Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
EP0198383A2 (de) Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung
DE68927013T2 (de) Komplementäre bipolar Halbleiteranordnung
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors