DE3784777T2 - Halbleiteranordnung. - Google Patents

Halbleiteranordnung.

Info

Publication number
DE3784777T2
DE3784777T2 DE19873784777 DE3784777T DE3784777T2 DE 3784777 T2 DE3784777 T2 DE 3784777T2 DE 19873784777 DE19873784777 DE 19873784777 DE 3784777 T DE3784777 T DE 3784777T DE 3784777 T2 DE3784777 T2 DE 3784777T2
Authority
DE
Germany
Prior art keywords
zone
bipolar transistor
doping
doping zone
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19873784777
Other languages
English (en)
Other versions
DE3784777D1 (de
Inventor
Hiromichi Kuwano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE3784777D1 publication Critical patent/DE3784777D1/de
Publication of DE3784777T2 publication Critical patent/DE3784777T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

    Hintergrund der Erfindung Anwendungsgebiet der Erfindung
  • Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsstruktur, wie sie im kennzeichnenden Teil des Patentanspruchs 1 beschrieben ist.
    • Beschreibung des Standes der Technik
  • Viele bipolare IC-Halbleiterbauelemente werden in einer epitaktischen Schicht hergestellt, die in einer Fläche eines Halbleitersubstrats gewachsen ist. Diese epitaktische Schicht ist bezüglich des Substrats vom entgegengesetzten Leitungstyp, wobei ein pn-Übergang die epitaktische Schicht und das Sustrat voneinander trennt. In der epitaktischen Schicht sind Isolationswände vom gleichen Leitungstyp wie das Substrat und/oder Isolationszonen aus einer isolierenden Substanz vorgesehen, damit einzelne Schaltungselementzonen und Wannen gebildet werden, die elektrisch von ihrer Umgebung getrennt sind. Da jede Wanne elektrisch durch einen pn-Übergang oder dergleichen an der Unterseite (der Grenzfläche zwischen der epitaktischen Schicht und dem Substrat) und an den Seitenwänden isoliert ist, werden Emitter-, Basis- und Kollektorelektroden bipolarer Sperrschicht-Transistoren alle auf der Oberseite (der Oberfläche der epitaktischen Schicht) gebildet. Wenn Träger vom Emitter zum Kollektor fließen, bewegen sich diese Träger bei einer solchen Elektrodenanordnung zwangsläufig in einer horizontalen Richtung (parallel zur Oberfläche der epitaktischen Schicht). Wenn die Wanne als Gebiet mit hohem spezifischen Widerstand (mit niedriger Störstoffkonzentration) gebildet wird und einen hohen spezifischen Widerstand in der horizontalen Richtung hat, wird somit der Kollektor-Widerstand, usw., hoch. Ein solcher hoher Kollektor-Serienwiderstand hat einen Anstieg der RC-Zeitkonstanten zur Folge, was die Ansprechgeschwindigkeit des Transistors vermindert. Aus diesem Grund sind viele bipolare integrierte Schaltungen so ausgeführt, daß jede Wanne zur Herstellung eines Transistors eine eingebettete Zone mit hoher Störstoffkonzentration (Subkollektor-Zone) in der Oberfläche des Substrats oder nahe der Grenzfläche zwischen dem Substrat und der epitaktischen Schicht aufweist, die vom gleichen Leitungstyp wie die epitaktische Schicht ist und elektrisch kontinuierlich mit einer solchen Schicht verläuft. Die obige Subkollektor-Zone mit hoher Störstoffkonzentration (niedriger Leitfähigkeit) breitet sich in horizontaler Richtung in der Wanne aus, was den spezifischen Widerstand der Wanne in dieser Richtung wesentlich reduziert und somit ein schnelleres Ansprechen, usw., des Transistors erlaubt.
  • Bei einem solchen bipolaren Sperrschichttransistor mit einer solchen eingebetteten Subkollektorzone wird jedoch die ausgehaltene Emitter-Kollektor-Spannung durch die ausgehaltene Basis-Kollektor-Spannung bestimmt, nämlich hauptsächlich durch die Störstoffkonzentration und die Dicke (Basis-Subkollektor-Abstand) einer epitaktischen Zone, die sandwichartig zwischen der Basiszone und der Subkollektor-Zone unterhalb der Emitterzone liegt. Auch die Konfiguration (beispielsweise die Krümmung) der Basiszone beeinflußt ebenfalls die ausgehaltene Spannung.
  • In einer Siliciumzone, die mit Störstoffen mit einer Konzentration von 10¹&sup8; cm&supmin;³ oder darunter dotiert ist, ist der Durchbruch, der geschieht, in erster Linie vom Lawinentyp. Als der Faktor, der den Lawinendurchbruch hervorruft, wird üblicherweise eine elektrische Feldstärke von etwa 10&sup5; bis 10&sup6; V/cm angenommen. Wenn eine solche kritische elektrische Feldstärke an irgendeinem Punkt in einem Transistor überschritten wird, geschieht ein Durchbruch. Zur Erzielung einer hohen ausgehaltenen Spannung muß somit ein großer Spannungsabfall erzielt werden, ohne daß die kritische elektrische Feldstärke überschritten wird. Zu diesem Zweck könnte es sich als wirksam zeigen, die Störstoffkonzentration in dem Bereich der epitaktischen Schicht zwischen der Basis und der Subkollektor-Zone zu reduzieren und die Dicke dieser Schicht zu vergrößern. Ein dickeres Aufwachsen der epitaktischen Schicht mit niedriger Störstoffkonzentration ergibt jedoch Schwierigkeiten bei der Prozeßsteuerung, usw., und zeigt die Neigung, die Produktionsausbeute herabzusetzen. Da die epitaktische Schicht gewöhnlich mit gleichmäßiger Dicke in dem Halbleiterplättchen gebildet wird, nimmt die Dicke der epitaktischen Schicht außerdem auch in anderen Bereichen zu. Außerdem wird es notwendig, auch die Tiefe und die Breite der Isolationswände zu vergrößern. Das obige Verfahren führt somit zu einer niedrigeren Schaltungsintegration durch einen komplizierteren Prozeß. Aus diesem Grund ist die Dicke der epitaktischen Schicht begrenzt. Als Ergebnis widerstanden bipolare Transistoren, die für praktische Anwendungen hergestellt worden sind, Spannungen bis zu etwa 60 V.
  • In Anbetracht der obigen Umstände haben die Autoren bereits eine Halbleitervorrichtung mit hoher Spannungsfestigkeit vorgeschlagen, die die obigen Probleme lösen kann. Die vorgeschlagene Halbleitervorrichtung mit bipolaren Transistoren, die gemäß den obigen Ausführungen darauf hergestellt sind, ist durch eine solche Auswahl der Störstoffkonzentration in der epitaktischen Schicht (Kollektorzone) und eines solchen Abstands zwischen dem Substrat und der Basiszone gekennzeichnet, daß bei einem Anstieg der Kollektorspannung mit einem niedrigen Wert der an die Basiszone angelegten Signalspannung die von dem Halbleitersubstrat bzw. der Basiszone ausgehenden Verarmungsschichten in ihrer Größe stark genug zunehmen, um die Abschnürbedingung zu verursachen, bevor ein Durchbruch zwischen der Kollektorzone und der Emitterzone auftritt. Fig. 1 ist ein Beispiel einer solchen Halbleitervorrichtung (in einzelnen Halbleiterzonen ist die Schraffur von Schnittflächen zum besseren Verständnis weggelassen; dasselbe gilt für die anschließend angesprochenen Zeichnungen). Bei dem bipolaren npn-Schalttransistor BTr des obigen Beispiels ist die eingebettete Zone mit niedrigem spezifischen Widerstand, die oben erwähnt wurde, weggelassen, wobei die innere n&supmin;-Kollektorzone 21 sandwichartig zwischen der p-Basiszone 3 und dem p&supmin;-Substrat 1 liegt. Die innere Kollektorzone 21 ist auf eine solche Störstoffkonzentration n&supmin; und eine solche Dicke t eingestellt, daß dann, wenn an den Kollektor 21 eine Spannung angelegt wird, die höher als ein gegebener Wert Vc ist, die Verarmungsschichten 20 und 22, die von der Basiszone 3 bzw. vom Substrat 1 ausgehen, miteinander in Kontakt kommen, wie dargestellt ist. Unter der Annahme, daß sowohl die Basiszone 3 als auch das Substrat 1 an Masse liegen, kann das obige Erfordernis nur erfüllt werden, wenn die Breite Wd beider Verarmungsschichten angenähert der folgenden Ungleichung entsprechen:
  • wobei ε&sub0; die Dielektrizitätskonstante des Vakuums ist, Ks die relative Dielektrizitätskonstante ist, q die Ladung am Elektron ist und n die Störstoffkonzentration ist. Für den Fall von Silicium (Ks 12) und unter der Annahme von n = 10¹&sup5; cm&supmin;³ und t = 6 um beträgt die Spannung Vc, die erforderlich ist, um die Verarmungsschichten miteinander in Kontakt zu bringen, etwa 8 V. Mit n = 10¹&sup6; cm&supmin;³ und dem gleichen t kommen die Verarmungsschichten bei Vc 50 V in Kontakt.
  • Die Verarmungsschicht ist in anderen Worten ein Bereich, in dem ein Potentialgradient vorhanden ist. Wenn zwischen der inneren Kollektorzone 21 unterhalb der Basiszone 3 und der Ladungssammelzone 5 des Kollektors (diese entspricht der Drain des JFET) eine kontinuierliche Verarmungsschicht gebildet wird, ist das höchste Potential der inneren Kollektorzone 21 daher natürlich niedriger als das Potential in der Ladungssammelzone 5 des Kollektors. Die Summe der Spannung der inneren Kollektorzone 21 und des Spannungsabfalls von dieser inneren Kollektorzone 21 zur Ladungssammelzone 5 des Kollektors ist daher die Kollektorspannung dieses Verbundtransistors. Auch wenn die Spannung der inneren Kollektorzone 21 etwa auf den normalen Wert begrenzt wird, ergibt ein hoher Potentialabfall in der Verarmungszone eine hohe Kollektorspannung. Dies bedeutet, daß die Anlegung einer hohen Spannung an den Kollektor, nämlich an die Zone 5, keinen Lawinendurchbruch unterhalb der Emitterzone bewirkt.
  • Es sei bemerkt, daß dann, wenn der Abstand "Wc" zwischen der Basiszone 3 und der Ladungssammelzone 5 des Kollektors oder der Abstand "d" zwischen der Ladungssammelzone 5 des Kollektors und dem Substrat 1 kurz ist, der Lawinendurchbruch bevorzugt dort stattfindet. Demgemäß darf Wc beispielsweise nicht kleiner als t/2 sein. Die richtigen Werte von Wc und d können aus der gewünschten auszuhaltenden Spannung geschätzt werden. In Fig. 1 sind ferner die p&spplus;-Isolationswände 23, die Oberflächenoxidschicht 24, die Emitterelektrode 25, die Basiselektrode 26, die Kollektorelektrode 27 und die Feldelektrode 28 hergestellt.
  • Einstellungen des spezifischen Widerstandes der epitaktischen Schicht 2 auf etwa 3 Ohm-cm (n&supmin; 1,5 x 10¹&sup5; cm&supmin;³), des Abstands t zwischen der Basiszone 3 und dem Substrat 1 auf etwa 7 um und der Basisdiffusionstiefe auf etwa 1,6 um (Oberflächenkonzentration von etwa 10¹&sup8; cm&supmin;³ und eine Basisbreite von etwa 5 um an der Oberfläche) ergaben eine ausgehaltene Basis-Kollektor-Spannung BVCEO von mehr als 210 V. Dies ist eine beträchtliche Verbesserung im Vergleich zu BVCBO von etwa 60 V, der beim Stand der Technik erzielt wird. Horizontal ausgerichtete Unterbereiche der Emitterzone 4, der Basiszone 3 und der Kollektorzonen 2, 5, die hauptsächlich bei der Festlegung der charakteristischen Größen hinsichtlich der ausgehaltenen Spannung beteiligt sind, bilden praktisch keinen bipolaren Transistor (&beta; < 0,1), so daß gilt: BVCEO BVCBO. Es ist somit zu erkennen, daß sogar eine noch größere Differenz erwartet werden kann, wenn ein Vergleich mit dem gewöhnlichen BVCEO-Wert durchgeführt wird.
  • Der JFET, der die obige Ladungssammelzone 5 des Kollektors für die Drain verwendet, ist sozusagen ein innerer FET, der mit dem obigen BTr kaskadiert ist. In diesem FET dient die innere Kollektorzone 21 als Source, während das Substrat 1 und die Basiszone 3 das Gate bilden. In einem solchen FET wird die Source auch bei Änderungen der Drain-Spannung nicht stark beeinflußt, so daß ein nahezu konstanter Strom geliefert wird. Nachdem sich die Verarmungsschichten verbinden, um die Abschnürbedingung herzustellen, wird somit das Potential der inneren Kollektorzone 21 durch Änderungen der Kollektorspannung Vc nicht stark beeinflußt. Die Kanallänge des obigen Pseudo-FET kann als der Abstand zwischen den oben erwähnten Emitter-Basis- und Basis-Kollektor-Übergängen in horizontaler Richtung (die anschließend abgekürzt als EB- bzw. BC-Übergänge bezeichnet werden) angenommen werden. Im obigen Beispiel war die Kanallänge größer als 5 um. Der Hauptfaktor, der den Lawinendurchbruch verursacht, ist die Beziehung zwischen p-Basis (Gate)-Zone 3 (oder dem p&supmin;-Substrat 1) und der n&supmin;-Epitaxialschicht 2. Wenn das gewöhnliche Störstoffkonzentrationsverhältnis p/n&supmin; größer als 100 ist, wird die ausgehaltene Spannung hauptsächlich sowohl durch die Störstoffkonzentration der epitaktischen Schicht 2 und die Länge des horizontalen Bereichs zwischen der Basiszone 3 und der Ladungssammelzone 5 des Kollektors bestimmt.
  • Der Verbundtransistor von Fig. 1, bei dem der innere JFET und der BTr in Kaskadenschaltung so hergestellt werden, daß die Abschnürspannung Vp des ersteren niedriger als die BVCEO ist, ist durch eine hohe ausgehaltene Spannung von mehr als 200 V gekennzeichnet. Weitere Studien, die von den Autoren durchgeführt wurden, ergaben jedoch einen Schwachpunkt des obigen Verbundtransistors insofern, als die Weglassung der oben erwähnten eingebetteten Zone mit niedrigem spezifischen Widerstand den Einschaltwiderstand (Sättigungsspannung) erhöht. Der Aufsatz von Werner u.a. in IEEE Intern. Solid-State Circuits Conf. 24, Februar 1981, S. 40-41, N.Y. beschreibt eine ähnliche Vorrichtung wie die Vorrichtung von Fig. 1.
    • Ziele und Zusammenfassung der Erfindung
  • Es ist demgemäß ein Ziel der Erfindung, eine Halbleitervorrichtung zu schaffen, die eine hohe Spannung aushält und trotzdem einen niedrigen Einschaltwiderstand sowie ein stabiles Verhalten gewährleistet.
  • Um dieses Ziel zu erreichen, ist die integrierte Halbleiterschaltungsstruktur mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 ausgestattet.
  • Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich genauer aus der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Zeichnungen.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 zeigt einen Schnitt eines Schaltelements nach dem Stand der Technik mit hoher Spannungsfestigkeit, wobei das entsprechende Schaltungsdiagramm hinzugefügt ist.
  • Fig. 2 bis Fig. 8 beziehen sich auf Ausführungsbeispiele der vorliegenden Erfindung.
  • Fig. 2 zeigt einen Schnitt eines Schaltelements mit hoher Spannungsfestigkeit nach der Erfindung, wobei das entsprechende Schaltungsdiagramm hinzugefügt ist.
  • Fig. 3 zeigt eine Draufsicht auf Fig. 2, wobei nur die Halbleiterzonen dargestellt sind.
  • Fig. 4 zeigt Ausgangskennlinien des Schaltelements mit hoher Spannungsfestigkeit von Fig. 2.
  • Fig. 5 zeigt den gleichen Schnitt wie Fig. 2, wobei die Schaltung zur Erläuterung des parasitären Effekts dargetellt ist.
  • Fig. 6 zeigt ein Ersatzschaltbild einer monolithischen integrierten Schaltung, in die Schaltungselemente eingebaut sind, die frei von dem parasitären Effekt sind.
  • Fig. 7 und Fig. 8 sind Ersatzschaltbilder, die jeweils ein zusätzliches Mittel zum Anheben des Kollektorpotentials veranschaulichen.
    • Beschreibung der bevorzugten Ausführungsbeispiele
  • Die Erfindung wird unter Bezugnahme auf die folgenden Beispiele besser verständlich.
  • Die Figuren 2 und 3 zeigen einen Schaltungsteil einer monolithischen integrierten Schaltung mit hoher Spannungsfestigkeit, in der die Erfindung enthalten ist. Es ist zu erkennen, daß in diesen Figuren Zonen, die auch bei dem Verbundtransistor von Fig. 1 vorhanden sind, die gleichen Ziffern tragen, wobei die Erläuterung dazu weggelassen ist.
  • Anders als beim Stand der Technik nach Fig. 1 enthält die Halbleitervorrichtung nach der Erfindung eine diffundierte p&spplus;-Halbleiterzone 35 in einer n-leitenden Wanne 30, die in der epitaktischen n&supmin;-Schicht 2 anstelle der oben erwähnten, die Drain bildenden diffundierten n&spplus;-Zone 5 gebildet ist. Zusätzlich zu den zwei zuvor erwähnten Bauelementen, nämlich dem bipolaren npn-Transistor BTr aus der n+-Emitterzone 4, der p-Basiszone 3 und der n&supmin;-Kollektorzone 21 und dem n-Kanal-JFET aus der p-Basiszone 3 sowie der epitaktischen Schicht 2 als Gate bzw. Kanal, bildet die neu hinzugefügte p&spplus;-Zone 35 einen pnpn-SCR (gesteuerten Siliciumgleichrichter) zusammen mit der n&supmin;-Zone 2 als Drain des obigen JFET, der p-Basiszone 3 und der n+-Emitterzone 4 in einer horizontalen Anordnung. Die p&spplus;-Zone 35, die n+-Zone 4 und die p-Zone 3 bilden nämlich die Anode, die Kathode bzw. das Gate einer Thyristorstruktur in Parallelschaltung. Es ist zu erkennen, daß der bipolare pnp-Transistor aus den Zonen 35, 2 und 3 in den Zeichnungen mit "BTr'" bezeichnet ist.
  • Mit einer solchen Bildung einer SCR (Thyristor)-Struktur durch den inneren JFET, wobei der npn-Transistor BTr wegen des inneren JFET aus dem gleichen oben erwähnten Grund eine höhere Spannung aushalten kann (die Abschnürung des FET geschieht vor dem Beginn eines Durchbruchs zwischen dem Kollektor und dem Emitter), kann auch der pnp-Transistor BTr' eine höhere Spannungsfestigkeit erreichen, da die n-Wannen-Diffusion die Oberflächeninversion verhindert. Ein weiterer Vorteil der Wannendiffusion ist eine hohe n-Störstoffkonzentration, die die Ausbreitung der Verarmungsschicht 22 vom Substrat 1 begrenzt, um jedes Durchdringen zwischen dem Substrat 1 und der p&spplus;-Zone 35 zu unterdrücken. Obgleich eine (nicht dargestellte) eingebettete n&spplus;-Zone, wenn sie gebildet würde, in der Grenzfläche zwischen dem Substrat 1 und der epitaktischen Schicht 2 unmittelbar unterhalb der p&spplus;-Zone 35 die gleiche Wirkung erzielt hätte, kann die n-Wanne 30 allein ohne eine solche eingebettete Zone immer noch eine zufriedenstellend hohe ausgehaltene Spannung ergeben. Eine Ausführung, bei der die Bildung einer solchen eingebetteten Zone vermieden wird, könnte somit mit dem Ziel eingesetzt werden, die Schritte des Herstellungsprozesses zu verringern.
  • Zusätzlich zu den oben erwähnten Eigenschaften der hohen Spannungsfestigkeit ist die Halbleitervorrichtung der Erfindung so ausgeführt, daß beim Einschalten des erwähnten SCR Minoritätsträger aus der Emitterzone in die Basiszone sowohl im pnp-Transistor BTr' als auch im npn-Transistor BTr injiziert werden. In der Basiszone scheint die gleiche Anzahl von Trägern entgegengesetzter Polarität diese Zone elektrisch neutral zu halten, was die Wirkung hat, daß der spezifische Widerstand dieser Zone praktisch reduziert wird (Leitfähigkeitsmodulation). Da die Basiszone des pnp-Transistors die Kanalzone des inneren JFET ist, nimmt der Kanalwiderstand im obigen Einschaltzustand beträchtlich ab. Dies ist wegen eines niedrigeren Durchlaßwiderstandes höchst erwünscht. Außerdem hat die epitaktische Schicht 2 im gesperrten Zustand einen spezifischen Widerstand, der hoch genug ist, um zu bewirken, daß die Abschnürung bei einer Spannung stattfindet, die kleiner als die vom npn-Transistor BTr ausgehaltene Spannung ist, wobei stets die oben erwähnte hohe Spannungsfestigkeit gewährleistet wird.
  • Fig. 4 ist ein Beispiel tatsächlich aufgezeichneter Kurven der ausgehaltenen Spannung, das die Abhängigkeit der Durchbruchspannungen (an der Ordinate) der einzelnen Transistoren BTr und BTr' vom Zustand der epitaktischen Schicht, nämlich von deren spezifischem Widerstand (an der Abszisse) zeigt. Aus diesen Kurven kann der bevorzugte Bereich des spezifischen Widerstandes (nämlich der Störstoffkonzentration, usw.) der epitaktischen Schicht abgeschätzt werden.
  • Es ist zu erkennen, daß im vorliegenden Beispiel die Basiselektrode 26 des BTr über dem Bereich zwischen der Anode und der Kathode des SCR liegt und einen darunterliegenden pn- Übergang überdeckt, so daß das Basispotential stabilisiert wird, während die Feldplatte 28 so gebildet ist, daß sie einen weiteren pn-Übergang überdeckt, um den Durchbruch in der Oberfläche der epitaktischen Schicht zu unterdrücken.
  • Die Figuren 5 und 6 beziehen sich auf ein weiteres Ausführungsbeispiel der Halbleitervorrichtung, die die Erfindung enthält.
  • Die Autoren untersuchten das erste Ausführungsbeispiel der Halbleitervorrichtung im Hinblick auf weitere Verbesserungen und wegen einer Besorgnis, daß die bloße Herstellung einer solchen SCR-Struktur Probleme in praktischen Anwendungen zur Folge haben könnte, da bisher allgemein kein praktisches Beispiel eines in einer monolithischen IC-Struktur hergestellten SCR für große Ströme existierte. Insbesondere könnte gemäß Fig. 5 ein großer Strom zum Teil in das Substrat 1 als Strom i durch einen parasitären pnp-Transistor PTr fließen, der aus der p-Zone 35, der n-Zone 2 und dem Substrat 1 besteht, um das Potential des Substrats anzuheben. Wenn dies geschieht, wird ein weiterer parasitärer Transistor PTr', der die n-Zone enthält, deren Potential nahe dem Substrat liegt (nämlich die Kollektorzone des npn-Transistors des SCR), in Durchlaßrichtung vorgespannt, was eine Minoritätsträgerinjektion zur Folge hat, wodurch die Möglichkeit besteht, daß der innerhalb der Isolationswände 23 eingeschlossene parasitäre SCR und/oder ein weiterer SCR außerhalb der Isolationswände zufällig eingeschaltet werden kann.
  • Wie oben erwähnt wurde, ist der SCR häufig schwierig einzuschalten. In diesem Beispiel wird zur Vermeidung dieser Schwierigkeit ein Schaltbild gemäß Fig. 6 angewendet, um den SCR wirksam ein- und auszuschalten.
  • Um zu vermeiden, daß der SCR zufällig eingeschaltet wird, wie oben erwähnt wurde, ist es nämlich notwendig, daß das Potential des Substrats 1 höher als die Kollektorzone (n-Typ) des npn-Transistors des CSR ist. Zum Anheben des Potentials der SCR-Kathode (die oben erwähnte Zone 4) und damit zum Anheben des Potentials des obigen Kollektors ist eine einzige Darlington-Schaltung aus Transistoren Q1, Q2 und Q3 gemeinsam an die Kathoden aller SCRs angeschlossen. Zum Abschalten des Thyristors muß der BTr abgeschaltet werden. Zu diesem Zweck wird eine Zener-Diode ZD benutzt, um das Basispotential auf die Zener-Spannung VZD zu klemmen. Wenn Q1, Q2 und Q3 dann in einem solchen geklemmten Zustand abgeschaltet werden, schaltet auch der den Thyristor bildende Transistor BTr ab.
  • Mit den Transistoren Q1, Q2 und Q3 in Darlington-Schaltung ist das gemeinsame Kollektorpotential dieser Transistoren das Kathodenpotential des SCR. Dieses Kathodenpotential Vk ist die Summe aus dem Sättigungspotential von Q1 und den Spannungen zwischen Basis und Emitter von Q2 und Q3, nämlich:
  • Vk = FCE = VCEsat(Q1) + VBE(Q2) + VBE(Q3)
  • Beispielsweise kann eine Vorspannung von etwa 1,3 V erscheinen. Das Substrat 1 kann dann niemals in Durchlaßrichtung zur n-Zone 2 (oder 22) vorgespannt werden, so daß die oben erwähnte Ladungsträgerinjektion, die eine Fehlfunktion weiterer SCRs verursachen kann, vermieden wird.
  • Diese Transistoren Q1, Q2 und Q3 in Darlington-Schaltung haben auch die Funktion, ein positives Abschalten des SCR zu gewährleisten, der sonst ziemlich schwierig abzuschalten wäre. Die Transistoren Q1 bis Q3 schalten nämlich mit dem SCR ein (wobei die Transistoren früher oder später einschalten können), während zum Abschalten des SCR nicht nur die an das Gate des SCR angelegte Spannung abklingt, sondern auch die Transistoren Q1 bis Q3 abschalten, damit der Kollektorstrom des npn-Transistors des SCR (Unterbrechen des Durchlaufstroms) aufhört und dadurch der SCR positiv gesperrt wird.
  • Die Halbleitervorrichtung nach dem vorliegenden Beispiel kann 500 mA bei 4 V pro Einheitsgate von 25 um Breite erzielen. Auf diese Weise kann bei einer beträchtlichen Reduzierung des Durchlaßwiderstandes eine große Ausgangsstromdichte erhalten werden, die 50 mal höher als beim Stand der Technik ist. Außerdem wird die Fläche pro Schaltungselement ebenfalls beträchtlich reduziert. Beispielsweise liefert selbst eine Fläche, die 30 mal kleiner als die herkömmliche Ausführung ist, immer noch zufriedenstellende Ergebnisse.
  • Wenn das Abschalten des SCR, das oben erwähnt wurde, nicht besonders angestrebt wird, kann dann, wenn der Hauptzweck die Unterdrückung des oben erwähnten parasitären Effekts ist, ein Widerstand "R" oder eine Diode "D" gemäß den Figuren 7 bzw. 8 angeschlossen werden, um das Kathodenpotential anzuheben. Ein solcher Widerstand oder eine solche Diode können eine ziemlich niedrige Spannungsfestigkeit haben.
  • Beispielsweise ist es bei den obigen Ausführungsformen nicht immer notwendig, die n-Wanne 30 vorzusehen. Selbst wenn eine solche Wanne 30 weggelassen wird, können die anderen Halbleiterzonen nahezu entsprechend dem Beispiel von Fig. 1 bezüglich der Konfiguration, der Größe, der Störstoffkonzentration usw. hergestellt werden. Außerdem kann das obige Beispiel hinsichtlich der Leitfähigkeitstypen der einzelnen Halbleiterzonen umgekehrt werden. Es ist zu erkennen, daß die Halbleitervorrichtung der Erfindung in verschiedenen Anwendungen als ein Schaltelement mit hoher Spannungsfestigkeit eingesetzt werden kann. Beispielsweise kann die Vorrichtung in großem Umfang als Anzeigetreiber benutzt werden.
  • Bei der Erfindung wird gemäß den obigen Ausführungen ein bipolarer Transistor in einer Halbleiterschicht auf einem Substrat so hergestellt, daß seine Kollektor- und Basiszonen den Kanal und das Gate einer JFET-Struktur bilden, während eine Halbleiterzone des ersten Leitungstyps, die in der obigen Halbleiterschicht gebildet ist, die obige Halbleiterschicht selbst, die Basiszone und die Emitterzone des obigen bipolaren Transistors eine Thyristorstruktur bilden. Der obige bipolare Transistor kann somit im Hinblick auf eine hohe Spannungsfestigkeit hergestellt werden, da der obige JFET zum Verhindern jedes Durchbruchs zwischen den Kollektor- und Emitterzonen abgeschnürt wird.
  • Wenn die obige Thyristorstruktur eingeschaltet wird, werden Minoritätsladungsträger aus der Emitterzone in die Basiszone in einzelnen Transistoren injiziert, die diese Thyristorstruktur bilden, wenn in der Basiszone eines dieser Transistoren (nämlich der dem Kanal des obigen JFET entsprechenden Zone) eine äquivalente Anzahl von Majoritätsladungsträgern zur Aufrechterhaltung der elektrischen Neutralität erzeugt wird. Diese Majoritätsträger bewirken eine wesentliche Reduzierung des spezifischen Widerstandes der Basiszone (nämlich des Kanals) zur Absenkung des Durchlaßwiderstandes des Thyristors.

Claims (6)

1. Integrierte Halbleiterschaltungsstruktur, enthaltend:
ein Halbleitersubstratmittel mit einem Halbleiterkörperabschnitt (1) eines ersten Leitungstyps und einem Halbleiterschichtabschnitt (2) eines zweiten Leitungstyps auf dem Halbleiterkörperabschnitt, einem PN-Übergang zwischen dem Halbleiterkörperabschnitt des ersten Leitungstyps und dem Halbleiterschichtabschnitt des zweiten Leitungstyps, der den Halbleiterschichtabschnitt des zweiten Leitungstyps von dem Halbleiterkörperabschnitt des ersten Leitungstyps elektrisch isoliert;
eine erste Dotierungzone (3) des ersten Leitungstyps in dem Halbleiterschichtabschnitt des zweiten Leitungstyps mit Öffnung zu dessen Oberfläche;
eine zweite Dotierungszone (4) des zweiten Leitungstyps innerhalb der ersten Dotierungszone des ersten Leitungstyps mit Öffnung zu der Oberfläche der ersten Dotierungszone;
wobei der Halbleiterschichtabschnitt (2), die erste Dotierungszone (3) und die zweite Dotierungszone (4) Kollektor(21) Basis- bzw. Emitterzonen für die Bildung eines vertikalen bipolaren Transistors definieren;
eine dritte Dotierungszone (30) des zweiten Leitungstyps in dem Halbleiterschichtabschnitt (2) mit einer höheren Dotierungskonzentration in Bezug zu diesem, wobei die dritte Dotierungszone sich zur Oberfläche des Halbleiterschichtabschnitts (2) öffnet und seitlich im Abstand in Bezug zu der ersten Dotierungszone (3) angeordnet ist; und
einen JFET mit Source- und Drain-Zonen, die von der Kollektor-Zone (21) des vertikalen, bipolaren Transistors bzw. von der dritten Dotierungszone (30) gebildet sind und der eine von der Basiszone (3) des vertikalen bipolaren Transistors gebildete Gate-Zone aufweist;
dadurch gekennzeichnet, daß
eine vierte Dotierungszone (35) des ersten Leitungstyps vorgesehen ist, wobei die vierte Dotierungszone innerhalb der dritten Dotierungszone (30) angeordnet ist und sich zur Oberfläche der dritten Dotierungszone hin öffnet;
wobei die vierte Dotierungzone (35) mit dem Halbleiterschichtabschnitt (2) und der ersten Dotierungszone (3) zusammenarbeitet, um jeweils die Emitter-, Basis- und Kollektorzonen eines lateralen bipolaren Transistors zu bilden, der in einer Thyristor-Konfiguration mit dem vertikalen bipolaren Transistor über den JFET verbunden ist;
und
wobei der JFET den vertikalen bipolaren Transistor befähigt, einem höheren Spannungssignal zu widerstehen, indem ein Abschnürzustand vor dem Einsetzen des Spannungsdurchbruchs zwischen den Kollektor- und Emitterzonen des vertikalen bipolaren Transistors erzielt wird, und wobei der laterale bipolare Transistor die Fähigkeit hat, eine höhere Spannungsbeständigkeit wegen der Verhinderung der Oberflächeninversion durch die dritte Dotierungszone (30) zu erzielen.
2. Integrierte Halbleiterschaltungsstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, daß die vierte Dotierungszone (35) des lateralen bipolaren Transistors die Anode bildet, die zweite Dotierungszone (4), die die Emitterzone des vertikalen bipolaren Transistors bildet, die Kathode bildet, und die erste Dotierungszone (3), die die Basiszone des vertikalen bipolaren Transistors und die Kollektorzone (21) des lateralen bipolaren Transistors bildet, die Gate-Zone der Thyristorkonfiguration bildet.
3. Integrierte Halbleiterschaltungsstruktur nach Anspruch 1 oder 2, ferner dadurch gekennzeichnet, daß die Thyristorkonfiguration parallel zu dem JFET angeordnet ist.
4. Integrierte Halbleiterschaltungsstruktur nach Anspruch 2, ferner dadurch gekennzeichnet, daß die Thyristorkonfiguration Schaltungsmittel enthält, die wirkungsmäßig mit der zweiten Dotierungszone (4) verbunden sind, die die Emitterzone des vertikalen bipolaren Transistors bildet und die die Kathode der Thyristorkonfiguration bildet, damit das Potential der Kathode angehoben wird.
5. Integrierte Halbleiterschaltungsstruktur nach Anspruch 4, ferner dadurch gekennzeichnet, daß die Schaltungsmittel mehrere Transistoren (Q1, Q2, Q3) in Darlington-Schaltung enthalten, wobei der Kollektor jedes der mehreren Transistoren gemeinsam mit der Kathode der Thyristorkonfiguration verbunden ist.
6. Integrierte Halbleiterschaltungsstruktur nach Anspruch 1, ferner dadurch gekennzeichnet, daß eine 5. Dotierungszone (23) des ersten Leitungstyps vorgesehen ist, wobei die 5. Dotierungszone in dem Halbleiterschichtabschnitt (2) angeordnet ist und sich in den Halbleiterkörperabschnitt (1) erstreckt, wobei sich die 5. Dotierungszone (23) zur Fläche des Halbleiterschichtabschnitts (2) hin öffnet und den vertikalen bipolaren Transistor, den lateralen bipolaren Transistor und JFET zur Bildung einer elektrischen isolierenden Wand umgrenzt;
daß eine auf der ersten Dotierungszone (3) angeordnete Basiselektrode (26) die Basiszone des vertikalen bipolaren Transistors und die Kollektorzone des lateralen bipolaren Transistors bildet.
daß eine auf der fünften Dotierungszone (23) gebildete Feldelektrode (28) die elektrisch isolierende Wand bildet; und
wobei die Basiselektrode und die Feldelektrode so angeordnet sind, daß sie sich in Überlagerungsbeziehung quer über jeweilige PN-Übergänge erstrecken.
DE19873784777 1986-06-09 1987-05-26 Halbleiteranordnung. Expired - Fee Related DE3784777T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13450286A JPH0732120B2 (ja) 1986-06-09 1986-06-09 半導体装置

Publications (2)

Publication Number Publication Date
DE3784777D1 DE3784777D1 (de) 1993-04-22
DE3784777T2 true DE3784777T2 (de) 1993-06-24

Family

ID=15129823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873784777 Expired - Fee Related DE3784777T2 (de) 1986-06-09 1987-05-26 Halbleiteranordnung.

Country Status (3)

Country Link
EP (1) EP0249088B1 (de)
JP (1) JPH0732120B2 (de)
DE (1) DE3784777T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2708144A1 (fr) * 1993-07-22 1995-01-27 Philips Composants Dispositif intégré associant un transistor bipolaire à un transistor à effet de champ.
JPH09177352A (ja) * 1995-12-25 1997-07-08 Harumi Onishi 駐車装置
US20080099798A1 (en) * 2006-10-31 2008-05-01 Douglas Kerns Methods and devices for amplifying a signal
CN105932054B (zh) * 2016-06-20 2019-01-08 李思敏 一种平面型多晶硅发射极晶体管及其制造方法
EP3435419A1 (de) * 2017-07-26 2019-01-30 ams AG Halbleiterbauelement mit einzelelektronenzählfunktion mit einem avalanche bipolartransistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3812405A (en) * 1973-01-29 1974-05-21 Motorola Inc Stable thyristor device

Also Published As

Publication number Publication date
DE3784777D1 (de) 1993-04-22
EP0249088B1 (de) 1993-03-17
JPH0732120B2 (ja) 1995-04-10
EP0249088A1 (de) 1987-12-16
JPS62290167A (ja) 1987-12-17

Similar Documents

Publication Publication Date Title
DE69212868T2 (de) Halbleiterbauelement mit n-dotiertem Gebiet niedriger Konzentration zur Verbesserung der dV/dt Eigenschaften
DE69319549T2 (de) Spannungsgesteuerte Halbleiteranordnung
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
EP0566639B1 (de) Integrierte leistungsschalterstruktur
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE3485831T2 (de) Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen.
DE69322963T2 (de) Eine integrierte Vorrichtung mit einem bipolaren Transistor und einem MOSFET Transistor in Emittorschaltungsanordnung
US4901132A (en) Semiconductor integrated circuit with switching bipolar transistors having high withstand voltage capability
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE69109890T2 (de) Lateraler Heterogrenzflächen-Bipolartransistor.
DE3737790C2 (de)
DE69020316T2 (de) MOS-Schaltkreis mit einem Gate-optimierten lateralen bipolaren Transistor.
DE69028161T2 (de) Halbleiteranordnung mit isoliertem Gate
DE3027599C2 (de)
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE69328932T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE69512101T2 (de) Leistungs-Bipolartransistor
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE4026121A1 (de) Leitfaehigkeitsmodulations-mosfet
DE69122902T2 (de) Halbleiteranordnung mit einem Thyristor
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE69835052T2 (de) Kontakt auf P-Typ Gebiet

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee