DE3780164T2 - Geraet zur anzeigesteuerung von zeichen, denen visuelle attribute hinzugefuegt sind. - Google Patents

Description

• Die vorliegende Erfindung betrifft ein Gerät zum Steuern der Anzeige von mit sichtbaren Attributen versehenen Zeichen.
• In Videoterminalgeräten, die textartige Materie anzeigen wie sie in Rechnersystemen verwendet wird, sind durchwegs Vorrichtungen vorgesehen, die Zeichen in dem darzustellenden Text mit visuellen Attributen versehen. Diese visuellen Attribute bewirken, daß ein ausgewähltes Zeichen oder Zeichen blinken, eine hohe oder niedrige Intensität haben, ein helles Zeichen auf dunklem Hintergrund sind oder invertiert werden als ein dunkles Zeichen auf hellem Hintergrund. Die Attributdaten sind typischerweise in einer Datenkette enthalten, die den darzustellenden Text trägt, und sie nehmen somit eine Zeichenposition ein. Das US-Patent Nr. US-A-3,895,374 offenbart z. B. ein System zum Darstellen von Zeichen auf einer Videodarstellungsvorrichtung, mit einer Datenquellenvorrichtung, die arbeitet, um eine Vielzahl von Zeichen zu erzeugen, die Datenzeichen umfassen, deren Abbildungen darzustellen sind, sowie Attributzeichen, die zwischen die Datenzeichen eingestreut sind und von denen jedes bestimmte Anzeigeattribute spezifiziert, welche die Abbildungen der Datenzeichen bei Anzeigen haben sollen, die dem Attributzeichen folgen.
• Die europäische Patentanmeldung Nr. EP-A-0189140 offenbart ein Gerät zum Steuern der Anzeige von Zeichen und Symbolen auf einer Videodarstellungsvorrichtung. Jedes Zeichen wird als eine Reihe von Abtastlinien dargestellt und sich auf jede Abtastlinie beziehende Daten werden durch einen Prozessor aus in einem Speicher gespeicherten Daten erzeugt. Die gespeicherten Daten umfassen Adresseninformationen, die die Position auf der Anzeige identifizieren, wo das Zeichen darzustellen ist, das Zeichen identifizierende Information und Attributinformation für das Zeichen. Aus diesen Daten werden Pixelinformationen erzeugt und für das Zeichen in einem weiteren Speicher zusammen mit der Attributinformation für jedes Pixel gespeichert. Dieses Gerät hat den Nachteil, daß somit die Attributinformation einen großen Teil des Speicherplatzes einnimmt.
• Es ist eine Aufgabe der vorliegenden Erfindung, ein Gerät zum Steuern der Anzeige von mit sichtbaren Attributen versehenen Zeichen zu schaffen, wobei das Gerät eine reduzierte Speicherkapazität für die anzuzeigende Information benötigt.
• Erfindungsgemäß wird somit ein Gerät zum Steuern der Anzeige von mit sichtbaren Attributen versehenen Zeichen auf einer Videoanzeigevorrichtung geschaffen, wobei jedes Zeichen in einer vorbestimmten Anzahl von Abtastzeilen angezeigt werden kann, und wobei das Gerät eine Speichervorrichtung aufweist, in der anzuzeigende Zeichen gespeichert sind, wobei das Gerät dadurch gekennzeichnet ist, daß die Speichervorrichtung jedes der anzuzeigenden Zeichen als einen Satz von Datenbytes speichern kann, wobei jedes Datenbyte jedes Satzes eine Abtastzeile des entsprechenden Zeichens darstellt und für jedes Zeichen ein weiteres Datenbyte gespeichert ist, wobei das weitere Datenbyte ein Attributbyte ist, das Attributdatenbits zur Anwendung auf die Datenbits aller anderen Datenbytes der Gruppe enthält, wobei das Gerät ferner eine Anzeigesteuervorrichtung aufweist mit einem Dateneingang, der von der Speichervorrichtung jeden Satz von Datenbytes und jedes Attributdatenbyte bezüglich jedes anzuzeigenden Zeichens empfangen kann, wobei die Anzeigesteuervorrichtung Auswähleinrichtungen zum Auswählen des Attributbytes eines anzuzeigenden Zeichens, eine Attributlogikvorrichtung zum Anwenden der Attributbits jedes ausgewählten Attributbytes auf die Datenbits der anderen Datenbytes des entsprechenden Zeichens, und einen Videoausgang zum Ausgeben von Datensignalen aufweist, die das anzuzeigende Zeichen mit den angewendeten Attributbits darstellen.
• Es ist erkenntlich, daß bei einem erfindungsgemäßen Gerät aufgrund der Tatsache, daß die Attributbits in einer Reihe von normalerweise nicht verwendeten Bits einer Zeichenmatrix gespeichert werden können, Speicherplatz eingespart werden kann.
• Eine Ausführungsform der Erfindung wird nun beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
• Fig. 1 ein Diagramm eines Teiles einer Speicherebene in Bitdarstellung zum Speichern von mit sichtbaren Attributen versehenen Zeichen ist;
• Fig. 2 ein Blockschaltbild eines Zeichenanzeigesystems ist, mit einem Anzeigesteuergerät gemäß der vorliegenden Erfindung;
• Fig. 3 ein Diagramm des Schirms einer Kathodenstrahlröhrenanzeigevorrichtung des Systems nach Fig. 2 ist;
• Fig. 4A und 4B, längs der Linie a-a zusammengefügt, ein Blockschaltbild einer Anzeigesteuerung für das System nach Fig. 2 sind;
• Fig. 5 ein schematisches Diagramm einer Dekodierschaltung der Anzeigesteuerung ist;
• Fig. 6 ein schematisches Diagramm einer anderen Dekodierschaltung der Anzeigesteuerung ist;
• Fig. 7 ein schematisches Diagramm einer Blockierschaltung der Anzeigesteuerung ist;
• Fig. 8 ein schematisches Diagramm einer anderen Dekodierschaltung der Anzeigesteuerung ist; und
• Fig. 9A und 9B, längs der Linie b-b zusammengefügt, ein schematisches Diagramm einer Attributlogikschaltung der Anzeigesteuerung sind.
• Fig. 1 ist eine diagrammatische Darstellung eines Teils einer Speicherebene in Bitdarstellung zum Speichern von mit sichtbaren Attributen versehenen Zeichen, wobei ein Teil der Speicherebene für ein einziges Zeichen gezeigt ist. Jedes Zeichen wird in der Speicherebene durch eine Matrix 10 dargestellt. Die Matrix 10 ist neun Bits breit (numeriert von eins bis neun) und dreizehn Abtastzeilen lang (numeriert von null bis zwölf). In der in Fig. 1 gezeigten Matrix 10 sind gewählte Bits aktiviert, um das Zeichen "A" zu bilden. Es ist erkenntlich, daß jedes Bit in der Speicherebene mit Bitdarstellung, von der ein Teil in Fig. 1 dargestellt ist, ein auf dem Schirm einer Kathodenstrahlröhre (CRT), beispielsweise eines Rechnerterminals, darzustellendes Bildelement oder Pixel ist. Die Abtastzeilen Null, Zehn und Zwölf werden leer gelassen, um den entsprechenden Abstand zwischen Reihen von Zeichen auf dem CRT-Schirm zu bilden. Wie noch erläutert wird, kann die Abtastzeile Elf, wo angezeigt, dazu verwendet werden, eine Unterstreichung der auf dem CRT- Schirm angezeigten Zeichen zu ermöglichen. In der vorliegenden Beschreibung der Erfindung seien diejenigen Bits, die Pixel darstellen, die nicht Teil des ausgewählten Zeichens, beispielsweise des Zeichens "A" in Fig. 1 sind, als der Hintergrund bezeichnet und diejenigen Pixel, die das darzustellende Zeichen bilden, seien als Vordergrund bezeichnet.
• Wie aus Fig. 1 ersichtlich, enthält die Abtastzeile Null der Matrix 10 neun Bits, die selektiv aktiviert werden können, um Attribute des Zeichens der Neun-mal-dreizehn-Matrix darzustellen. Das erste Bit der Abtastzeile Null der Matrix 10 ist für jedes Zeichen ein umgekehrtes Videobit (R), das zweite Bit ist ein Halbintensitäts- oder Fett-Bit (H), das dritte Bit ist ein Unterstreichungsbit (U), das vierte Bit ist ein Blinkbit (B), das fünfte Bit ist ein Pixelbit (P), das sechste Bit ist ein Unterdrückungsbit (S) und das siebente, achte und neunte Bit sind allgemein verwendbare Bits, deren Funktionen nach Wunsch zugeordnet werden können. Beispielsweise kann das siebente Bit dazu verwendet werden, eine fortschreitende Attributsbetriebsart für serielle Feldattribute einzuführen. Auch kann das achte Bit eine Schutzfunktion für Dateneingabeformanwendungen ermöglichen. Die eine Abtastzeile eines Zeichens ausmachenden neun Bits seien hier als ein Byte bezeichnet und diese Bits der Abtastzeile Null eines Zeichens werden hier als ein Attributbyte bezeichnet. Somit ist bei der vorliegenden Erfindung das Attributbyte für jedes auf dem Schirm darzustellende Zeichen ein Teil jedes darzustellenden Zeichens und wird als ein Teil desselben einer Anzeigesteuerung zugeführt.
• Fig. 2 ist ein Blockschaltbild eines die vorliegende Erfindung verwendenden Systems. Das System der Fig. 2 enthält eine zentrale Verarbeitungseinheit (CPU) 12, die ein Rechner oder Mikroprozessor sein kann, der eine CRT-artige Videomonitorvorrichtung 24 zum Anzeigen von Datenzeichen aufweist. Die CPU 12 ist über einen Vielleiter-Datenbus 14 zum Senden oder Empfangen von Daten und einen Vielleiter- Adressenbus 16 zum Anlegen einer Adresse an einen Speicher verbunden. Das System umfaßt einen Speicher mit wahlfreiem Zugriff (RAM) 18 zum Speichern von in die CPU 12 einzulesenden oder aus der CPU 12 in den RAM-Speicher 18 durch geeignete Lese/Schreibbefehle über den Datenbus 14 einzuschreibenden Daten. Ein Zweirichtungsgatter 20 befindet sich in dem Datenbus 14 zwischen den RAM-Speicher 18 und der CPU 12 zum Steuern der Datenübertragung zwischen der CPU 12 und dem RAM- Speicher 18. Die CPU 12, der RAM-Speicher 18 und das Zweirichtungsbusgatter 20 sind allgemein bekannt und werden hier nicht weiter beschrieben.
• Eine Anzeigesteuerung 22 dient dazu, einen Schirm von in dem RAM-Speicher 18 gespeicherten Daten auf der Videomonitorvorrichtung 24 anzuzeigen. Ein Multiplexer 26 ist in dem Adressenbus 16 zwischen der CPU 12 und dem RAM-Speicher 18 angeordnet. Eine Adressenbuserweiterung 28 ist zwischen den Adressenbus 16 der CPU 12 und einen Adresseneingang A der Anzeigesteuerung 22 geschaltet. Die Steuerung 22 enthält einen Zähler für direkten Speicherzugriff (DMA), der später noch zu erläutern ist und der Anzeigeadressen über einen Anzeige-Adressenbus 32 über den Multiplexer 26 an den RAM-Speicher 18 anlegt. Eine Multiplexersteuerleitung 34 ist zwischen die Anzeigesteuerung 22 und den Multiplexer 26 zum Steuern der Übertragung der Anzeigeadresse zu dem RAM-Speicher 18 geschaltet. Die Anzeigeadresse kann entweder von der Anzeigesteuerung 22 über den Anzeigeadressenbus 32 oder über den Adressenbus 16 von der CPU 12 kommen. Eine Datenbuserweiterung 36 ist zwischen den CPU-Datenbus 14 und Eingang D der Anzeigesteuerung 22 geschaltet. Ein Kristalloszillator 40 legt über Leitung 42 Videopunkttaktsignale an die Anzeigesteuerung 22 an, und eine Synchronisiervorrichtung (SYNC) 44 synchronisiert sowohl die CPU 12 als auch die Anzeigesteuerung 22 über Leiter 46 bzw. 48.
• Die Videomonitorvorrichtung 24 empfängt über Leiter 50 Videosignale von der Anzeigesteuerung 22, Vertikaltreibersignale über Leiter 52 und Horizontaltreibersignale über Leiter 54. Wie bekannt, enthält die Videomonitorvorrichtung 24 einen Videoverstärker 56 zum Empfangen und Verstärken eines Videosignals für die Elektronenkanone einer CRT-Vorrichtung 58, einen Vertikalverstärker 60 zum Empfangen von Vertikaltreibersignalen über Leiter 52 und einen Horizontalverstärker 64 zum Empfangen von Horizontaltreibersignalen über Leiter 54. Wie allgemein bekannt, erzeugt der Horizontalverstärker 64, wenn er durch das Horizontaltreibersignal erregt wird, ein Sägezahnsignal, das einen Elektronenstrahl horizontal über die Stirnfläche der CRT 58 auslenkt, und der Vertikalverstärker 60 erzeugt ein Sägezahnsignal, das den Elektronenstrahl vertikal abwärts über die Stirnfläche der CRT 58 auslenkt. Der Betrieb einer derartigen Videomonitorvorrichtung 24 ist in der Technik allgemein bekannt und wird hier nicht weiter beschrieben.
• Es ist somit ersichtlich, daß ein voller Informationsschirm in den RAM-Speicher 18 durch die CPU 12 geschrieben werden kann. Die Adressen für die Unterbringung der Schirmdaten werden über den RAM-Adressenbus 16 durch den Multiplexer 26 zu der Adressenklemme A des RAM-Speichers 18 geleitet. Die Daten können dann, jeweils ein Byte zu einem Zeitpunkt, über den Datenbus 14 durch das Busgatter 20 zu der Datenklemme D des RAM-Speichers 18 geleitet werden. Wenn derjenige Teil des RAM-Speichers 18, der den Schirm der CRT 58 darstellt (hier als Bitebenenspeicher bezeichnet) so geladen wird, dann kann die Anzeigesteuerung 22 unter Senden einer Adresse über den Bus 32 über den Multiplexer 26 byteweise auf die Schirmdaten zugreifen. Die Schirmdaten laufen dann byteweise von dem RAM-Speicher 18 zu der Anzeigesteuerung 22 über die Datenbuserweiterung 36. Die Startadresse der Daten, die oben am Schirm zu erscheinen hat, ist bei dieser Beschreibung immer Null. Die Startadresse kann von der CPU 12 über die Adressenbusse 16 und 28 zu der Anzeigesteuerung 22 geleitet werden. Der Deutlichkeit halber soll die Startadresse der Daten für die Oberkante des Schirms immer die Abtastzeile Null sein. Somit können keine teilweisen Textzeilen angezeigt werden, wie es erforderlich wäre bei einer Bildverschiebeaktion, die eine inkrementale Bewegung erfordert. Eine derartige Leistung könnte jedoch auf Wunsch eingeführt werden.
• Auf den Bitebenenspeicher in dem RAM-Speicher 18 kann beginnend mit dem zugeordneten Schirmoberkantenbyte zugegriffen werden. Gewisse globale Attribute, die auf den gesamten Schirm oder Teile des Schirms anzuwenden sind, können über die Datenbusse 14 und 36 der Anzeigesteuerung 22 zugeführt und durch eine spezifizierte RAM-Speicheradresse identifiziert werden, die über die Adressenbusse 16 und 28 von der CPU 12 übertragen wird. Eine später noch zu erläuternde geeignete Schaltung ist in der Anzeigesteuerung 22 vorgesehen, um Globalattributbefehle von der CPU 12 zu erkennen.
• Fig. 3 ist eine Darstellung eines Schirms 62 der CRT 58 der Fig. 2. Der Schirm 62 zeigt ein Anzeigezeichen "A" in einer Matrix 66 an der ersten Anzeigeposition an der Oberkante des Schirms 62. Wie in Verbindung mit Matrix 10 der Fig. 1 erläutert, kann die Matrix 66 neun Pixel breit sein und dreizehn Abtastzeilen besitzen. Die auf dem Schirm darzustellenden Zeichen sind in Zeilen angeordnet, wobei jede Zeile eine vorbestimmte Anzahl von Zeichen aufweist. Bei dem hier verwendeten Beispiel enthält jede Zeile oder Reihe achtzig Zeichen mit einer Gesamtzahl von fünfundzwanzig Zeilen von auf dem Schirm 62 zu einem Zeitpunkt darzustellenden Text. Wie zuvor erläutert, kann, wenn jeweils neun Bits einer Abtastzeile der Zeichenmatrix 66 als ein Byte betrachtet werden, der gesamte Zeichenschirm achtzig Bytes pro Abtastzeile mal dreizehn Abtastzeilen pro Zeichen mal fünfundzwanzig Zeilen oder 26.000 Bytes darstellen. Um somit den Bitebenenspeicher für den Gesamtinhalt des Schirms 62 zu speichern, muß der RAM- Speicher 18 der Fig. 2 Speicherplatz für zumindest 26.000 Bytes aufweisen, wobei jedes darzustellende Zeichen durch einen Satz von 13 Bytes dargestellt wird.
• In der Anzeigesteuerung 22 der Fig. 2 ist dafür gesorgt, daß die Anzahl der in jeder Zeile darzustellenden Zeichen zum Steuern des Horizontaltreiberausgangssignals auf Leiter 54 zählen. Die Steuerung 22 zählt typischerweise einhundert Zeichen pro Zeile, um Zeit äquivalent zu zwanzig Zeichen in dem Horizontalverstärker 64 für den Rücklauf zu geben. Insgesamt sind 325 Abtastzeilen erforderlich, um fünfundzwanzig Zeichenzeilen darzustellen, wobei jede Zeile dreizehn Abtastzeilen hat. Die Anzeigesteuerung 22 reserviert ferner Zeit äquivalent zu dreißig Abtastzeilen, um den Vertikalrücklauf des Vertikalverstärkers 60 der Fig. 2 zu ermöglichen.
• Die Fig. 4A und 4B bilden ein Blockschaltbild der Anzeigesteuerung 22 der Fig. 2. Die Anzeigesteuerung 22 enthält einen Modulo-neun-Zähler 70, dessen Eingang das Videopunkttaktsignal über Leiter 42 von dem Kristalloszillator 40 der Fig. 2 empfängt. Der Ausgang des Zählers 70 ist mit dem Eingang eines Modulo-einhundert- Zählers 71 verbunden, dessen Ausgang an den Eingang eines Modulo-355-Zählers 72 angeschlossen ist (siehe Fig. 4B). Der Zähler 70 zählt neun Videopunkttaktsignale von dem Kristalloszillator 40 und gibt ein Zeichentaktsignal auf Leiter 102 ab, um den Beginn eines neuen Zeichens anzuzeigen. Der Zähler 71 zählt die Zeichentaktausgangssignale vom Zähler 70 und gibt ein Abtasttaktsignal auf Leiter 122 ab, um den Beginn einer neuen Abtastzeile anzuzeigen. Der Zähler 72 zählt 355 Abtasttaktsignale vom Ausgang des Zählers 71, um über die Anzahl von auf dem Schirm 62 der Fig. 3 angezeigten Abtastzeilen auf dem laufenden zu sein. Der Zähler 71 gibt auch sieben Bits über Bus 73 ab, um die Anzahl von durch den Zähler 71 gezählten Zeichen anzugeben. In ähnlicher Weise gibt der Zähler 72 einen Neun-Bit-Wert über Bus 74 ab, um die Anzahl der vom Zähler 72 gezählten Abtastzeilen anzugeben. Die durch den Zähler 71 gezählten Zeichen werden in eine Dekodierschaltung 76 zur Verwendung bei der Erzeugung eines Horizontaltreibersignales und eines Horizontalleerungssignales eingegeben, die an Ausgängen 77 bzw. 78 abgegeben werden. Die über Bus 74 vom Zähler 72 abgegebene Abtastanzahl wird einer Dekodierschaltung 79 zum Erzeugen eines Vertikaltreibersignales und eines Vertikalleerungssignales auf Leitern 80 bzw. 81 eingegeben. Das Vertikaltreibersignal auf Leiter 80 wird an den Anschluß F der Anzeigesteuerung 22 angelegt, und das Horizontaltreibersignal auf Leiter 77 wird an Anschluß G der Anzeigesteuerung angelegt (siehe Fig. 4B).
• Fig. 5 ist ein schematisches Diagramm der Dekodierschaltung 76 der Fig. 4A. Die Dekodierschaltung 76 umfaßt ein ODER-Gatter 83, dessen Eingang über den Bus 73 vom Zähler 71 mit dem fünften und sechsten Bit der eingegebenen Zeichenzahl belegt wird. Das Ausgangssignal des ODER-Gatters 83 wird an einen Eingang eines UND-Gatters 84 angelegt, und ein zweiter Eingang des UND- Gatters 84 empfängt das siebente Bit vom Bus 73. Der Ausgang des UND-Gatters 84 gibt das Horizontaltreibersignal (HDRIVE) auf Leiter 77 und das Horizontalleerungssignal (HBLANK) auf Leiter 78 ab. Somit wird das HBLANK-Signal aktiviert, wenn die Zeichenzählung vom Zähler 71 der Fig. 4A zwischen achtzig und einhundert liegt.
• Fig. 6 ist ein schematisches Diagramm der Dekodierschaltung 79 der Fig. 48. Die Dekodierschaltung 79 umfaßt ein UND-Gatter 85, dessen Eingänge mit dem dritten, siebenten und neunten Bit des auf dem Bus 74 vom Zähler 72 abgegebenen Abtastzeilenzahlsignals belegt sind. Sind diese Bits aktiviert, dann ist der Wert der Abtastzeilenzahl gleich 324, und der Ausgang des UND-Gatters 85 wird aktiviert. Der Ausgang des UND-Gatters 85 ist mit dem Datenanschluß eines D-Typ-Flip-Flops 86 verbunden. Der Taktanschluß des Flip-Flops 86 ist mit dem ersten Bit des Bus 74 verbunden. Der Rückstellanschluß des Flip-Flops 86 ist an das neunte Bit angeschlossen, und der invertierte Ausgang des Flip- Flops 86 ist mit seinem Setzeingang verbunden. Der nichtinvertierte Ausgang des Flip-Flops 86 ist an den Leiter 81 angeschlossen, um das Vertikalleerungssignal (VBLANK) gemäß Fig. 4B abzugeben. Bei der nächsten ins Positive gehenden Flanke des ersten Bits, das auftritt, nachdem der Abtastzeilenanzahlwert vom Zähler 72 gleich 324 ist (Wert 325), nimmt der nicht-invertierte Ausgang des Flip-Flops 86 den hohen Wert an. Somit nimmt das VBLANK-Signal auf Leiter 81 bei der Abtastzeilenzahl 325 den hohen Wert an und bleibt auf hohem Wert, bis das neunte Bit abgeschaltet wird, wenn der Abtastzeilenanzahlwert vom Zähler 82 null wird.
• Die Dekodierschaltung 79 enthält auch ein UND-Gatter 97, dessen Eingänge mit dem invertierten vierten Bit von einem Inverter 95 und dem fünften Bit, dem siebenten Bit und dem neunten Bit verbunden sind, die über Bus 74 vom Zähler 72 empfangen werden. Ist die Zählung vom Zähler 72 gleich 336, dann werden die Eingänge des UND-Gatters 97 aktiviert und der Ausgang des UND- Gatters 97 nimmt den hohen Wert an. Der Ausgang des UND- Gatters 97 ist mit dem Datenanschluß eines D-Typ-Flip-Flops 98 verbunden, dessen Taktanschluß mit dem dritten Bit des Bus 74 verbunden ist. Ein UND-Gatter 99 hat seine Eingangsanschlüsse verbunden mit dem vierten, fünften, siebenten und neunten Bit des Bus 74. Sind diese Bits aktiviert, dann ist der Abtastzeilenanzahlwert vom Zähler 72 gleich 344. Der Ausgang des UND-Gatters 99 nimmt dann den hohen Wert an, der durch einen Inverter 100 auf einen niedrigen Wert invertiert wird, der an den Rückstellanschluß des D-Typ-Flip-Flops 98 angelegt wird. Der invertierte Ausgang des Flip-Flops 98 ist mit seinem Setzeingang verbunden, und der nicht-invertierte Ausgang ist mit Leiter 80 der Fig. 48 verbunden, um das Vertikaltreibersignal (VDRIVE) abzugeben. Es zeigt sich somit, daß, wenn das dritte Bit aktiviert wird, nachdem der Abtastzeilenanzahlwert des Zählers 72 336 (den Wert 340) erreicht, das VDRIVE-Signal auf Leiter 80 den hohen Wert annimmt und hoch bleibt, bis der Abtastzeilenanzahlwert des Zählers 72 344 erreicht.
• Zurückkommend auf Fig. 4A ist ersichtlich, daß die Anzeigesteuerung 22 eine Blockierschaltung 101 aufweist, die den Durchlauf des über Leiter 102 vom Ausgang des Zählers 70 empfangenen Zeichentaktsignals entweder während der Vertikalleerung oder der Horizontalleerung blockiert.
• Fig. 7 auf dem Zeichnungsblatt, das die Fig. 2 enthält, ist ein schematisches Diagramm einer Schaltung, die als Blockierschaltung 101 der Fig. 4A verwendet werden kann. Ein ODER-Gatter 104 hat einen Eingang verbunden mit Leiter 78 zum Empfangen des HBLANK-Signals der Dekodierschaltung 76 und es hat einen zweiten Eingang verbunden mit Leiter 81 zum Empfangen des VBLANK-Signals von der Dekodierschaltung 79 der Fig. 48. Der Ausgang des ODER-Gatters 104 ist mit einem Eingang eines UND- Gatters 105 verbunden, dessen zweiter Eingang an Leiter 102 zum Empfang des Zeichentaktsignals von dem Zähler 70 der Fig. 4A angeschlossen ist. Der Ausgang des UND-Gatters 105 ist mit Leiter 106 verbunden (siehe auch Fig. 4A). Somit läßt die Blockierschaltung 101 Zeichentaktsignale vom Leiter 102 nur durch, wenn sowohl das VBLANK- als auch das HBLANK-Signal nicht aktiviert sind. Der Leiter 106 ist mit einem Eingang eines Direktspeicherzugriffs-(DMA)-Zählers 107 (siehe Fig. 4A) verbunden. Der DMA-Zähler 107 ist ein Modulo-26.000-Zähler, der von null bis 25.999 zählt. Der Leiter 80 legt das Vertikaltreibersignal an den Zähler 107, um diesen für jedes Bild zurückzustellen. Somit ist die RAM-Adresse Null immer das erste Datum, das für die Oberkante des Schirms 62 geholt wird. Der DMA-Zähler 107 ist mit dem Anzeigeadressenbus 32 zum Anlegen von Direktspeicherzugriffsadressen an den Multiplexer 26 zum Adressieren des RAM-Speichers 18 (siehe Fig. 2) verbunden. Es ist ersichtlich, daß, wenn der DMA-Zähler 107 eine Adresse über Busse 32 und 16 über Multiplexer 26 an den RAM-Speicher 18 sendet, ein Byte von Pixelanzeigedaten zu der Anzeigesteuerung 22 über Bus 36 aus an dieser Adresse im RAM- Speicher 18 gespeicherten Daten zurückbringt.
• Das so auf Bus 36 empfangene Byte von Pixeldaten wird in eine Halteschaltung 110 (Fig. 4A) gebracht, die als eine Ein-Zeichen- Verzögerungsvorrichtung wirkt. Die Pixeldaten werden durch ein über Leiter 102 vom Zähler 70 empfangenes Zeichentaktsignal in die Halteschaltung 110 eingetaktet. Nach einer Verzögerung um ein Byte werden die Pixeldaten von der Halteschaltung 110 in ein Neun-Bit-Schieberegister 112 der Fig. 4B über einen Zwischenbus 114 übertragen. Die Pixeldaten werden vom Bus 114 in das Schieberegister 112 durch das Zeichentaktsignal über Leiter 102 und 115 geladen. Die Bits des über Bus 114 empfangenen Bytes werden jeweils eins zu einem Zeitpunkt von dem Schieberegister 112 durch jedes über Leiter 42 und 47 vom Kristalloszillator 40 (siehe Fig. 2 und 4A) empfangene Videopunkttaktsignal verschoben. Serielle Bits werden aus dem Schieberegister 112 auf den Leiter 116 als das serielle Videosignal (SERVIDEO) herausgeschoben. Wenn das SERVIDEO-Signal einen Wert Eins hat, dann wird der Vordergrund des Schirms 62 aktiviert, um ein Zeichen zu bilden, und wenn das SERVIDEO- Signal einen Wert Null hat, dann wird der Hintergrund des Schirms 62 aktiviert. Das SERVIDEO-Signal vom Ausgang 116 des Schieberegisters 112 wird in die Attributlogikschaltung 118 eingegeben, die später unter Bezugnahme auf die Fig. 9A und 9B diskutiert wird.
• Gemäß Fig. 4B ist ein Modulo-13-Zähler 120 vorgesehen, der die über Leitung 122 vom Ausgang des Zählers 71 (Fig. 4A) empfangenen Abtasttaktsignale zählt. Der Zähler 120 zählt von null bis zwölf, was der für jedes Zeichen (siehe Fig. 1) anzuzeigenden Abtastzeile entspricht. Das Ausgangssignal des Zählers 120 ist ein Binärwert auf einem Vier-Bit-Bus 123 und wird in eine Dekodierschaltung 124 eingegeben.
• Fig. 8 ist ein schematisches Diagramm der Dekodierschaltung 124 der Fig. 4B. Wie veranschaulicht, enthält die Dekodierschaltung 124 ein UND-Gatter 126, dessen Eingänge verbunden sind mit dem dritten und vierten Bit des Bus 123 und dessen Ausgang auf Leiter 128, wie noch zu erläutern, ein Multiplexersteuersignal (MPX12/0) abgibt. Eine UND-Schaltung 130 ist ebenfalls vorgesehen, deren Eingänge mit dem ersten, zweiten und vierten Bit des Bus 123 verbunden sind. Wie nachstehend unter Bezugnahme auf die Fig. 9A erläutert wird, ist das Ausgangssignal des UND-Gatters 130 ein Unterstreichungsaktivierungssignal (ULENA) auf Leiter 131, wenn die Zählung auf Bus 123 gleich elf ist. Wird das ULENA-Signal auf Leiter 131 aktiviert, dann ist die Zählung des Zählers 120 elf, was anzeigt, daß die elfte Abtastzeile einer Zeichenzeile angezeigt wird.
• Die Eingänge eines UND-Gatters 132 sind mit den invertierten ersten, zweiten, dritten und vierten Bits verbunden, die durch Inverter 133, 134, 135 bzw. 136 invertiert sind. Das Ausgangssignal des UND-Gatters 132 auf Leiter 138 ist ein Abtastzeile-Null-Signal (SCAN0), das anzeigt, daß die erste Abtastzeile - oder Abtastzeile Null - einer Zeichenzeile angezeigt wird.
• Gemäß Fig. 4B wird ein Multiplexer 140 durch das MPX12/0-Signal auf Leiter 128 von der gerade erläuterten Dekodierschaltung 124 gesteuert. Der Eingang eines Ringschieberegisters 142 ist mit dem Ausgang des Multiplexers 140 zum Empfangen von Bytes von Pixeldaten vom Datenbus 36 verbunden. Das Ringschieberegister 142 bildet einen Teil einer Auswahlschaltung zum Auswählen von achtzig Bytes von Attributdaten vom Datenbus 36, jeweils ein Byte für jedes in einer vollständigen Zeile von Daten auf dem CRT-Schirm 62 darzustellende Zeichen, wie dies zuvor erläutert wurde. Ein Eingang des Multiplexers 140 ist mit dem Datenbus 36 von dem RAM-Speicher 18 (siehe Fig. 2) verbunden. Ein Datenbus 144 führt vom Ausgang des Ringschieberegisters 142 zum anderen Eingang des Multiplexers 140. Das Laden von Daten in und das Umleiten von Daten um das Schieberegister 142 wird durch das MPX12/0-Signal über Leiter 128A zu dem LB-Anschluß des Ringschieberegisters 142 gesteuert.
• Aufgrund der Halteschaltung 110 der Fig. 4A wird das dem Schieberegister 112 (Fig. 4B) angebotene Byte von Pixeldaten um eine Zeichenzeit hinter den Pixeldaten sein, die durch den Multiplexer 140 vom Ringschieberegister 142 empfangen werden. Bei der Abtastzeile Null wird das MPX12/0-Signal auf Leiter 128 aktiv sein, um die Attributdatenbytes durch den Multiplexer 140 von dem Datenbus 36 zu dem Ringschieberegister 142 zu leiten, wodurch die Attribute einer vollständigen Zeile von achtzig auf dem Schirm 62 darzustellenden Zeichen gespeichert werden. Leiter 160A von der Blockierschaltung 101 steuert das Herausschieben der Attributbytes aus dem Register 142. In den Abtastzeilen 1-12 einer augenblicklichen Zeile werden Attributbytes nacheinander aus dem Register 142 ausgeschoben, um für das augenblicklich anzuzeigende Zeichen verwendet zu werden. Attributbytes werden auch über den Bus 144 und durch den Multiplexer 140 in das Ringschieberegister 142 zurückgeführt, um in nachfolgenden Abtastzeilen der gleichen Zeile von achtzig Zeichen verwendet zu werden, bis alle Abtastzeilen dieser Zeile dargestellt wurden. Das vom Ringschieberegister 142 abgegebene Attributbyte wird über einen Bus 170 an eine Attributhalteschaltung 172 gelegt und über Bus 186 zu der Attributlogik 118 übertragen.
• Eine Adressendekodierschaltung 150 der Fig. 4A ist vorgesehen, um die Adresse auf der RAM-Adressenbuserweiterung 28 zu dekodieren um zu bestimmen, ob die von der CPU 12 zum RAM- Speicher 18 geleitete Adresse die Adresse für die Stelle des RAM-Speichers 18 zum Speichern von globalen Funktionen ist, d. h. von Funktionen, die, wenn aktiviert, kontinuierlich die Anzeige auf dem CRT-Schirm 62 beeinflussen. Wird die Adresse für Globalfunktionen durch die Adressendekodierschaltung 150 erkannt, dann wird ein Ladehaltesignal auf Leiter 156 aktiviert, um Daten auf dem Datenbus 36 in einer Halteschaltung 158 zu halten (siehe Fig. 4B). Diese Globalfunktionen können ein Blinkratensignal (BLINK) auf Leiter 160, ein Hintergrundleersignal (BLKBKG) auf Leiter 161, ein Grafiksignal (GRAPHICS) auf Leiter 162 und ein Attributfortschreitebetriebsartsignal (APMODE) auf Leiter 163 sein.
• Die Fig. 9A und 9B bilden ein schematisches Diagramm der Attributlogik 118 der Fig. 4B. Die Attributlogik 118 enthält eine Schaltung 190 (Fig. 9A) zum Bestimmen, ob das fünfte Pixel der Abtastzeile Null jedes Zeichens zu aktivieren ist, wenn das Pixel-(P)-Attribut aktiviert ist, eine Schaltung 191 (Fig. 9A) zum Dekodieren der Globalfunktionen von der Halteschaltung 158 der Fig. 4B, eine Dekodierschaltung 192 (Fig. 9A) zum Dekodieren der durch die Attributhalteschaltung 172 laufenden Attributbits und eine Ausgangsschaltung 193 (Fig. 9B) zum Ausgeben eines Videosignals über Leiter 50 zu der Monitorvorrichtung 24 der Fig. 2.
• Die Schaltung 190 enthält einen Inverter 200 zum Invertieren des zweiten Bits von einem Bus 202, der die Zählung vom Zähler 70 der Fig. 4A führt. Das erste und dritte Bit und das invertierte zweite Bit werden an ein UND-Gatter 203 gelegt um zu bestimmen, wann die Zählung auf dem Bus 202 gleich fünf ist. Das Ausgangssignal des UND-Gatters 203 wird an ein UND-Gatter 204 gelegt, zusammen mit dem SCAN0-Signal auf Leiter 138 der Dekodierschaltung 124 der Fig. 4B und dem Pixelattributbit (P) vom Bus 186 der Fig. 4B. Die Schaltung 190 wird somit beim fünften Pixel der Abtastzeile Null für diejenigen Zeichen aktiviert, deren Pixelattributbit (P) aktiviert ist. Das Pixelattribut wird für eine Geschäftsgrafikanwendung (nur orthogonal) verwendet. Das Ausgangssignal 205 des UND- Gatters 204 wird an das ODER-Gatter 206 angelegt. Das SERVIDEO- Signal auf Leiter 116 wird einem UND-Gatter 900 zugeführt, während das SCAN0-Signal auf Leiter 138 einem Inverter 901 zugeführt wird, dessen Ausgangssignal 902 ebenfalls an das UND 900 angelegt wird. Somit wird der Ausgang 903 des UND- Gatters 900, der an einen Eingang des ODER-Gatters 206 gelegt ist, während der Abtastzeile Null geleert, die die Attributabtastung ist. Auf diese Weise werden die Attributbits in dem Attributbyte auf dem CRT-Schirm 62 nicht dargestellt.
• Die Schaltung 191 enthält ein "Ausschließlich-ODER"-Gatter 208, dessen einer Eingang mit dem Hintergrundleersignal (BLKBKG) auf Leiter 161 von der Halteschaltung 158 der Fig. 4B beschickt wird. Der andere Eingang des "Ausschließlich-ODER"-Gatters 208 ist mit dem Umkehrattributbit (R) des Attributbytes auf Bus 186 verbunden. Das Ausgangssignal des "Ausschließlich-ODER"- Gatters 208 wird durch einen Inverter 210 invertiert, dessen Ausgang mit einem Leiter 225 verbunden ist. Somit ist das Signal auf Leiter 225 auf hohem Wert, wenn nur entweder die BLKBKG- Globalfunktion auf Leiter 161 oder das Umkehrattributbit (R) aktiviert ist.
• Die Schaltung 192 enthält ein UND-Gatter 212, dessen einer Eingang mit der BLINK-Globalfunktion auf Leiter 160 beschickt wird, während ein anderer Eingang mit dem Leerattributbit (B) des Attributbytes auf Bus 186 verbunden ist. Das Ausgangssignal des UND-Gatters 212 wird durch einen Inverter 213 invertiert. Ein Inverter 214 ist auch vorgesehen, um das Unterdrückungsattributbit (S) des Attributbytes auf Bus 186 zu invertieren. Das Ausgangssignal des Inverters 214 wird an das UND-Gatter 215 angelegt, dessen anderer Eingang mit dem Ausgang des ODER-Gatters 206 verbunden ist. Das Ausgangssignal des Inverters 213 und das Ausgangssignal des UND-Gatters 215 werden an ein UND-Gatter 216 der Fig. 9B angelegt. Somit enthält das Ausgangssignal des UND-Gatters 216 den Zustand eines Pixels im Vordergrund, wenn die Globalfunktionen und die Attribute angewendet werden.
• Ein UND-Gatter 218 der Fig. 9A hat einen Eingang belegt mit dem Unterstreichungsattributbit (U) von dem Attributbyte auf Bus 186 und einen zweiten Eingang verbunden mit Leiter 131 zum Empfangen des ULENA-Signals von der Dekodierschaltung 124 der Fig. 4B. Wie im Zusammenhang mit Fig. 8 erläutert, ist das ULENA-Signal nur während der elften Abtastung eines Zeichens aktiv. Ist somit das Unterstreichungsattribut aktiviert, dann werden die Bits des Vordergrundes während der elften Abtastung des Zeichens aktiviert, um eine Unterstreichung zu bilden. Ein ODER- Gatter 220 der Fig. 9B hat einen Eingang verbunden mit dem Ausgang des UND-Gatters 216 und einen Eingang verbunden mit dem Ausgang des UND-Gatters 218. Das Ausgangssignal des ODER- Gatters 220 führt somit auf Leiter 222 den Vordergrundzustand des anzuzeigenden Pixels und die Unterstreichung, wenn das Unterstreichungsattribut aktiviert ist.
• Ein "Ausschließlich-ODER"-Gatter 224 hat einen Eingang mit dem Leiter 222 zum Empfangen des Ausgangssignals des ODER- Gatters 220 verbunden und einen Eingang mit Leiter 225 zum Empfangen des Ausgangssignals des Inverters 210 der Fig. 9A verbunden. Somit enthält das Ausgangssignal des "Ausschließlich- ODER"-Gatters 224 den Vordergrundzustand des darzustellenden Pixels mit all den angewandten Attributen und Globalfunktionen mit der Ausnahme des Halbintensitätsattributs (H). Ein Multiplexer 230, der durch das GRAPHICS-Globalfunktionsbit auf Leiter 162 gesteuert wird, empfängt das SERVIDEO-Signal auf Leiter 116A der Fig. 9A an einem Eingang und empfängt das Ausgangssignal des "Ausschließlich-ODER"-Gatters 224 an einem zweiten Eingang über Leiter 232. Ist somit das GRAPHICS- Globalfunktionsbit auf Leiter 162 aktiviert, dann wird der Zustand des Pixels auf dem Leiter 116A auf den Leiter 234 durch den Multiplexer 230 gemultiplext. Ist andererseits das GRAPHICS- Globalfunktionsbit auf Leiter 162 nicht aktiviert, dann wird der Zustand des Pixels auf Leiter 232 durch den Multiplexer 230 auf Leiter 234 gemultiplext. Ein nicht-invertierender Verstärker 235 mit offenem Kollektor empfängt den gemultiplexten Wert über Leiter 234, und sein Ausgang ist mit einem Knoten 236 einer durch Widerstände 240 und 241 gebildeten Spannungsteilerschaltung verbunden. Das GRAPHICS- Globalfunktionsbit auf Leiter 162 wird durch einen Inverter 242 invertiert und über einen Leiter 243 an einen Eingang eines NUND-Gatters 244 angelegt. Ein zweiter Eingang des NUND- Gatters 244 empfängt das Halbintensitätsattributbit (H) des Attributbytes auf Bus 186. Das NUND-Gatter 244 hat einen Ausgang mit offenem Kollektor. Wenn somit das GRAPHICS- Globalfunktionsbit auf Leiter 162 nicht aktiviert ist (GRAPHICS* auf hohem Wert) und das Halbintensitätsattribut (H) aktiviert ist, dann wird der Ausgang des NUND-Gatters 244 auf Erde gelegt, wodurch das eine Ende des Widerstandes 241 geerdet wird und ein Spannungsteiler mit einer resultierenden Spannung am Knoten 236 gebildet wird, die einen eingestellten Prozentsatz seines Nennwertes hat. Hierdurch ergibt sich ein Signal, das bei niedriger Intensität an den CRT-Schirm 62 gelegt wird. In der GRAPHICS-Betriebsart (GRAPHICS auf hohem Wert) wird das SERVIDEO-Signal am Knoten 236 mit seinem Nennwert erscheinen, so daß die reguläre Intensität an den CRT-Schirm 62 angelegt wird. Das Signal am Knoten 236 wird auch auf seinem Nennwert sein, wenn in der Nicht-Graphics-Betriebsart (GRAPHICS* auf hohem Wert) das Halbintensitätsattributbit niedrig ist. Ein npn- Transistor 250 gibt das Videoausgangssignal auf Leiter 50, abhängig von der Spannung am Knoten 236, die an seiner Basis auftritt.

Claims (8)

1. Gerät zum Steuern der Anzeige von mit sichtbaren Attributen versehenen Zeichen auf einer Videoanzeigevorrichtung, wobei jedes Zeichen in einer vorbestimmten Anzahl von Abtastzeilen angezeigt werden kann, und wobei das Gerät eine Speichervorrichtung (18) aufweist, in der anzuzeigende Zeichen gespeichert sind, dadurch gekennzeichnet, daß die Speichervorrichtung jedes der anzuzeigenden Zeichen als einen Satz von Datenbytes speichern kann, wobei jedes Datenbyte jedes Satzes eine Abtastzeile des entsprechenden Zeichens darstellt und für jedes Zeichen ein weiteres Datenbyte gespeichert ist, wobei das weitere Datenbyte ein Attributbyte ist, das Attributdatenbits zur Anwendung auf die Datenbits aller anderen Datenbytes des Satzes enthält, wobei das Gerät ferner eine Anzeigesteuervorrichtung (22) aufweist mit einem Dateneingang, der von der Speichervorrichtung (18) jeden Satz von Datenbytes und jedes Attributdatenbyte bezüglich jedes anzuzeigenden Zeichens empfangen kann, wobei die Anzeigesteuervorrichtung Auswähleinrichtungen (142, 172) zum Auswählen des Attributbytes eines anzuzeigenden Zeichens, eine Attributlogikvorrichtung (118) zum Anwenden der Attributbits jedes ausgewählten Attributbytes auf die Datenbits der anderen Datenbytes des entsprechenden Zeichens, und einen Videoausgang (50) zum Ausgeben von Datensignalen aufweist, die das anzuzeigende Zeichen mit den angewendeten Attributbits darstellen.

2. Gerät nach Anspruch 1, gekennzeichnet durch eine Blockiervorrichtung (900) zum Blockieren der Anzeige einer die Attributbits eines anzuzeigenden Zeichens enthaltenden Abtastzeile.

3. Gerät nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Anzeigesteuervorrichtung (22) Datenbytes von der Speichervorrichtung (18) über eine Datenbusvorrichtung (36) empfangen kann, und eine Verzögerungsvorrichtung (110), die mit der Datenbusvorrichtung zum Verzögern der empfangenen Datenbytes um zumindest eine Zeichenanzeigezeit, und eine Schiebevorrichtung (112) aufweist, die einen Eingang mit der Verzögerungsvorrichtung verbunden hat und nacheinander jedes Datenbit eines verzögerten Datenbytes an einen Ausgang der Schiebevorrichtung anlegen kann, wobei die Auswähleinrichtungen (142, 172) mit der Datenbusvorrichtung (36) verbunden sind und die Attributlogikvorrichtung (118) einen ersten Eingang mit dem Ausgang der Schiebevorrichtung (112) und einen zweiten Eingang mit den Auswähleinrichtungen (142, 172) verbunden hat.

4. Gerät nach Anspruch 3 zum Steuern der Anzeige von Zeichen in Reihen, dadurch gekennzeichnet, daß die Anzeigevorrichtung eine Registervorrichtung (142) zum Speichern der Attributbytes einer vollständigen Reihe von anzuzeigenden Zeichen aufweist, wobei die Registervorrichtung einen Eingang zum Empfangen eines Attributbytes und einen Ausgang zum Abgeben eines Attributbytes aufweist, sowie eine Multiplexervorrichtung (140), die einen ersten Eingang mit der Datenbusvorrichtung (36) und einen zweiten Eingang mit dem Ausgang der Registervorrichtung (142) verbunden hat, wobei die Registervorrichtung Attributbytes aufeinanderfolgend zur Verwendung durch die Attributlogikvorrichtung (118) ausgeben und Attributbytes über die Multiplexervorrichtung (140) zu dem Eingang der Registervorrichtung (142) zurückführen kann, bis die Anzeige der zutreffenden Reihe von Zeichen vervollständigt ist.

5. Gerät nach Anspruch 4, dadurch gekennzeichnet, daß die Auswähleinrichtungen Zählervorrichtungen (70, 71, 120) zum Zählen der Abtastzeilen von von der Datenbusvorrichtung (36) empfangenen Datenbytes und eine erste Dekodiervorrichtung (124) aufweisen, die mit den Zählervorrichtungen zum Bestimmen verbunden ist, wann Attributdatenbytes von der Datenbusvorrichtung empfangen werden, wobei die Multiplexervorrichtung (140) eine Steuervorrichtung (128) aufweist, die mit der ersten Dekodiervorrichtung verbunden ist, so daß die Multiplexervorrichtung Datenbytes von ihrem ersten Eingang zu der Registervorrichtung (142) während einer Attributbytes umfassenden Abtastzeile übertragen kann, und Datenbytes von ihrem zweiten Eingang zu der Registervorrichtung während anderer Abtastzeilen als einer Attributbytes umfassenden Abtastzeile übertragen kann.

6. Gerät nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Registervorrichtung ein Ringschieberegister (142) ist.

7. Gerät nach einem der Ansprüche 3 bis 6, gekennzeichnet durch eine Haltevorrichtung (158), die mit der Datenbusvorrichtung (36) verbunden ist und globale Attributbits empfangen und speichern kann, die ständig die Anzeige von Zeichen beeinflussen, wobei die Attributlogikvorrichtung (118) mit der Haltevorrichtung verbunden ist und Vorrichtungen zum Anlegen eines globalen Attributbits an alle verzögerten Datenbytes aufweist, die an dem Ausgang der Schiebevorrichtung (112) auftreten.

8. Gerät nach Anspruch 7, gekennzeichnet durch eine Adressenbusvorrichtung (28) zum Empfangen von Adressen von in der Speichervorrichtung (18) gespeicherten Daten, eine zweite Dekodiervorrichtung (150), die mit der Adressenbusvorrichtung zum Dekodieren der Adresse von in der Speichervorrichtung gespeicherten globalen Attributbits verbunden ist, und einer Haltesteuervorrichtung (156), die mit der Haltevorrichtung (158) und der zweiten Dekodiervorrichtung verbunden ist, so daß die Haltevorrichtung ein globales Attributbit speichern kann, wenn die Adresse des globalen Attributbits durch die zweite Dekodiervorrichtung dekodiert wird.