DE3733035C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Erfassung von entsprechend der Dringlichkeit der Abarbeitung in wenigstens zwei Fehlerkategorien eingeteilten Fehlerereignissen in Datenverarbeitungsanlagen entsprechend dem Oberbegriff des Patentanspruches 1, und eine Anordnung zur Durchführung des Verfahrens.

In großen Rechenzentraleinheiten nehmen neben den Bemühungen für geschwindigkeitsunterstützende Maßnahmen diejenigen zu, die zur Ausfallsicherheit der Rechner führen. Zu letzteren tragen Verfahren bei, die eine rasche Fehlerlokalisierung und -behandlung bewirken. Um die Fehlerlokalisierung und -behandlung zu verbessern, besteht einmal die Notwendigkeit, das Auftreten von Fehlern trotz der hohen Befehlsverarbeitungsrate rechtzeitig und dem Ereignis zugeordnet, zu registrieren. Die Fehlerinformation muß dann solange gespeichert werden, bis sie von einer fehlerauswertenden Einrichtung übernommen werden kann. Diese leitet entsprechende Fehlerbehandlungsmaßnahmen, zum Beispiel Befehlswiederholung zur Wiederaufnahme des eigentlichen Rechnerfunktionsablaufes, ein. Verbesserte Arbeitsverfahren der Rechnerzentraleinheiten treffen eine Unterscheidung zwischen Fehlerereignissen, die eine zeitversetzte Fehlerbehandlung gestatten, und Fehlerereignissen, die eine frühere, bzw. sofortige Fehlerbehandlung benötigen. Zur Differenzierung der auftretenden Fehlerereignisse und damit zur Schaffung der Möglichkeit, auf Fehlerereignisse sofort oder verzögert reagieren zu können, werden die Fehlerereignisse in entsprechend ihrer Dringlichkeit der Abarbeitung in "harte" und "weiche", bzw. entsprechend einer feineren Abstufung in "härtere" und "weichere" Fehler unterteilt und jeweils einer Fehlerkategorie zugeordnet. Das Auftreten von sogenannten "harten" Fehlern verursacht einen sofortigen Aussprung aus der laufenden Abarbeitungsroutine in eine entsprechende Fehlerbehandlungsroutine, während das Auftreten von sogenannten "weichen" Fehlern einen Aussprung zu einem günstigeren späteren Zeitpunkt gestattet. Tritt jedoch bis dahin ein "harter" Fehler auf, muß auf diesen eine entsprechende Reaktion möglich sein. Das heißt, "harte" Fehler müssen "weiche" Fehler überschreiben.

Zur Erfassung von Fehlerereignissen, die unabhängig vom Zeitpunkt ihres Auftretens immer der gleichen Fehlerkategorie mit der gleichen Abarbeitungsdringlichkeit angehören, ist eine Schaltungsanordnung verwendbar, die einen die Fehlerereignissignale zu einem festgesetzten Zeitpunkt übernehmenden Zwischenspeicher aufweist. Dem Zwischenspeicher ist dabei eine Einrichtung nachgeschaltet, die aus den zwischengespeicherten Fehlerereignissignalen ein einziges Fehlersignal bildet. Nachfolgend ist das Fehlersignal einmal an einen Schaltungsanordnungsausgang, an dem eine externe zentrale Fehlerauswerteeinrichtung angeschlossen ist, und einmal an einen Fehlersignalspeicher angelegt, der das Fehlersignal taktgesteuert übernimmt. Parallel dazu sind die zwischengespeicherten Fehlerereignissignale an eine zweite Speichereinrichtung angelegt, die die Fehlerereignissignale taktgesteuert parallel übernimmt und taktgesteuert zur gegebenen Zeit seriell ausgibt. Die seriell ausgegebenen Fehlerereignissignale sind an einen zweiten Schaltungsanordnungsausgang angelegt, an dem eine zweite, bzw. die bereits erwähnte Fehlerauswerteeinrichtung angeschlossen ist. Dem Zwischenspeicher ist takteingangsseitig eine Verriegelungseinrichtung vorgeschaltet, die ihrerseits mit dem Ausgang des Fehlersignalspeichers verbunden ist. Die Verriegelungseinrichtung unterbricht bis zur Abarbeitung der Fehlerereignisse die Taktsteuerung des Zwischenspeichers, falls ein in den Fehlersignalspeicher übernommenes Fehlersignal einen Fehler anzeigt. Es werden dann keine weiteren zeitlich nachfolgenden Fehlerereignissignale in den Zwischenspeicher übernommen. Gleichzeitig erfährt die externe zentrale Fehlerauswerteeinrichtung von dem Vorhandensein eines Fehlers, die von ihrer Seite aus die Taktsteuerung des Zwischenspeichers und die Taktsteuerung der zweiten Speichereinrichtung unterbricht, wenn eine Fehlerbehandlung erfolgen soll. Anschließend liefert sie der zweiten Speichereinrichtung den seriellen Auslesetakt und übernimmt zur Auswertung die darin gespeicherten Fehlerereignissignale.

Aus der deutschen Patentschrift DE 26 04 148 C2 ist eine Überwachungseinrichtung für ein elektronisches System zur Speicherung von Fehlern für eine spätere Analyse bekannt, die in ähnlicher Weise wie die eben beschriebene Grundschaltungsanordnung arbeitet. Die bekannte Überwachungseinrichtung weist danach einen Schaltungsteil auf, mittels dem die zusammen eine Gruppe von gleichwertigen Fehlerereignissen bildenden Fehlerereignisse in einem Speicher festgechrieben werden können. Über eine einfache UND-NICHT-Verknüpfung der Inhalte der einzelnen Speicherstellen des Speichers wird das Vorhandensein eines Fehlerereignisses gemeldt. Gleichzeitig wird über eine einfache UND-Verknüpfung der Inhalte der einzelnen Speicherstellen ein Sperrsignal erzeugt, das bei einem Vorandensein eines Fehlerereignisses das Einschreiben eines weiteren Fehlerereignisses in den Speicher unterbindet. Dies ist erst wieder möglich, wenn der Speicher ausgelesen und neu initialisiert wurde. Das Aufzeichnen von weiteren auftretenden Fehlerereignissen mit gegebenenfalls ranghöhreren Wertigkeiten ist mit dieser Überwachungseinrichtung aber nicht möglich.

Zur Erfassung von Fehlerereignissen, die abhängig vom Zeitpunkt ihres Auftretens in verschiedene Fehlerkategorien eingeteilt werden, wobei jeder Fehlerkategorie, gemessen an der Abarbeitungsdringlichkeit der Fehlerereignisse, eine Rangordnung zukommt, ist eine Schaltungsanordnung verwendbar, die für jede Fehlerkategorie die beschriebene Grundschaltungsanordnung als Teilschaltungsanordnung aufweist. Je nachdem, zu welcher Fehlerkategorie die ankommenden Fehlerereignissignale zuzuordnen sind, wird mittels jeweils eines Fehlerkategoriesignals eine der Teilschaltungsanordnungen ausgewählt, die die Fehlerereignissignale erfaßt. Sperrt eine Teilschaltungsanordnung die Übernahme von Fehlerereignissignalen, weil ein Fehler erkannt wurde, werden von der Rangordnung dieser Teilschaltungsanordnung ausgehend alle Teilschaltungsanordnungen mit niedrigerer Rangordnung ebenfalls gesperrt. Fehlerereignissignale werden dann nur mehr in solchen Teilschaltungsanordnungen erfaßt, die eine höhere Rangordnung aufweisen.

Die n-fache Verwendung der für eine Fehlerkategorie verwendeten Grundschaltungsanordnung zur Berücksichtigung von Fehlerereignissen, die in n Fehlerkategorien eingeteilt sind, bedeutet aber eine n-fache Steigerung des Hardwareaufwandes und demzufolge auch eine starke Erhöhung des Steuerungsaufwandes für die einzelnen Teilschaltungsanordnungen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Erfassung von nach der Abarbeitungsdringlichkeit wenigstens in zwei Fehlerkategorien unterteilten Fehlerereignissen, sowie eine Schaltungsanordnung zur Durchführung des Verfahrens anzugeben, bei denen der Hardwareaufwand und der Aufwand zur Steuerung der Hardware relativ niedrig gehalten werden kann.

Für das Verfahren wird die Aufgabe durch die Merkmale des Hauptanspruchs gelöst. Danach wird eine Verriegelungseinrichtung von den von Fehlersignalspeichern kommenden Fehlersignalen und von den die Fehlerkategorie angebenden Fehlerkategoriesignalen hierarchisch gesteuert. Bevor eine Übernahme von Fehlerereignissignalen in den Zwischenspeicher erfolgt, wird durch ein Fehlerkategoriesignal eine Fehlerkategorie, bzw. eine hierarchische Rangordnung, festgelegt. Erfolgt dann eine Fehleranzeige durch ein Fehlersignal, wird außer der Unterbrechung der Taktsteuerung des Zwischenspeichers durch die Verriegelungseinrichtung die Fehlerkategorie, bzw. die Rangordnung in der Verriegelungseinrichtung indirekt gespeichert. Wird später eine Fehlerkategorie mit höherer Rangordnung beansprucht, wird die vorher erfolgte Unterbrechung des Zwischenspeichertaktes aufgehoben. Damit können die Fehlerereignissignale wieder in den Zwischenspeicher übernommen werden. Die bis dahin gespeicherten Fehlerereignissignale werden überschrieben. Es werden damit jeweils die Fehlerereignissignale mit der ranghöchsten Priorität erfaßt, die für die Fehlerbehandlung maßgebend sind. Für die Erfassung der Fehlerereignissignale der einzelnen Fehlerkategorien wird dabei nur eine in geringem Maße modifizierte Grundschaltungsanordnung benötigt.

Zum Start der Fehlerbehandlung wird die Übernahme weiterer Fehlerereignissignale gesperrt, damit eine Beeinflussung während des Auslesens der gespeicherten Fehlerereignissignale durch parallel ablaufende Funktionsabläufe verhindert wird.

Bezüglich der Schaltungsanordnung zur Durchführung des Verfahrens ist die gestellte Aufgabe durch die im kennzeichnenden Teil des Patentanspruches 3 angegebenen Merkmale gelöst. Dabei weist die Schaltungsanordnung gegenüber der Schaltungsanordnung zur Erfassung von Fehlerereignissen einer Fehlerkategorie für jede in Betracht kommende Fehlerkategorie nur einen zusätzlichen Fehlersignalspeicher, und die Verriegelungseinrichtung jeweils nur zwei logische Gatter mehr auf. Im übrigen bleibt es bei einer Grundschaltungsanordnung. Gegenüber anderen Lösungen wird der Hardwareaufwand und der Aufwand für die Steuerung der Hardware minimal.

Zur Erfassung von Fehlerereignissen, die nicht alle unmittelbar zum gleichen Übernahmezeitpunkt vorliegen, wird der Zwischenspeicher in kleinere Einheiten aufgeteilt, die jeweils einzeln mit einem vom Haupttakt entsprechend abgeleiteten Übernahmetakt versorgt werden. Eine eventuelle Taktunterbrechung erfolgt aber bei allen Teilzwischenspeichern gleichzeitig.

In Sonderfällen kann über eine externe Steuerleitung eine Taktunterbrechung unterbunden werden, so daß die Fehlerereignissignale bei jedem Übernahmetakt und ohne Berücksichtigung der Fehlerkategorie übernommen werden.

Eine Weiterbildung der Erfindung ergibt sich aus Anspruch 9.

Zwei Ausführungsbeispiele der Erfindung werden anhand der Zeichnung erläutert. Es zeigen:

Fig. 1 eine Fehlererfassungseinrichtung in Blockdarstellung für wenigstens in zwei Fehlerkategorien unterteilte Fehlerereignisse,

Fig. 2 ein Ausführungsbeispiel der in Fig. 1 verwendeten Verriegelungseinrichtung,

Fig. 3 ein weiteres Ausführungsbeispiel der in Fig. 1 verwendeten Verriegelungseinrichtung,

Fig. 4 ein Ausführungsbeispiel der in Fig. 1 verwendeten Fehlerereignisaufbewahrungseinrichtung in Blockdarstellung

Fig. 5 ein Ausführungsbeispiel des in Fig. 1 verwendeten Fehlersignalspeichers.

Fig. 1 zeigt eine Fehlererfassungseinrichtung zur Erfassung von wenigstens in zwei Fehlerkategorien eingeteilten Fehlerereignissen. Sie besteht aus den Komponenten:
Verriegelungseinrichtung VE, Fehlerereignisbewahrungseinrichtung FAE und Fehlersignalspeichergruppe mit den Fehlersignalspeichern FS 1 bis FSn. Die Anzahl der Fehlersignalspeicher der Fehlersignalspeichergruppe richtet sich nach der Anzahl der Fehlerkategorien, in die die Fehlerereignisse eingeteilt sind. Für jede Fehlerkategorie ist ein Fehlersignalspeicher vorgesehen. Die Fehlerkategorieeinteilung erfolgt nach der Abarbeitungsdringlichkeit der Fehlerereignisse. Die Fehlersignalspeicher FS 1 bis FSn weisen deshalb eine hierarchische Rangordnung auf. Der Fehlersignalspeicher FSn weist die höchste und der Fehlersignalspeicher FS 1 die niedrigste Rangordnung auf.

Die Fehlerereignisaufbewahrungseinrichtung FAE ist der Verriegelungseinrichtung VE nachgeschaltet und mit ihr durch die Signalleitung AS verbunden. Eine Rückkopplungsschleife in der sich die Fehlersignalspeicher FS 1 bis FSn befinden, verbindet die Fehlerereignisaufbewahrungseinrichtung FAE mit der Verriegelungseinrichtung VE. Die Rückkopplungsschleife beginnt dabei von einem ersten Ausgang der Fehlerereignisaufbewahrungseinrichtung FAE und führt über die Signalleitung FA gleichzeitig zu allen Fehlersignalspeichern FS 1 bis FSn. Jeweils von den nicht negierten Ausgängen der Fehlersignalspeicher FS 1 bis FSn wird die Rückkopplungsschleife durch die Signalleitungen FA 1 bis FAn zur Verriegelungseinrichtung VE vervollständigt. Die einzelnen Signalleitungen FA 1 bis FAn weisen in Analogie zu der hierarchischen Rangordnung der Fehlersignalspeicher FS 1 bis FSn die gleiche hierarchische Rangordnung auf.

Die Fehlerereignisaufbewahrungseinrichtung FAE weist neben dem Ausgang für die Signalleitung FA einen zweiten Ausgang für die Signalleitung SA auf. Das auf dieser Signalleitung übertragene Signal wird von einer, im Bild nicht dargestellten, externen zentralen Fehlerauswerteeinrichtung überwacht. Daneben weist sie eine Eingangsgruppe für verschiedene Taktsignale übertragende Signalleitungen CLy, eine Eingangsgruppe für Fehlerereignissignale übertragende Signalleitungen FE, sowie einen Eingang für eine ein Sperrsignal übertragende Signalleitung SS-N auf. Bei den verschiedenen Taktsignalen handelt es sich um verschiedene Übernahmetakte zur Parallelübernahme der auf den Signalleitungen FE übertragenen Fehlerereignissignale, und um einen Schiebebustakt zur seriellen Ausgabe über die Signalleitung SA der von den Signalleitungen FE zuletzt übernommenen Fehlerereignissignale. Die Signalleitungen FE übertragen Fehlerereignissignale, die zum Beispiel das Ergebnis einer Paritätsprüfung oder Schnittstellenüberwachung sind.

Die Verriegelungseinrichtung VE weist eine Eingangsgruppe für die die Fehlerkategorie angebenden Signalleitungen FK 1 bis FKn-1 auf, die je nach Ausführung der internen Schaltung entweder durch einen Eingang für die Signalleitung FKn oder durch einen Eingang für die Signalleitung "1" erweitert ist. Weiter weist sie je einen Eingang für die Signalleitung UEB und SS-N auf. Das auf der Signalleitung UEB übertragene Signal wird unmittelbar am Ausgang der Verriegelungseinrichtung VE wirksam und von der Signalleitung AS übertragen. Die auf den Signalleitungen FK 1 bis FKn übertragenen Signale stammen von externen Komponenten, beispielsweise von einem Befehlsaufbereitungsprozessor einer nach dem Fließbandprinzip arbeitenden Datenverarbeitungsanlage und geben die Fehlerkategorie an, denen die auf den Signalleitungen FE übertragenen Fehlerereignissignale zugeordnet sind.

Die einzelnen Fehlersignalspeicher FS 1 bis FSn weisen neben dem Eingang für die von der Fehlerereignisaufbewahrungseinrichtung FAE kommende Signalleitung FA, einen Eingang für eine ein Taktsignal übertragende Signalleitungen CLF und einen Eingang für eine Signalleitung FK 1 bis FKn auf. Die darauf übertragenen Fehlerkategoriesignale FK 1 bis FKn wählen einen der Fehlersignalspeicher FS 1 bis FSn zur Übernahme des auf der Signalleitung FA übertragenen Fehlersignals aus. Sie weisen deshalb die gleiche Rangordnung wie die Fehlersignalspeicher auf.

In Fig. 2 ist ein erstes Ausführungsbeispiel der in Fig. 1 verwendeten Verriegelungseinrichtung VE zu sehen. Die Schaltungsanordnung weist zwei Gruppen von Eingängen auf. An die Eingänge der ersten Gruppe sind die Signalleitungen FK 1 bis FKn-1, die Signalleitung "1", die Signalleitung UEB und die Signalleitung SS-N angeschlossen. An die Eingänge der zweiten Gruppe sind die Signalleitungen FA 1 bis FAn angeschlossen. Die Signalleitungen FK 1 bis FKN-1 sind jeweils unterschiedlich oft vorhanden. Dabei ist jede dieser Signalleitungen mit einem Eingang der ersten Eingangsgruppe verbunden. Die erste Eingangsgruppe ist in nach der Anzahl der Eingänge geordnete, nebeneinander liegende Teileingangsgruppen unterteilt, wobei ausgehend von der ersten Teileingangsgruppe mit einem Eingang die jeweils in gleicher Richtung benachbarte Teileingangsgruppe einen Eingang mehr aufweist. Analog dazu sind die Signalleitungen FK 1 bis FKn in Teilsignalleitungsgruppen aufgeteilt, wobei ausgehend von der ersten Teilsignalleitungsgruppe mit einer Signalleitung die weiteren Teilsignalleitungsgruppen jeweils eine Signalleitung mehr aufweisen. In den Teilsignalleitungsgruppen sind jeweils ausgehend von der Signalleitung FK 1 die nach aufsteigender Nummer im Signalleitungsnamen aufeinanderfolgenden Signalleitungen zusammengefaßt. Es ergibt sich für die ersten Teilsignalleitungsgruppen und für die vorletzte und letzte Teilsignalleitungsgruppe folgende Zusammensetzung:

Teilsignalleitungsgruppe
Signalleitung
1
FK 1
2	FK 1, FK 2
·	·
n-1	FK 1, FK 2, . . ., FKn-1
n	FK 1, FK 2, . . ., FKn-1, FKn

Die Teileingangsgruppen 2 bis n-1 sind gleichzeitig jeweils die Eingänge der ODER-Verknüpfungsschaltungen OR 22 bis OR 2 n-1. Da die erste ODER-Verknüpfungsschaltung nur einen Eingang aufweist, entfällt diese ganz. Ferner weist stets eine Signalleitung der Signalleitungen FK 1 bis FKn den logischen Signalpegel "1" auf, so daß auch die n-te ODER-Verknüpfungsschaltung für die letzte Teilsignalleitungsgruppe ganz entfällt. Anstelle der letzten Teilsignalleitungsgruppe tritt die Signalleitung "1", die stets den logischen Signalpegel "1" aufweist. Damit wird die umfangreichste ODER-Verknüpfungsschaltung und die umfangreichste Teilsignalleitungsgruppe eingespart.

Die Verriegelungseinrichtung nach Fig. 2 weist also die ODER- Verknüpfungsschaltungen OR 22 bis OR 2 n-1 als Eingangsschaltungen auf. Die erste und letzte ODER-Verknüpfungsschaltung ist durch die Signalleitungen FK 1 und "1" ersetzt. Den ODER-Verknüpfungsschaltungen OR 22 bis OR 2 n-1 sind die UND-Verknüpfungsschaltungen UD 22 bis UD 2 n-1 mit jeweils zwei Eingängen nachgeschaltet. Die Signalleitungen FK 1 und "1" sind jeweils direkt mit einem Eingang der UND-Verknüpfungsschaltungen UD 21, bzw. UD 2 n verbunden. Die ODER-Verknüpfungsschaltungen OR 22 bis OR 2 n-1 sind mit den entsprechenden nachfolgenden UND-Verknüpfungsschaltungen UD 22 bis UD 2 n-1 durch die Signalleitungen OS 22 bis OS 2 n-1 verbunden. An den jeweils zweiten Eingängen der UND-Verknüpfungsschaltungen UD 21 bis UD 2 n ist jeweils eine der Signalleitungen FA 1 bis FAn angeschlossen. Die Ausgänge der UND-Verknüpfungsschaltungen UD 21 bis UD 2 n sind durch die Signalleitungen US 21 bis US 2 n mit Eingängen einer NOR-Verknüpfungsschaltung NR verbunden. Der NOR-Verknüpfungsschaltung NR ist eine ODER-Verknüpfungsschaltung OR, und dieser eine UND-Verknüpfungsschaltung UD nachgeschaltet. Die Verbindung wird durch die Signalleitungen NR-N und OS hergestellt. Die letzten beiden Verknüpfungsschaltungen weisen jeweils einen zweiten Eingang auf. An den zweiten Eingang der ODER-Verknüpfungsschaltung OR ist die Signalleitung UEB, und an den zweiten Eingang der UND-Verknüpfungsschaltung UD ist die Signalleitung SS-N angeschlossen. An den Ausgang der UND-Verknüpfungsschaltung UD, der gleichzeitig der Ausgang der Verriegelungseinrichtung VE ist, ist die Signalleitung AS angeschlossen.

Alle Signalleitungen ohne den Zusatz . . .-N im Signalnamen sind logisch "1"-aktiv, und alle Signalleitungen mit dem Zusatz . . .-N im Signalnamen sind logisch "0"-aktiv. Von den Signalleitungen FK 1 bis FKn-1, bzw. FKn weist immer nur eine Signalleitung gleichzeitig den logischen Signalpegel "1" auf. Zum Ausgangszeitpunkt weist die Signalleitung FK 1 neben den Signalleitungen "1" und SS-N den logischen Signalpegel "1" auf, während die Signalleitungen FK 2 bis FKn-1, die Signalleitungen FA 1 bis FAn, und die Signalleitung UEB den logischen Signalpegel "0" aufweisen. Die ODER-Verknüpfungsschaltungen OR 22 bis OR 2 n-1 sind durch-, und die UND-Verknüpfungsschaltungen UD 21 bis UD 2 n sind bezüglich der Eingangssignalleitungen FA 1 bis FAn freigeschaltet. An den Ausgängen der UND-Verknüpfungsschaltungen liegen die Signalpegel der freigeschalteten Eingangssignalleitungen, die alle logische "0" sind, an. Das Ausgangssignal der NOR-Verknüpfungsschaltung NR, der ODER-Verknüpfungsschaltung OR und der UND-Verknüpfungsschaltung UD weisen den logischen Signalpegel "1" auf. Ändert sich das Eingangssignal FA 1 von logisch "0" auf logisch "1" (es ändert sich immer nur dasjenige Eingangssignal FAn, das die gleiche Zählnummer wie das aktivierte Fehlerkategoriesignal FKn aufweist), wird die Ausgangssignalleitung AS nach Invertierung des Signalpegels durch die NOR-Verknüpfungsschaltung NR logisch "0".

Wird jetzt eine Fehlerkategoriesignalleitung FK. . mit höherer Zählnummer, zum Beispiel FKn-1, logisch "1", wobei die Fehlerkategoriesignalleitung FK 1 logisch "0" wird, wird die Ausgangssignalleitung AS wieder logisch "1", da das zum Fehlerkategoriesignal FKn-1 gehörende Fehlersignal FAn-1 noch den logischen Signalpegel "0" aufweist. Der Signalpegel der Ausgangssignalleitung AS wird logisch "0", wenn sich das Fehlersignal FAn-1 vom logischen Signalpegel "0" auf den logischen Signalpegel "1" ändert.

Nimmt nun ein Fehlerkategoriesignal mit niedrigerer Zählnummer z. B. FK 2, den logischen Signalpegel "1" an, wobei der logische Signalpegel der Signalleitung FKn-1 wieder "0" wird, bleibt trotzdem der logische Signalpegel der Ausgangssignalleitung AS "1", weil über die ODER-Verknüpfungsschaltung OR 2 n-1 die UND-Verknüpfungsschaltung UD 2 n-1 das Eingangssignal FAn-1 weiterhin durchschaltet.

Ändert sich der logische Signalpegel der Signalleitung UEB von logisch "0" auf logisch "1", wird dieser durch die ODER- Verknüpfungsschaltung OS durchgeschaltet und, da der logische Signalpegel der Signalleitung SS-N logisch "1" ist, auf die Ausgangssignalleitung AS durchgeschaltet. Der Signalpegel der Ausgangssignalleitung AS bleibt dann solange bestehen, bis entweder der logische Signalpegel der Signalleitung UEB zurückgenommen, oder der logische Signalpegel der Signalleitung SS-N auf logisch "0" gesetzt wird. Im letzteren Fall nimmt der logische Signalpegel der Ausgangssignalleitung AS immer den logischen Signalpegel "0" an.

In Fig. 3 ist ein zweites Ausführungsbeispiel der in Fig. 1 verwendeten Verriegelungseinrichtung VE zu sehen. Die Eingangssignalleitungen FK 1 bis FKn, FA 1 bis FAn, UEB und SS-N sind identisch mit denen in Fig. 2. Ferner ist der durch die ODER-Verknüpfungsschaltung OR und die UND-Verknüpfungsschaltung UD gebildete Ausgangsschaltungsteil identisch mit dem in Fig. 2. Für diesen Schaltungsteil gilt sinngemäß das bei der Fig. 2 gesagte. Die übrige Schaltungsanordnung ist gebildet durch eine Hintereinanderschaltung von mehreren UND/ODER-Verknüpfungsschaltungskombinationen. Die letzte weist dabei nur eine UND-Verknüpfungsschaltung auf. Die UND-Verknüpfungsschaltung und die ODER-Verknüpfungsschaltung einer UND/ODER-Verknüpfungsschaltungskombination weisen je zwei Eingänge und einen Ausgang auf, wobei der Ausgang der UND-Verknüpfungsschaltungsanordnung mit einem Eingang der ODER-Verknüpfungsschaltungsanordnung verbunden ist. Insgesamt weist damit eine UND/ODER-Verknüpfungsschaltungskombination drei Eingänge und einen Ausgang auf. Ein Eingang der UND-Verknüpfungsschaltung einer UND/ODER-Verknüpfungsschaltungskombination ist negiert. Die Zusammenschaltung zweier UND/ODER- Verknüpfungsschaltungskombinationen erfolgt durch Zusammenschalten des Ausgangs der ODER-Verknüpfungsschaltung der vorausgehenden UND/ODER-Verknüpfungsschaltungskombination mit dem nicht negierten Eingang der UND-Verknüpfungsschaltung der nachfolgenden UND/ODER-Verknüpfungsschaltungskombination. Es ergibt sich eine Teilschaltungsanordnung mit den UND-Verknüpfungsschaltungen UD 31 bis UD 3 n und den ODER-Verknüpfungsschaltungen OR 31 bis OR 3 n-1. Die Verbindungen zwischen einer UND-Verknüpfungsschaltung und einer ODER-Verknüpfungsschaltung der einzelnen UND/ODER-Verknüpfungsschaltungskombinationen stellen die Signalleitungen AS 31 bis AS 3 n her. Die Verbindungen zwischen zwei UND/ODER-Verknüpfungsschaltungskombinationen stellen die Signalleitungen OS 31 bis OS 3 n-1 her. An den jeweils negierten Eingängen der UND-Verknüpfungsschaltungen UD 31 bis UD 3 n sind in gleichsinniger Reihenfolge die Eingangssignalleitungen FA 1 bis FAn angeschlossen. An den noch freien Eingängen dieser Teilschaltung sind von der UND-Verknüpfungsschaltung UD 31 bis zur ODER-Verknüpfungsschaltung OR 3 N-1 die Eingangssignalleitungen FK 1 bis FKn angeschlossen.

Anstelle der negierten Eingänge der UND-Verknüpfungsschaltungen UD 31 bis UD 3 n können auch nicht negierte Eingänge verwendet werden, wenn die über die Eingangssignalleitungen FA 1 bis FAn übertragenen Signalpegel entsprechend negiert übertragen werden. Dies wird erreicht, wenn die in Fig. 1 verwendeten Fehlersignalspeicher FS 1 bis FSn an den negierten Ausgängen angeschlossen werden.

Zu einem Ausgangszeitpunkt sei angenommen, daß die Signalleitung FK 2 logisch "1" ist. Damit ist über die Signalleitung OS 31 die UND-Verknüpfungsschaltung UD 32 bezüglich der Signalleitung FA 21 freigeschaltet. Der Signalpegel dieser Signalleitung ist durch die Negation am Eingang logisch "1". Dieser Signalpegel pflanzt sich fort bis zum Ausgangssignal AS.

Wird der Signalpegel der Signalleitung FA 21 logisch "1", wird die UND-Verknüpfungsschaltung UD 32 gesperrt. Vom Ausgang der UND-Verknüpfungsschaltung UD 32 pflanzt sich der logische Signalpegel "0" zur Ausgangssignalleitung AS fort.

Wird eine der Signalleitungen FK 3 bis FKn logisch "1", so wird dieser Signalpegel über die entsprechende ODER-Verknüpfungsschaltung unabhängig vom Zustand der Schaltungsanordnung vor der einschleusenden ODER-Verknüpfungsschaltung bis zur Ausgangssignalleitung AS durchgeschaltet. Wird dagegen die Signalleitung FK 1 logisch "1", gelangt dieser Signalpegel nicht zur Ausgangssignalleitung AS, da die UND-Verknüpfungsschaltungsanordnung UD 32 durch das Signal FA 2 gesperrt ist.

Fig. 4 zeigt ein Ausführungsbeispiel der in Fig. 1 verwendeten Fehlerereignisaufbewahrungseinrichtung FAE in Blockdarstellung. Bei den Blöcken handelt es sich um einen Zwischenspeicher ZS bestehend aus Teileinheiten ZS 1 bis ZSx mit jeweils zugeordneten Taktsperreinrichtungen SRZ 1 bis SRZx, um eine ODER- Verknüpfungsschaltung ODR und um einen Hauptspeicher HS mit zugehöriger Taktsperreinrichtung SRH. Am Ausgang der ODER- Verknüpfungsschaltung ODR ist die Signalleitung FA und am Ausgang des Hauptspeichers HS ist die Signalleitung SA angeschlossen. Der Hauptspeicher weist einen Eingang für eine Schiebetaktleitung CLS auf. Die Signalleitung SRH 1 verbindet den Übernahmetakteingang des Hauptspeichers HS mit dem Ausgang der Taktsperreinrichtung SRH. An die Eingänge der Taktsperreinrichtung SRH ist die Sperrsignalleitung SS-N und die Übernahmetaktsignalleitung CLUE angeschlossen. Bei der Taktsperreinrichtung SRH handelt es sich um eine UND-Verknüpfungsschaltung. Jede Teileinheit ZS 1 bis ZSx des Zwischenspeichers weist eine Anzahl von Paralleleingängen auf, an die die Fehlerereignissignale übertragenden Signalleitungen, zum Beispiel FE 0 bis FEk, bzw. FEk+p bis FEk+p+q, angeschlossen sind. Entsprechend der Anzahl der eingangsseitig angeschlossenen Fehlerereignissignalleitungen weist jede Teileinheit ZS 1 bis ZSx des Zwischenspeichers eine gleiche Anzahl von Ausgangssignalleitungen, zum Beispiel FE 01 bis FEk 1, bzw. FE(k+p)1 bis FE(k+p+q)1, auf. Die Ausgangssignalleitungen FE 01 bis FE(k+p+q)1 der Teileinheiten sind sowohl an Eingänge der ODER-Verknüpfungsschaltung ODR als auch mit Paralleleingängen des Hauptspeichers HS verbunden. Die Taktsperreinrichtungen SRZ 1 bis SRZx sind über die Signalleitungen SRZ 11 bis SRZx 1 mit den jeweiligen Teileinheiten ZS 1 bis ZSx des Zwischenspeichers verbunden. Eingangsseitig ist an die Taktsperreinrichtungen SRZ 1 bis SRZx jeweils die Signalleitung AS und jeweils eine der Taktsignalleitungen CL 1 bis CLx angeschlossen. Bei den Taktsperreinrichtungen SRZ 1 bis SRZx und SRH handelt es sich um logische UND-Verknüpfungsschaltungen.

Zur Schaffung eines Ausgangszustandes werden die Zwischenspeicherteileinheiten ZS 1 bis ZSx und der Hauptspeicher über nicht dargestellte Rücksetzsignalleitungen gelöscht. Gleichzeitig wird die Signalleitung AS logisch "1". Die Taktsignale CL 1 bis CLx werden an die Teileinheiten CS 1 bis CSx durchgeschaltet. Die Fehlerereignissignale auf den Signalleitungen FE 0 bis FEk+p+q werden übernommen. Durch verschiedene Taktsignale CL 1 bis CLx wird ein nicht unmittelbar gleichzeitiges Vorliegen der Fehlerereignissignale berücksichtigt. Mit der Übernahme der Fehlerereignissignale in die Teileinheiten des Zwischenspeichers wird ein Fehlersignal FA gebildet. Parallel dazu werden die Fehlerereignissignale vom Übernahmetakt CLUE gesteuert in den Hauptspeicher HS übernommen. Zum Auslesen der Fehlerereignissignale aus dem Hauptspeicher HS wird das Sperrsignal SS-N logisch "0" gesetzt, wodurch eine weitere Übernahme von Fehlerereignissignalen verhindert wird. Anschließend wird ein Schiebetakt CLS an den Hauptspeicher HS angelegt und die Fehlerereignissignale seriell über den Ausgang SA ausgegeben.

Fig. 5 zeigt ein Ausführungsbeispiel eines in Fig. 1 verwendeten Fehlerereignissignalspeichers FSn. Er weist eine UND-Verknüpfungsschaltung SRFn mit eingangsseitig angeschlossenen Signalleitungen FKn und CLF, und ein Flipflop FFn auf. Am Dateneingang des Flipflops ist die Signalleitung FA angeschlossen. Am nicht negierten Ausgang des Flipflops FFn ist die Signalleitung FAn und am negierten Ausgang ist die Signalleitung FAn-N angeschlossen.

Das Fehlersignal FA wird in Abhängigkeit des Taktsignals CLF unter der Voraussetzung, daß das Fehlerkategoriesignal FKn logisch "1" ist, übernommen und am Ausgang FAn ausgegeben. Das dazugehörige negierte Ausgangssignal wird am Ausgang FAn-N ausgegeben.

Der Arbeitsablauf der Fehlererfassungseinrichtung gemäß Fig. 1 ist wie folgt: Ausgehend von einem Grundzustand, der durch ein Rücksetzsignal erzeugt wird, werden durch die Taktsignale CLy gesteuert die die Fehlerereignisse übertragenden Signalleitungen FE abgefragt und die jeweils ermittelten Fehlerereignissignale zwischengespeichert. Unmittelbar nach der Zwischenspeicherung der Fehlerereignissignale wird durch eine ODER-Verknüpfungsschaltung ODR ein Fehlersignal FA gebildet. Daneben werden die Fehlerereignissignale in einen Hauptspeicher übernommen, um sie zur gegebenen Zeit für die Fehlerbehandlung auszulesen und zu analysieren. Das Fehlersignal FA wird gleichzeitig einer Anzahl von Fehlersignalspeichern FS 1 bis FSn entsprechend der Anzahl der Fehlerkategorien zugeführt, von denen jeweils einer in Abhängigkeit von jeweils einem die Fehlerkategorie angebenden Steuersignal das Fehlersignal übernimmt. Das gespeicherte Fehlersignal FA wird einem mit dem Ausgang des Fehlersignalspeichers verbundenen Eingang der Verriegelungseinrichtung VE zugeführt. Zeigt das Fehlersignal FA einen Fehler an, sperrt die Verriegelungseinrichtung VE die weitere Übernahme von Fehlerereignissignalen in den Zwischenspeicher.

Vor jeder Übernahme von Fehlersignalen in den Zwischenspeicher, zeigt eines der Fehlerkategoriesignale FK. . . die Fehlerkategorie an, zu der die Fehlerereignisse zu rechnen sind. Jedem Fehlerkategoriesignal kommt dabei eine hierarchische Rangordnung zu. Besteht bereits eine Unterbrechung der Taktsteuerung des Zwischenspeichers und weist das Fehlerkategoriesignal gegenüber der Rangordnung des zur Zeit der Taktunterbrechung vorliegenden Fehlerkategoriesignals eine höhere Rangordnung auf, wird die Unterbrechung aufgehoben.

Zum Auslesen der Fehlerereignissignale aus dem Hauptspeicher HS werden durch Setzen des Sperrsignals SS-N auf den logischen Signalpegel "0" weitere Fehlerereignissignalübernahmen von der übergeordneten Fehlerauswerteeinrichtung aus unterbunden. Der Auslesevorgang beginnt mit dem Anlegen eines Schiebetaktes CLS an den schiebebusfähigen Hauptspeicher HS.

Durch Setzen des Übernahmesignals UEB auf den logischen Signalpegel "1" ist die Unterbrechung der Übernahmen von Fehlerereignissignalen in den Zwischen- und Hauptspeicher durch ein Fehlersignal unabhängig von der Rangordnung der Fehlerkategorie unterbunden. Es werden dann immer Fehlerereignissignale übernommen.

Die Aufgabe des Hauptspeichers HS in der Fehlerereignisaufbewahrungseinrichtung FAE ist es, die nach einem Übernahmezeitpunkt der Fehlerereignissignale die zwischengespeicherten Fehlerereignissignale, abhängig vom Übernahmetakt CLUE, zu übernehmen. Eine Übernahme kann dabei jeweils erst erfolgen, wenn tatsächlich alle Zwischenspeicherteileinheiten ZS 1 bis ZSx ihre Übernahme der an ihnen anliegenden Fehlerereignissignale abgeschlossen haben. Andererseits darf die Übernahme durch den Hauptspeicher HS nicht so spät erfolgen, daß bereits eine erneute Übernahme von Fehlerereignissignalen durch die zeitlich nächstfolgende Zwischenspeicherteileinheit ausgeführt wird. Diesem zeitkritischen Sachverhalt kann zum Beispiel dadurch begegnet werden, daß jeweils unmittelbar nach der Übernahme von Fehlerereignissignalen in eine Zwischenspeicherteileinheit eine Zwischenübernahme der in dieser Zwischenspeicherteileinheit zwischengespeicherten Fehlerereignissignale in ein Vorregister des Hauptspeichers HS erfolgt.

Eine Weiterbildung der Schaltungsanordnung kombiniert die Schaltungsanordnung mit weiteren parallel arbeitenden Fehlerereigniserfassungseinrichtungen, wobei auch Fehlerereigniserfassungseinrichtungen mit einbezogen sind, die Fehlerereignisse nur einer Fehlerkategorie erfassen.

Claims (9)

1. Verfahren zur Erfassung von nach der Abarbeitungsdringlichkeit in wenigstens zwei Fehlerkategorien eingeteilten Fehlerereignissen in Datenverarbeitungsanlagen, bei dem die die Fehlerereignissignale übertragenden Signalleitungen taktgesteuert abgefragt und die jeweils vorliegenden Fehlerereignissignale gespeichert werden, und bei dem aus den jeweils gespeicherten Fehlerereignissignalen ein Fehlersignal gebildet wird, das eine Verriegelungseinrichtung steuert, die bei Anzeige eines Fehlers durch das Fehlersignal die taktgesteuerte Abfrage der die Fehlerereignisse übertragenden Signalleitungen unterbricht, dadurch gekennzeichnet, daß Fehlerereignissignale übertragende Signalleitungen (FE) unter Beiordnung jeweils eines Fehlerkategoriesignals (FKn) mit entsprechender Rangordnung taktgesteuert abgefragt und die vorliegenden Fehlerereignissignale (FE) zwischen- und anschließend hauptgespeichert werden, daß aus den zwischengespeicherten Fehlerereignissignalen (FE) ein Fehlersignal (FA) gebildet wird, das einer Vielzahl von Fehlersignalspeichern (FS 1 bis FSn) entsprechend der Anzahl der Fehlerkategorien zugeführt wird, von denen jeweils einer in Abhängigkeit des die Fehlerkategorie anzeigenden Fehlerkategoriesignals (zum Beispiel FK 2) das Fehlersignal (FA) übernimmt und an seinem Ausgang (zum Beispiel FA 2) ausgibt, und daß das ausgegebene Fehlersignal (zum Beispiel FA 2) neben dem die Fehlerkategorie anzeigenden und den Fehlersignalspeicher auswählenden Fehlerkategoriesignal (zum Beispiel FK 2) einer Verriegelungseinrichtung (VE) zugeführt wird, die in Abhängigkeit von dem übergebenen Fehlersignal (zum Beispiel FA 2) die taktgesteuerte Abfrage der die Fehlerereignisse übertragenden Signalleitungen (FE) im Fehlerfall unterbricht und gegebenenfalls vorher in Abhängigkeit von der Rangordnung des Fehlerkategoriesignals, und zwar bei gegenüber der Rangordnung des zur Zeit der Unterbrechung vorliegenden Fehlerkategoriesignals höherer Rangordnung (zum Beispiel FK 3 bis FKn), eine bereits erfolgte Unterbrechung aufhebt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Start der Fehlerbehandlung mittels eines auf die Verriegelungseinrichtung (VE) und auf den Hauptspeicher (HS) wirkenden Sperrsignals (SS-N) die taktgesteuerte Abfrage der die Fehlerereignissignale übertragenden Signalleitungen (FE) von einer die Fehlerbehandlung steuernden Einrichtung unterbrochen, und anschließend das Auslesen der im Hauptspeicher (HS) gespeicherten Fehlersignale bewirkt wird.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2 mit einer taktgesteuerten Speichereinrichtung für die Fehlerereignissignale mit einer der Speichereinrichtung nachgeschalteten Fehlersignalbildungseinrichtung, mit einer der Fehlersignalbildungseinrichtung nachgeschalteten taktgesteuerten Fehlersignalspeichereinrichtung und einer dieser wiederum nachgeschalteten, gleichzeitig der Speichereinrichtung für die Fehlerereignissignale vorgeschalteten Verriegelungseinrichtung, dadurch gekennzeichnet, daß die Speichereinrichtung zum Speichern der Fehlerereignissignale (FE) einen Zwischenspeicher (ZS) mit nachgeschaltetem Hauptspeicher (HS) aufweist, daß die Fehlersignalspeichereinrichtung eine Vielzahl von jeweils mittels eines der Fehlerkategoriesignale (FK 1 bis FKn) taktgesteuerten Fehlersignalspeichern (FS 1 bis FSn) entsprechend der Anzahl der Fehlerkategorien aufweist, die eingangsseitig über die Fehlersignalleitung (FA) mit dem Ausgang der Fehlersignalbildungseinrichtung und ausgangsseitig über die Fehlersignalausgangsleitungen (FA 1 bis FAn, bzw. FA 1-N bis FAn-N) jeweils mit einem Eingang der Verriegelungseinrichtung (VE) verbunden sind, und daß die Verriegelungseinrichtung (VE) neben den Eingängen für die Fehlersignalausgangsleitungen (FA 1 bis FAn, bzw. FA 1-N bis FAn-N), in deren Abhängigkeit sie die Taktsteuerung des Zwischenspeichers (ZS) unterbricht, Eingänge für die Fehlerkategoriesignale (FK 1 bis FKn) aufweist, in deren Abhängigkeit sie gegebenenfalls eine bereits erfolgte Unterbrechung wieder aufhebt.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Zwischenspeicher (ZS) mehrere Teileinheiten (ZS 1 bis ZSx) mit auf sie aufgeteilten Fehlerereignissignalen (zum Beispiel FE 0 bis FEk bzw. FEk+p bis FEk+p+q) aufweist, denen jeweils unterschiedliche Takte (CL 1 bis CLx) zugeordnet sind.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Verriegelungseinrichtung (VE) jeweils einen Eingang für ein Übernahmesignal (UEB) und ein gleichzeitig den Hauptspeicher (HS) steuerndes Sperrsignal (SS-N) aufweist.

6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Verriegelungseinrichtung (VE) eine Gatterebene mit parallel angeordneten UND-Verknüpfungsschaltungen (UD 21) bis UD 2 n) entsprechend der Anzahl der Fehlerkategorien der Fehlerereignisse aufweist, daß der zweiten bis vorletzten UND-Verknüpfungsschaltung (UD 22 bis UD 2 n-1) jeweils eine ODER- Verknüpfungsschaltung (OR 22 bis OR 2 n-1) vorgeschaltet ist, die jeweils über eine entsprechende Signalleitung (OS 22 bis OS 2 n-1) mit dem ersten Eingang der jeweils nachfolgenden UND-Verknüpfungsschaltung verbunden ist, daß am ersten Eingang der ersten UND-Verknüpfungsschaltung (UD 21) die die erste Fehlerkategorie anzeigende Signalleitung (FK 1) und am ersten Eingang der letzten UND-Verknüpfungsschaltung (UD 2 n) die ständig den logischen Signalpegel "1" führende Signalleitung "1" angeschlossen ist, daß die der zweiten UND- Verknüpfungsschaltung (UD 22) vorgeschaltete ODER-Verknüpfungsschaltung (OR 22) zwei Eingänge aufweist, an die die erste und zweite Fehlerkategorie anzeigende Fehlerkategoriesignalleitung (FK 1, FK 2) angeschlossen sind, daß die der dritten UND-Verknüpfungsschaltung (UD 23) vorgeschaltete ODER-Verknüpfungsschaltung (OR 23) drei Eingänge aufweist, an die die erste, zweite und dritte Fehlerkategorie anzeigende Fehlerkategoriesignalleitung (FK 1, FK 2, FK 3) angeschlossen sind und so weiter, bis zu der der vorletzten UND-Verknüpfungsschaltung (UD 2 n-1) vorgeschalteten ODER-Verknüpfungsschaltung (OR 2 n-1), die n-1 Eingänge aufweist, an die die erste, zweite, dritte, und so weiter, bis (n-1)-te Fehlerkategorie anzeigende Fehlerkategoriesignalleitung (FK 1, FK 2, FK 3, und so weiter, bis FKn-1) angeschlossen sind, daß an den zweiten Eingängen der UND-Verknüpfungsschaltungen (UD 21 bis UD 2 n) jeweils eine entsprechend zugeordnete Fehlersignalleitung (FA 1 bis FAn) angeschlossen ist, und daß die Ausgänge der UND-Verknüpfungsschaltungen (UD 21 bis UD 2 n) jeweils über eine Ausgangssignalleitung (US 21 bis US 2 n) mit einem Eingang einer nachgeschalteten ODER-Verknüpfungsschaltung (NR) mit das Ausgangssignal negierendem Ausgang verbunden sind, an dessen Ausgang eine Ausgangssignalleitung (NR-N) angeschlossen ist.

7. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß innerhalb der Verriegelungseinrichtung (VE) jeweils eine einen negierten und nicht negierten Eingang aufweisende UND-Verknüpfungsschaltung und eine zwei Eingänge aufweisende ODER-Verknüpfungsschaltung durch Verbinden des Ausgangs der UND-Verknüpfungsschaltung mit einem Eingang der ODER-Verknüpfungsschaltung eine UND/ODER- Verknüpfungsschaltungskombination bilden, daß mehrere UND/ODER- Verknüpfungsschaltungskombinationen entsprechend der Anzahl der Fehlerkategorien der Fehlerereignisse durch Verbinden jeweils des Ausgangs der ODER-Verknüpfungsschaltung einer vorausgehenden mit dem nicht negierten Eingang der UND-Verknüpfungsschaltung einer nachfolgenden UND/ODER-Verknüpfungsschaltungskombination hintereinander geschaltet sind, daß die letzte UND/ODER- Verknüpfungsschaltungskombination nur eine UND-Verknüpfungsschaltung aufweist, an deren Ausgang eine Ausgangssignalleitung (AS 3 n) angeschlossen ist, daß die so gebildete Schaltungsanordnung eine erste bis n-te UND-Verknüpfungsschaltung (UD 31 bis UD 3 n) und eine erste bis (n-1)-te ODER-Verknüpfungsschaltung (OR 31 bis OR 3 n-1) aufweist, daß an dem jeweils freien Eingang der ersten bis (n-1)-ten ODER-Verknüpfungsschaltung (OR 31 bis OR 3 n-1) die zweite bis n-te fehlerkategorieanzeigende Fehlerkategoriesignalleitung (FK 2 bis FKn) angeschlossen ist, daß an dem nicht negierten Eingang der ersten UND-Verknüpfungsschaltung (UD 31) die die erste Fehlerkategorie anzeigende Fehlerkategoriesignalleitung (FK 1) angeschlossen ist, und daß an dem jeweils negierten Eingang der ersten bis n-ten UND-Verknüpfungsschaltung (UD 31 bis UD 3 n) jeweils eine entsprechend zugeordnete Fehlersignalleitung (FA 1 bis FAn) angeschlossen ist.

8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der nachgeschalteten ODER-Verknüpfungsschaltung (NR) bzw. der n-ten UND-Verknüpfunsschaltung (UD 3 n) eine ODER- und UND-Verknüpfunsschaltung (OR, UD) nachgeschaltet ist, daß an den ersten Eingang der ODER-Verknüpfungsschaltung (OR) die von der vorausgehenden Schaltungsanordnung kommende Ausgangssignalleitung (NR-N, bzw. AS 3 n) angeschlossen ist, daß an den zweiten Eingang der ODER-Verknüpfungsschaltung (OR) eine ein Übernahmesignal übertragende Eingangssignalleitung (UEB) angeschlossen ist, daß der Ausgang der ODER-Verknüpfungsschaltung (OR) mit dem ersten Eingang der UND-Verknüpfungsschaltung (UD) verbunden ist, daß an den zweiten Eingang der UND-Verknüpfungsschaltung (UD) eine ein Sperrsignal übertragende Signalleitung (SS-N) angeschlossen ist, und daß an den Ausgang der UND-Verknüpfungsschaltung (UD) eine das Ausgangssignal übertragende Ausgangssignalleitung (AS) angeschlossen ist.

9. Schaltungsanordnung nach einem der Ansprüche 3 bis 8 dadurch gekennzeichnet, daß der Schaltungsanordnung parallel arbeitende Fehlerereigniserfassungseinrichtungen zur zusätzlichen Erfassung von weiteren Fehlerereignissen, die entweder nur einer Fehlerkategorie oder n Fehlerkategorien angehören, beigeordnet sind.