DE3728495A1 - Asynchrone mikro-maschinen/schnittstelle - Google Patents
Asynchrone mikro-maschinen/schnittstelleInfo
- Publication number
- DE3728495A1 DE3728495A1 DE19873728495 DE3728495A DE3728495A1 DE 3728495 A1 DE3728495 A1 DE 3728495A1 DE 19873728495 DE19873728495 DE 19873728495 DE 3728495 A DE3728495 A DE 3728495A DE 3728495 A1 DE3728495 A1 DE 3728495A1
- Authority
- DE
- Germany
- Prior art keywords
- instruction
- command
- register
- incoming
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Micromachines (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
- Executing Machine-Instructions (AREA)
Description
Die Erfindung bezieht sich auf mikrocodierte Maschinen ("Mi
kro-Maschinen") und insbesondere auf Mikro-Maschinen, welche
in bezug auf das System, mit dem sie über eine Schnittstelle
(Interface) gekoppelt sind, asynchron laufen.
Bei bekannten Computersystemen mit Mikro-Maschinen, die asyn
chron zu dem über eine Schnittstelle angekoppelten System
getaktet werden (d.h. wobei der Takt der Mikro-Maschine pha
senverschoben oder mit verschiedener Periode gegenüber dem
Takt desjenigen Systems ist, an das die Mikro-Maschine ange
schlossen ist), bildet die Latenz (die Zeitverzögerung zwi
schen dem Zeitpunkt des Anlegens eines einlaufenden Befehls an
die Mikro-Maschine und dem Zeitpunkt der Beendigung des Be
fehls) ein kritisches und unangenehmes Problem. Für die Zwecke
der vorliegenden Beschreibung ist der Ausdruck "Mikro-Maschi
ne" oder asynchrone Mikro-Maschine als Computersystem mit
einem Befehls- oder Instruktionsregister definiert, welches
typischerweise bei jedem Taktzyklus mit Befehlen aktualisiert
wird, welche aus einem Mikrospeicher gelesen und zum Ausführen
eines eingehenden Befehls verwendet werden. Diese Befehle
bestehen typischerweise aus Steuersignalen sowie aus Daten.
Um das Problem der Latenz von Mikro-Maschinen zu überwinden,
welche gegenüber der sie mit Befehlen versorgenden CPU asyn
chron laufen, finden bei bekannten Systemen verschiedene Syn
chronisations-Schnittstellenschaltungen zwischen der Haupt-CPU
und der asynchronen Mikro-Maschine Verwendung. Derartige be
kannte Synchronisationsinterfaces halten generell den von der
CPU gegebenen einlaufenden Befehl, synchronisieren den Befehl
an den Takt der Mikro-Maschine und setzen bei Beendigung des
Synchronisationsprozesses ein Kennzeichenbit (flag bit), wel
ches die Mikro-Maschine über das Anstehen eines Befehls infor
miert. Die Mikro-Maschine überträgt danach die Steuerung (än
dert Adressen) an die Routine, welche dem einlaufenden, jetzt
synchronisierten Befehl entspricht. Die beiden primären Bei
spiele für solche bekannten Synchronisationsschnittstellen
sind "FIFO" und gemeinsam genutzte Speichersysteme.
Bei allen diesen bekannten Synchronisationssystemen sind die
Synchronisation des einlaufenden Befehls und der Transfer der
Steuerung durch die Mikro-Maschine auf die Routine des Befehls
im wesentlichen konsekutiv, so daß die Dauern der Synchronisa
tion des einlaufenden Befehls und der Transfersteuerung zu der
zum Befehl korrespondierenden Routine kumulativ sind. Außerdem
wird für diesen Befehl solange keine Operation ausgeführt, bis
der Steuerungstransfer durch die Mikro-Maschine stattgefunden
hat. Daher ist die Latenz nur verringert, aber nicht mini
miert. Die Latenz von Systemen, bei denen asynchrone mikro-co
dierte Maschinen Verwendung finden, blieb daher bisher ein
kritisches und ungelöstes Problem.
Die Minimierung der Latenz bei Systemen, die asynchrone mi
kro-codierte Maschinen verwenden, ist Aufgabe der vorliegenden
Erfindung.
Zur Lösung dieser Aufgabe sind bei einer asynchronen Mikro-Ma
schinen/Schnittstelle, die von einer zentralen Recheneinheit
(CPU) abhängig ist, wobei die CPU und die Mikro-Maschinen/-
Schnittstelle asynchron zueinander getaktet werden, Datenweg
elemente zur Aufnahme eines einlaufenden Befehls und zur
Durchführung von durch den einlaufenden Befehl verlangten
Maßnahmen sowie Befehlsausführungsmittel zum Ausführen des
Befehls und eine Einrichtung zum Synchronisieren des einlau
fenden Befehls an den Takt der Mikro-Maschinen/Schnittstelle
sowie zum Durchführen von Maßnahmen innerhalb der Datenwegele
mente vor der Ausführung des einlaufenden Befehls und während
der Übertragung der Steuerung durch die Mikro-Maschinen/-
Schnittstelle an die dem einlaufenden Befehl zugeordnete Rou
tine vorgesehen.
Bei einem zweiten Ausführungsbeispiel der erfindungsgemäßen
Mikro-Maschinen/Schnittstelle wird der einlaufende Befehl von
der CPU in zwei Zugriffen übertragen, wobei die Synchronisati
onseinrichtung den ersten Zugriff des einlaufenden Befehls und
den zweiten Zugriff des einlaufenden Befehls derart synchroni
siert, daß die Befehlsausführungsmittel den ersten Zugriff des
einlaufenden Befehls ausführen, während der zweite Zugriff
synchronisiert wird, so daß wenigstens einen Taktzyklus nach
der Beendigung der Ausführung des ersten Zugriffs des einlau
fenden Befehls mit der Ausführung des zweiten Zugriffs durch
die Befehlsausführungsmittel begonnen wird.
Bei einem dritten Ausführungsbeispiel der erfindungsgemäßen
Mikro-Maschinen/Schnittstelle sind Signalspeicher- bzw. Ver
riegelungsmittel zum Festhalten eines als nächster einlaufen
den Befehls zusätzlich vorgesehen, wobei das Festhalten des
nächsten Befehls stattfindet, während die Mikro-Maschinen/-
Schnittstelle den gerade einlaufenden Befehl ausführt. Diese
Einrichtung enthält mehrere Signalspeicher bzw. Verriegelungs
schaltungen, die zwischen der CPU und der Mikro-Maschinen/-
Schnittstelle angeordnet, mit der Synchronisationseinrichtung
gekoppelt und von letzterer derart gesteuert sind, daß dann,
wenn die Mikro-Maschinen/Schnittstelle gerade den zuvor einge
laufenen Befehl ausführt und die CPU den nächsten Befehl sen
det, die Synchronisationseinrichtung die Aktivierungssignale
der Signalspeicher bzw. Verriegelungsschaltungen aufhebt,
wodurch die Verriegelungsschaltung für den nächsten Befehl
geschlossen wird und den nächsten Befehl auffängt.
Im folgenden wird die Erfindung anhand von in der Zeichnung
schematisch dargestellten Ausführungsbeispielen näher erläu
tert. In der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild eines ersten Ausführungsbei
spiels der erfindungsgemäßen Mikro-Maschinen/-
Schnittstelle;
Fig. 2 ein Zeitdiagramm, das gewisse Signale darstellt,
welche gesendet oder angelegt werden während
einer typischen Operation der Mikro-Maschinen/-
Schnittstelle gemäß Fig. 1;
Fig. 3 ein auseinandergezogenes Blockdiagramm der Syn
chronisation/Synchronisation-Hilfskomponente aus
Fig. 1;
Fig. 4 ein erweitertes Blockdiagramm einer Synchronisa
tion/Synchronisation-Hilfskomponente bei einem
zweiten Ausführungsbeispiel der erfindungsge
mäßen Mikro-Maschinen/Schnittstelle;
Fig. 5 ein Blockdiagramm eines dritten Ausführungsbei
spiels der erfindungsgemäßen Mikro-Maschinen/-
Schnittstelle; und
Fig. 6 ein erweitertes Blockdiagramm der Synchronisa
tion/Synchronisation-Hilfskomponente der Mikro-
Maschinen/Schnittstelle gemäß Fig. 5.
In der folgenden Beschreibung werden zum Zwecke der Erläute
rung Bits, Logikblöcke, Zeitbeziehungen usw. angegeben, um die
vorliegende Erfindung besser verständlich zu machen. Für den
Fachmann ist jedoch klar, daß die Erfindung auch ohne diese
speziellen Einzelheiten realisiert werden kann. In anderen
Fällen sind bekannte Schaltungen und Einrichtungen nur in
Blockform dargestellt, um die Erfindung nicht mit überflüssi
gen Einzelheiten zu belasten.
In Fig. 1 ist ein allgemeines Blockschaltbild eines ersten
Ausführungsbeispiels der neuen Mikro-Maschinen/Schnittstelle
gezeigt, die mit dem Bezugszeichen 9 versehen ist.
In Fig. 2 ist ein Zeitdiagramm mit gewissen Signalen veran
schaulicht, welche während der Operation der Mikro-Maschinen/-
Schnittstelle gemäß Fig. 1 gesendet, übertragen oder angelegt
werden. Die Operationsweise der Mikro-Maschinen/Schnittstelle
gemäß Fig. 1 wird in Verbindung mit Fig. 2 beschrieben, wobei
Fig. 2 jedoch nur ein Zeitdiagramm der Ausführung eines spezi
ellen Befehls unter der Bedingung darstellt, daß die Mikro-
Maschinen/Schnittstelle 9 bei Einlaufen eines Befehls nicht
gerade einen vorhergehenden Befehl ausführt. Die Operations
weise der Mikro-Maschinen/Schnittstelle 9 wird weiter unten
für eine Situation beschrieben, bei der ein vorhergehender
Befehl gerade ausgeführt wird, wenn ein neuer Befehl ein
läuft.
In der zur Darstellung der Operationsweise des ersten Ausfüh
rungsbeispiels der Mikro-Maschinen/Schnittstelle 9 gemäß Fig.
1 verwendeten Instruktion wird der einlaufende Befehl von der
CPU 10 zu irgendeinem Zeipunkt während des Taktzyklus A-B in
Fig. 2 bestätigt. Der als Beispiel verwendete besondere einlaufende
Befehl verlangt die Addition des im einlaufenden
Befehl enthaltenden Operanden und des Inhalts von Register 1
der Registerdateien 40 A von Datenwegelementen 40. Der einlau
fende Befehl enthält bei dem hier beschriebenen Beispiel einen
Operanden, einen Operationscode (op code) und eine Benutzer-
Registeradresse. Es ist jedoch einzusehen, daß die Mikro-Ma
schinen/Schnittstelle 9 in der Lage ist, viele andere Arten
von Befehlen (z.B. Vektoraddition, Subtraktion usw.) auszufüh
ren und nicht auf die Ausführung nur des hier als Beispiel
beschriebenen Additionsbefehls beschränkt ist.
Ein Befehlsregister 55 gibt einen "Ruhezustand" bei Beendigung
jedes Befehls ein. Für die Zwecke der vorliegenden Beschrei
bung wird "Ruhezustand" als Zeitperiode definiert, während der
das Befehlsregister 55 nicht die Routine eines einlaufenden
Befehls ausführt (d.h. die Zeitspanne, während der das Be
fehlsregister 55 eingefroren ist und nicht durch die Befehle
der einer einlaufenden Anweisung zugeordneten Routine taktet).
Da bei dem Beispiel der hier zuerst beschriebenen Operations
weise eine vorausgegangene Anweisung bzw. ein vorausgegangener
Befehl vor dem Takt A in Fig. 2 abgeschlossen wurde, befindet
sich das Befehlsregister 55 im Ruhezustand, wenn die einlau
fende Anweisung oder der einlaufende Befehl ankommt (der Ruhe
zustand des Befehlsregisters 55 wird weiter unten genauer
beschrieben).
Da der Takt der Mikro-Maschinen/Schnittstelle 9 und der Takt
der CPU 10 asynchron zueinander sind, ist die Phasenbeziehung
zwischen dem Takt der CPU 10 und demjenigen der Mikro-Maschi
nen/Schnittstelle 9 nicht bekannt. Daher ist die einlaufende
Anweisung nicht mit dem Takt der Mikro-Maschinen/Schnittstelle
9 synchronisiert bis einen oder zwei Taktzyklen nach Ankunft
eines Befehlssteuersignals (gezeigt in Fig. 2), welches den
Einlauf eines ankommenden Befehls anzeigt. Einen Taktzyklus
nach Synchronisation des einlaufenden Befehls verläßt das
Befehlsregister 55 seinen Ruhezustand und beginnt den einlau
fenden Befehl auszuführen (d.h. beginnt das Takten durch die
Befehle der Routine der einlaufenden Anweisung). Da bei dem
Beispiel der hier beschriebenen Operationsweise die einlaufen
de Anweisung während des Taktzyklus A-B ankommt, ist das Be
fehlsregister 55 bis zum Taktimpuls D in Fig. 2 in seinem
Ruhezustand.
Wie gesagt, müssen bei bekannten asynchronen Mikro-Maschinen
die Synchronisation der einlaufenden Anweisung sowie die Über
tragung der Steuerung zu der Routine der einlaufenden Anwei
sung stattfinden, bevor irgendwelche Maßnahmen für die Anwei
sung ergriffen werden. In direktem Gegensatz dazu leitet die
erfindungsgemäße Mikro-Maschinen/Schnittstelle 9 Maßnahmen für
die einlaufende Anweisung ein, bevor die Ausführung der Anwei
sung beginnt (d.h. bevor das Befehlsregister 55 durch die
Befehle der Routine der einlaufenden Anweisung zu takten be
ginnt) und während der Übertragung der Steuerung zur Routine
der einlaufenden Anweisung.
Dies wurde möglich durch die neue Implementierung der Tatsa
che, daß viele Maßnahmen bzw. Aktionen der großen Mehrheit von
Anweisungen und Befehlen gemeinsam sind (d.h. das Kanalisieren
eines Operanden zu einer Recheneinheit, das Kanalisieren einer
Registerdateiadresse zu einer Registerdatei usw.).
Wie weiter unten genauer erläutert werden wird, geschieht dies
teilweise durch verschiedene Steuersignale, welche bei Beendi
gung jeder Anweisung in das Befehlsregister 55 geladen werden
und gemeinsam einen einzigen Befehl enthalten, der im folgen
den als "Ruhezustandsbefehl" bezeichnet wird. Wie ebenfalls
weiter unten genauer erläutert werden wird, werden die Aktio
nen, welche vor Ausführung der einlaufenden Anweisung und
während des Steuertransfers der Routine der einlaufenden An
weisung stattfinden, ebenfalls durch eine Synchronisation/Syn
chronisation-Hilfsschaltung 60 erreicht, die bestimmt, wann
diese Aktionen stattfinden. Die oben erwähnten Steuersignale,
aus denen der Ruhezustandsbefehl besteht, werden an einem
Speicherplatz eines Mikrospeichers 50 gespeichert, der der
Operation der Mikro-Maschinen/Schnittstelle zugeordnet ist,
wenn sich das Befehlsregister 55 im Ruhezustand befindet. Bei
Beendigung einer Anweisung übertragen alle Routinen Steuerung
auf diesen Speicherplatz und den dort gespeicherten Ruhezu
standsbefehl. Da das Befehlsregister 55 die Steuersignale des
Ruhezustandsbefehls bestätigt, während es sich im Ruhezustand
befindet, bewirkt es die Ausführung von Aktionen gemeinsam für
die meisten einlaufenden Anweisungen vor der Ausführung der
von der Routine der einlaufenden Anweisung spezifizierten
Befehle und während des Steuerungstransfers (transfer of con
trol) an die Routine, wodurch die Latenzzeit wesentlich ver
ringert wird. Diese Steuersignale werden in fünf Hauptgruppen
unterteilt und weiter unten unter Bezugnahme auf die Fig. 1
und 3 erörtert. Es ist wichtig, zu beachten, daß einige der
Steuersignale des Ruhezustandsbefehls auch durch das Befehls
register 55 bestätigt werden, wenn es sich nicht in seinem
Ruhezustand befindet (d.h. wenn es eine einlaufende Anweisung
ausführt), wobei der wesentliche Unterschied darin besteht,
daß die Signale, welche in das Befehlsregister 55 geladen
werden, nachdem das Befehlsregister 55 den Ruhezustand ver
läßt, ein Teil der der einlaufenden Anweisung zugeordneten
Routine ist, während dies bei den vom im Ruhezustand befindli
chen Befehlsregister bestätigten Steuersignalen nicht der Fall
ist.
Eine erste Gruppe der Steuersignale, welche das Befehlsregi
ster 55 im Ruhezustand anlegt bzw. bestätigt, wird hier als
"Ruhesignale" bezeichnet und von dem Befehlsregister 55 zu
einer Synchronisation/Synchronisation-Hilfsschaltung 60 über
tragen. Diese Ruhesignale informieren die Synchronisation/Syn
chronisation-Hilfsschaltung 60 von dem Ruhezustand des Be
fehlsregisters und werden auch durch die Schaltung 60 zu An
weisungs- und Parameter-Verriegelungsschaltungen 20 und 30
(Fig. 1) geleitet. Bei Anliegen an diesen Verriegelungsschal
tungen (latches) öffnen die Anweisungs- und Parameter-Verrie
gelungsschaltungen 20 und 30, so daß sie sich in ihrem offenen
Zustand (d.h. Durchflußzustand) befinden, wenn das Befehlsre
gister 55 in dem Ruhezustand ist (im vorliegenden Beispiel bis
zum Takt D in Fig. 2). Wenn das Befehlsregister seinen Ruhezu
stand verläßt (in der beispielsweisen Operationsweise beim
Takt D), werden die Ruhesignale entfernt. Wenn das Befehlsre
gister 55 die Ruhesignale unterbricht, schließen die Verriege
lungsschaltungen 20 und 30, so daß die zuvor durchgeflossene
Information erhalten bleibt und die Informationsübertragung
solange von den entsprechenden Ausgängen fortgesetzt wird, bis
die Verriegelungsschaltungen 20 und 30 durch Neuanlegung der
Ruhesignale bei Beendigung der Ausführung der einleitenden
Anweisung erneut geöffnet werden.
Eine zweite Gruppe der fünf Steuersignalgruppen, welche das
Befehlsregister 55 im Ruhezustand überträgt, sind Signale,
welche einlaufende Anweisungsinformation, die zu Datenwegele
menten 40 übertragen werden, multiplexen; sie werden hier als
"Datenweg-Multiplexsteuersignale" bezeichnet. Ein vorgegebener
Satz dieser Signale wird angelegt, wenn das Befehlsregister 55
im Ruhezustand ist.
Da bei der als Beispiel beschriebenen Operationsweise Anwei
sungsverriegelungsschaltungen 20 bei Ankunft der einlaufenden
Anweisung in ihrem offenen (für den Datendurchfluß geeigneten)
Zustand sind (d.h. zu irgendeiner Zeit zwischen den Taktzyklen
A und B in Fig. 2 und hiernach "Ankunft"), fließt der Operand
der einlaufenden Anweisung durch die Anweisungsverriegelungs
schaltung 20 zu Datenwegelementen 40, und die von dem im Ruhe
zustand befindlichen Befehlsregister 55 ausgegebenen Datenweg-
Multiplexsignale kanalisieren den Operanden der einlaufenden
Anweisung zu arithmetischen Einheiten 40 B der Datenwegelemente
40, und zwar ebenfalls bei Ankunft und vor dem Takt D.
Ebenfalls bei Ankunft wird die einlaufende Anweisung an den
Eingang einer Befehlsübersetzung 15 angelegt. Die Befehlsüber
setzung 15 enthält in dem beschriebenen bevorzugten Ausfüh
rungsbeispiel einen Abbildungs-RAM 15 A (mapping RAM) und einen
Befehlsdecodierer 15 B.
Der Befehlsdecodierer 15 B der Befehlsübersetzungseinrichtung
15 erhält die Benutzer-Registeradresse, die in der einlaufen
den Anweisung angegeben ist, und übersetzt diese Adresse in
die Registerdateiadresse der Registerdateien 40 A (in dem be
schriebenen Beispiel das Befehlsregister 1). Die Registerda
teiadresse wird über einen Parameterregisterbeipass 26 zu
Datenwegelementen 40 und von dem Befehlsdecodierer 15 B der
Befehlsübersetzungseinrichtung 15 zu Parameterregistern 35
übertragen, und zwar in dem beschriebenen Beispiel zu irgend
einem Zeitpunkt nach Einlauf der Anweisung und vor dem Takt D.
Die über den Parameterregisterbeipass 26 übertragene Register
dateiadresse wird von entsprechenden Datenmultiplex-Steuersi
gnalen kanalisiert, welche vom Befehlsregister 55 zu Datenweg
elementen 40 übertragen werden, wenn das Befehlsregister 55 im
Ruhezustand ist, und zwar zu Adreßeingängen der Registerdatei
en 40 A der Datenwegelemente 40, zu einer Zeit zwischen Ankunft
und Takt D. Die zu den Adreßeingängen der Registerdateien 40 A
geleitete Registerdateienadresse beginnt das Lesen des adres
sierten Registers und löst dadurch die Ausgabe des Inhalts
dieses Registers aus (in unserem Beispiel Register 1 der Regi
sterdateien 40 a).
Bezüglich der Parameterregister 35 wird das Laden der Parame
terregister 35 durch Ladeaktivierungssignale gesteuert, die
von der Synchronisation/Synchronisation-Hilfsschaltung 60 an
Parameterregister 35 angelegt werden, und diese Signale werden
solange nicht angelegt, bis das Befehlsregister 55 seinen
Ruhezustand verläßt. Demgemäß wird die oben erwähnte Register
dateiadresse bei der hier beschriebenen Beispielsanweisung
solange nicht in die Parameterregister 35 eingetaktet und ist
als solche am Ausgang der Parameterregister 35 nicht gültig,
bis der Takt D beendet ist.
Da bei dem hier beschriebenen Beispiel das Befehlsregister 55
die Ruhesignale beim Takt D unterbricht und dadurch ebenfalls
am Takt D die Verriegelungsschaltungen 20 und 30 geschlossen
werden, wird der vor dem Takt D durch die Befehlsverriege
lungsschaltungen 20 fließende Operand von den Befehlsverriege
lungsschaltungen 20 festgehalten und bleibt am Ausgang der
Verriegelungsschaltung gültig, bis die zuvor erwähnten Ruhesi
gnale bei Beendigung der Routine der einlaufenden Anweisung
erneut angelegt werden. Es ist einzusehen, daß der von den
Befehlsverriegelungsschaltungen 20 zum Takt D erfaßte bzw.
gespeicherte Operand, der am Ausgang der Befehlsverriegelungs
schaltungen 20 gültig ist, über die Routine wiederum verwendet
werden kann, wenn ein Fehler auftritt.
Das Adressenfeld der einlaufenden Anweisung (die in dem spezi
ellen Beispiel verwendete einlaufende Anweisung besteht aus
dem Befehlsoperationscode und der Benutzerregisteradresse)
wird zu den Adreßeingängen des Abbildungs-RAM 15 A geleitet und
bewirkt die Ausgabe von Anweisungssteuerbits durch den Abbil
dungs-RAM 15 A, welche den Operationstypen (d.h. Addition,
Multiplikation usw.) und den Operandentypen (Einfachpräzision,
Doppelpräzision usw.) in Verbindung mit der einlaufenden An
weisung bezeichnen. Diese Befehlssteuerbits werden von dem
Abbildungs-RAM 15 A zu einer Zeit nach Einlaufen und vor dem
Takt D ausgegeben und über Parameter-Verriegelungsschaltungen
30 zu Datenweg-Elementen 40 übertragen.
Die Befehlssteuerbits, die den in der einlaufenden Anweisung
enthaltenen Operandentypen bezeichnen, werden zu den arithme
tischen Einheiten 40 B durch entsprechende Datenmultiplexsteu
ersignale geleitet. Letztere werden vom Befehlsregister 55 zu
Datenwegelementen 40 übertragen, während sich das Befehlsregi
ster 55 im Ruhezustand befindet. Wie weiter unten erläutert
werden wird, werden die den von der einlaufenden Anweisung
verlangten Operationstypen bezeichnenden Befehlssteuerbits
innerhalb der Datenwegelemente 40 solange nicht benutzt, bis
das Befehlsregister seinen Ruhezustand verläßt.
In der hier beschriebenen Beispielsoperation werden Parameter-
Verriegelungsschaltungen 30 beim Takt D geschlossen, so daß
die zuvor erwähnten Steuerbits, welche den von der einlaufen
den Anweisung verlangten Operationstypen bezeichnen, dadurch
von den Parameter-Verriegelungsschaltungen 30 festgehalten und
dementsprechend kontinuierlich am Ausgang angelegt werden, bis
das Befehlsregister 55 wiederum Ruhesignale anlegt.
Die den von der einlaufenden Anweisung verlangten Operations
typen bezeichnenden Steuerbits werden nach dem Takt D von den
vom Befehlsregister 55 ausgegebenen Befehlen geleitet, welche
ein Teil der Routine der einlaufenden Anweisung an die arith
metischen Einheiten 40 B sind, wodurch die arithmetische Ein
heit 40 B davon unterrichtet wird, welche Operationsart sie
abzuwickeln hat. Es ist wichtig, zu beachten, daß viele Anwei
sungen bzw. Befehle (beispielsweise Addition, Subtraktion)
voneinander nur im Wert der Steuerbits differieren, welche
jeder den verlangten Operationstypen bezeichnenden Instruktion
zugeordnet sind.
Bei bekannten Systemen werden diese Steuerbits in einem Mikro
speicher mit einem unterschiedlichen Satz von Befehlen für
jede Routine gespeichert. Bei der Erfindung können dieselben
Routinen für viele verschiedene Anweisungen bzw. Befehle ver
wendet werden, wodurch der Mikrospeicherraum für die Speiche
rung von Befehlen minimiert wird, da diese Steuersignale aus
der einlaufenden Anweisung durch den Befehlsdecodierer 15 B
abgeleitet und nicht im Mikrospeicher 50 gespeichert werden.
Aus der obigen Erörterung wird klar, daß der Aspekt der vor
liegenden Erfindung, wonach den von der einlaufenden Anweisung
verlangten Operationstyp und den darin enthaltenen Operations
typ bezeichnende Steuerbits verwendet werden, ebenfalls wirk
sam bei Mikromaschinen verwendet werden kann, die mit der
Haupt-CPU synchron arbeiten (d.h. wobei die Taktsignale der
Mikromaschine und der CPU phasenstarr zueinander sind), da der
oben beschriebene resultierende Effekt (d.h. Minimierung der
Größe des Mikrospeicherraums zum speichern der Befehle) sowohl
in synchronen als auch in asynchronen Mikromaschinen erreicht
werden kann, wenn dieser Erfindungsaspekt verwendet wird.
Das Adreßfeld der einlaufenden Anweisung, das, wie oben er
wähnt, zu den Adreßleitungen des Abbildungs-RAM 15 A geleitet
wird, gibt auch einen Speicherplatz innerhalb des Abbildungs-
RAM 15 A an, der die Routine-Startadresse enthält, welche der
einlaufenden Anweisung zugeordnet ist.
Zu irgendeiner Zeit zwischen Ankunft und Takt D der Fig. 2
überträgt der Abbildungs-RAM (mapping RAM) 15 A die Befehlsrou
tine-Startadresse zum Eingang 41 der nächsten Adreß-Erzeu
gungseinrichtung 45. Da bei dem hier beschriebenen Operations
beispiel das Befehlsregister 55 bis zum Takt D in seinem Ruhe
zustand ist, werden vorgegebene Werte einer dritten Gruppe der
oben angegebenen fünf Gruppen von Steuersignalen, die hier als
"nächste Adreßsteuersignale" bezeichnet werden, an den Eingang
43 der Nächste-Adreß-Erzeugungseinrichtung 55 zu einer Zeit
vor dem Takt D angelegt. Diese Nächste-Adreß-Steuersignale
weisen die Erzeugungseinrichtung 45 für die nächste Adresse
an, die Befehlsroutine-Startadresse, die zum Eingang 41 der
Nächste-Adreß-Erzeugungseinrichtung 45 übertragen wurde, durch
die Nächste-Adreß-Erzeugungseinrichtung 45 zu den Adreßeingän
gen des Mikrospeichers 50 zu übertragen. Nach dem Takt D wer
den nächste Adressen-Steuersignale, die von der Routine der
einlaufenden Anweisung spezifiziert werden, an den Eingang 43
der Nächste-Adreß-Erzeugungseinrichtung 45 angelegt und weisen
die Erzeugungseinrichtung 45 an, die Routinen-Startadresse der
einlaufenden Anweisung zu ignorieren, und unterrichten außer
dem die Nächste-Adreß-Erzeugungseinrichtung 45, wie die der
Routine der einlaufenden Anweisung zugeordneten restlichen
Mikrospeicheradressen (d.h. sequentielle Addressierung,
Sprung, Ruf, Rückkehr usw.) zu erzeugen sind. Die Nächste-
Adreß-Steuersignale die vom Steuerregister 55 angelegt werden
und von der Routine der einlaufenden Anweisung spezifiziert
sind, bestimmen die entsprechenden Speicherplätze innerhalb
des Mikrospeichers 50, wo die restlichen Befehle der Routine
der einlaufenden Anweisung gespeichert sind.
Die Befehlsroutine-Startadresse der einlaufenden Anweisung
wird an die Adreßeingänge des Mikrospeichers 50 eine gewisse
Zeit nach der Ankunft und vor dem Takt D angelegt und spezifi
ziert einen Speicherplatz innerhalb des Mikrospeichers 50, der
den ersten Befehl der Routine der einlaufenden Anweisung ent
hält. Der Mikrospeicher 50 legt seinerseits den ersten Befehl
an den Eingang 51 des Befehlsregisters 55 an. Wie zuvor ge
sagt, befindet sich in dem speziellen hier beschriebenen Bei
spiel das Befehlsregister 55 in seinem Ruhezustand und wird
bis zum Takt D eingefroren. Demgemäß wird der erste Befehl der
einlaufenden Anweisung, der in dem beschriebenen Beispiel am
Eingang des Befehlsregisters eine gewisse Zeit zwischen Ein
lauf und Takt D ansteht, nicht durch das Befehlsregister 55
getaktet, bis das Befehlsregister 55 seinen Ruhezustand beim
Takt D ausgibt. Das Takten des Befehlsregisters 55 wird weiter
unten unter Bezugnahme auf Fig. 3 beschrieben werden.
Im folgenden wird die Betriebsweise der Synchronisation/Syn
chronisation-Hilfsschaltung 60 der Fig. 1 unter Bezugnahme auf
Fig. 3 zusätzlich zu Fig. 1 und 2 genauer beschrieben. In
Fig. 3 ist ein genaueres Blockdiagramm der Komponenten der
Synchronisation/Synchronisation-Hilfsschaltung 60 gezeigt.
Befehlssteuersignale werden von der CPU 10 zu einer Befehlsde
codierschaltung 62 der Synchronisation/Synchronisation-Hilfs
schaltung 60 zwischen Taktzyklen A-B der Fig. 2 bei der hier
beschriebenen Operationsweise übertragen. Diese Befehlssteuer
signale zeigen die Ankunft der einlaufenden Anweisung an, was
zuvor anhand der Fig. 1 beschrieben worden ist.
Die Befehlsdecodierschaltung 62 bestimmt, ob ein gültiger
Zugriff von der CPU 10 verlangt wird, und legt, wenn dies der
Fall ist, ein Eingangssignal an das Flipflop 64 an. Flipflop
64 wird von dem Takt der Mikromaschinen/Schnittstelle 9 getak
tet, und demgemäß wird beim Takt B ein Sync1-Signal an den
Ausgang Q des Flipflops 64 und den Eingang D eines Flipflops
66 angelegt. Das Sync1-Signal ist in Fig. 2 gezeigt. Flipflop
66 ist auch an den Taktgeber der Mikromaschine angeschlossen,
und demgemäß wird beim Taktzyklus C das Sync2-Signal an den
Ausgang Q von Flipflop 62 angelegt. Das Synch2-Signal ist in
Fig. 2 gezeigt. Es wird vom Flipflop 66 an den Eingang 61
einer Befehlsregister-Taktsteuerschaltung 69, den Eingang 65
einer Decodierschaltung einer gemeinsam genutzten Steuersi
gnalschaltung 72, den Eingang 82 einer Decodierbestätigungssi
gnalschaltung 80 und den Eingang 76 einer Register- und Ver
riegelungssteuerung 88 angelegt. Wie ebenfalls in Fig. 3 zu
sehen ist, sind der Eingang 63 der Registertaktsteuerschaltung
69, Eingänge 67 und 73 der Decodierschaltung 72 für die ge
meinsam genutzten Steuersignale, der Eingang 81 der Decodier-
Bestätigungssignalschaltung 80 und die Eingänge 77 und 78 der
Register- und Verriegelungssteuerschaltung 88 mit dem Ausgang
53 des Befehlsregisters 55 in Fig. 1 gekoppelt, um in der oben
erläuterten Weise verschiedene Steuersignale aus dem Befehls
register 55 zu erhalten. Die gemeinsame Steuersignal-Decodier
schaltung 72 ist mit den Datenwegelementen 40 gekoppelt und
legt gemeinsame Steuersignale an, welche Operationen für die
einlaufende Anweisung innerhalb der Datenwegelemente 40 ein
leiten.
Eine vierte Gruppe von Steuersignalen, welche das Befehlsregi
ster 55 im Ruhezustand anlegt, werden hier als "zu den gemein
sam genutzten Steuersignalen entsprechende Signale" bezeichnet
und weiter unten erörtert. (Zu beachten ist, daß diese Signale
ebenfalls als Teil der Routine aller Anweisungen übertragen
werden.). Zu beachten ist ferner, wie oben gesagt, daß alle
Steuersignale, die vom Befehlsregister 55 in dessen Ruhezu
stand übertragen werden, aus einem Speicherplatz eines Mikro
speichers 50 entnommen werden, wo der Ruhezustandsbefehl ge
speichert ist, und daß alle Steuersignale, welche das Befehls
register 55 in seinem Ruhezustand anlegt, aus Speicherplätzen
des Mikrospeichers 50 genommen werden, wo die die Routine
enthaltenden Befehle gespeichert sind.
Ein besonderes gemeinsames Steuersignal wird von der gemeinsa
men Steuersignal-Decodierschaltung 72 ausgegeben, wenn: (i)
ein einem besonderen gewünschten gemeinsamen Steuersignal
entsprechendes Steuersignal am Eingang 67 vom Befehlsregister
55 angelegt wird und die Ruhesignale (welche ebenfalls vom
Befehlsregister 55 übertragen werden) am Eingang 73 unterbro
chen werden, oder (ii) ein einem besonderen gewünschten ge
meinsamen Steuersignal entsprechendes Signal an den Eingang 67
angelegt, Ruhesignale an den Eingang 73 und das Sync2-Signal
an den Eingang 65 angelegt werden. Wie gesagt, gibt das Be
fehlsregister 55 im Ruhezustand vorgegebene Signale aus, wel
che gemeinsamen Steuersignalen entsprechen. Bei der zuvor
unter Bezugnahme auf Fig. 1 beschriebenen beispielsweisen
Anweisung wird von der Decodierschaltung 72 der gemeinsamen
Steuersignale eine gewisse Zeit vor dem Takt D ein erstes
vorgegebenes gemeinsames Steuersignal (in Fig. 2 gezeigt) an
die arithmetische Einheit 40 B der Datenwegelemente 40 ange
legt. Dieses erste vorgegebene gemeinsame Steuersignal trig
gert das Laden des Operanden der einlaufenden Anweisung in die
arithmetische Einheit 40 B beim Takt D.
Die Befehlsregister-Taktsteuerschaltung 69 der Fig. 3 ist mit
einem Taktaktivierungseingang 52 des Befehlsregisters 55 der
Fig. 1 und außerdem mit dem Takt der Mikromaschinen/Schnitt
stelle 9 gekoppelt. Ein Taktzyklus nach dem Zeitpunkt, an
welchem sowohl das Sync2-Signal als auch die Ruhesignale an
die Eingänge 61 bzw. 63 angelegt werden (d.h. in dem beschrie
benen Beispiel zum Takt D) aktiviert die Befehlsregister-Takt
steuerschaltung 69 den Takt des Befehlsregisters 55, so daß
letzteres seinen Ruhezustand verläßt und durch den ersten, von
der Routinenstartadresse der einlaufenden Anweisung spezifi
zierten Befehl taktet, wobei die Anweisung zuvor an den Ein
gang 51 des Befehlsregisters 55 in der unter Bezugnahme auf
Fig. 1 beschriebenen Weise angelegt wurde.
Während des restlichen Teils der Routine der einlaufenden
Anweisung wird der Takt des Befehlsregisters 55 solange von
der Registertaktsteuerschaltung 69 fortgesetzt aktiviert, bis
das Befehlsregister 55 der Registertaktsteuerschaltung 69 die
Beendigung der einlaufenden Anweisung durch Neuanlegen der
oben genannten Ruhesignale an deren Eingang 63 anzeigt. Nach
Aktivierung durch die Befehlsregister-Taktsteuerschaltung 69
in der unter Bezugnahme auf Fig. 1 beschriebenen Weise beauf
schlagt das Befehlsregister 55 den Eingang 43 der Generator
schaltung 45 für die nächste Adresse mit den von der Routine
spezifizierten Nächste-Adreß-Steuersignalen, wodurch die Gene
ratorschaltung 45 für die nächste Adresse durch die Speicher
plätze des Mikrospeichers 50 weiterläuft, so daß der Mikro
speicher 50 die restlichen Befehle der Routine kontinuierlich
an den Eingang 51 des Befehlsregisters 55 ausgibt.
Die Decodierbestätigungsschaltung 80 gibt ein Bestätigungssi
gnal an die CPU 10 beim nächsten ansteigenden Übergang eines
Takts nach dem Anlegen von Befehlsregister-Ruhesignalen am
Eingang 81 der Schaltung 80 und dem Anstehen eines Sync2-Si
gnals am Eingang 82 der Schaltung 80. Zu beachten ist folgen
des: da die einlaufende Anweisung in den Befehlsverriegelungs
schaltungen 20, den Parameterverriegelungsschaltungen 30 und
den Parameterregistern 35 (Fig. 1) gefangen bzw. gespeichert
ist, wenn das Befehlsregister 55 den Ruhezustand verläßt, ist
die Übertragung der einlaufenden Anweisung durch die CPU nach
dem Takt D nicht mehr erforderlich.
Im folgenden wird auf die Register- und Verriegelungs-Steuer
schaltung 88 der Fig. 3 bezuggenommen. Deren Ausgang 94 ist
mit den Aktivierungseingängen von Befehlsverriegelungsschal
tungen 20 gekoppelt; der Ausgang 96 ist mit den Aktivierungs
eingängen der Parameterverriegelungsschaltungen 30 und der
Ausgang 98 mit den Lade/Zähl/Halte-Steuereingängen der Parame
terregister 35 gekoppelt.
Die Register- und Verriegelungssteuerschaltung 88 leitet die
Ruhesignale über die Ausgänge 94 und 96 und öffnet damit je
weils die Befehls- und Parameter-Verriegelungsschaltungen 20
und 30, wenn Befehlsregister-Ruhesignale am Eingang 77 anste
hen. Wie in Verbindung mit Fig. 1 erwähnt, werden die Befehls-
und Parameter-Verriegelungsschaltungen 20 und 30 geschlossen,
wenn diese Ruhesignale vom Befehlsregister 55 zum Eingang 77
unterbrochen werden.
Eine fünfte Gruppe von Steuersignalen, welche das Befehlsregi
ster 55 im Ruhezustand überträgt, wird hier als "Parameterre
gister-Steuersignal" bezeichnet. Die Parameterregister-Steuer
signale werden vom Befehlsregister 55 an den Eingang 78 der
Register- und Verriegelungs-Steuerschaltung 88 angelegt. Diese
Parameterregister-Steuersignale spielen eine Rolle bei der
Ausgabe von Lade/Halte/Zähl-Signalen, die von der Register-
und Verriegelungssteuerschaltung 88 in der folgenden Weise
ausgegeben werden: 1.) Wenn die Ruhesignale am Eingang 77
anstehen und das Sync2-Signal an den Eingang 76 angelegt ist,
werden die Register am nächsten Übergang des Taktsignals der
Mikromaschinen/Schnittstelle geladen. 2.) Während der Anwei
sungsausführung (d.h. Ruhesignale stehen nicht am Eingang 77
an) wird das Sync2-Signal ignoriert, und die Parameterregi
ster-Steuersignale werden vom Befehlsregister 55 am Eingang 78
direkt an die Parameterregister 35 angelegt.
Wie gesagt, wurde zum Zwecke der Erläuterung ein Beispiel der
Operationsweise der Mikromaschinen/Schnittstelle 9 in Fig. 1
bei der Ausführung einer exemplarischen Anweisung (die Additi
on des Operanden zum Inhalt des Registers 1) beschrieben. Wie
ebenfalls erwähnt, kann die Mikromaschinen/Schnittstelle 9 im
vollen Umfange kompliziertere Anweisungen, z.B. Vektoradditio
nen, Vektorsubtraktionen usw. ausführen. Bei einer Situation,
bei der eine Vektoraddition durch die einlaufende Instruktion
oder Anweisung verlangt wird, wird das Zählen der Parameterre
gister 35 während einiger Taktzyklen über den Verlauf der
Ausführung der Anweisung in der zuvor anhand Fig. 3 beschrie
benen Weise aktiviert, wodurch die Registerdateiadresse, die
in den Parameterregistern 35 gespeichert ist, inkrementiert
oder dekrementiert wird. Es ist ebenfalls klar, daß zusätzli
che Register bei der beschriebenen Mikromaschinen/Schnittstel
le 9 in ähnlicher Weise wie die Parameterregister 35 verwendet
werden können, um Registeroperationen an direkten, nicht-über
setzten Teilen der einlaufenden Anweisung auszuführen.
Bei der hier beschriebenen beispielsweisen Operation legt das
Befehlsregister 55 nach Verlassen seines Ruhezustandes Daten
multiplexsignale an Datenwegelemente 40 an, welche den Inhalt
der aus dem Register 1 der Registerdateien 40 A gelesenen In
formation an die arithmetische Einheit 40 B der Fig. 1 leiten.
Auch das Befehlsregister 55 überträgt ein Signal, welches
einem zweiten gemeinsam genutzten Steuersignal entspricht, an
die Synchronisation/Synchronisation-Hilfsschaltung 60, welche
ihrerseits ein zweites gemeinsam genutztes Steuersignal an
Datenwegelemente 40 anlegt, welches das Laden des Inhalts des
Registers 1 der Registerdateien 40 B in die arithmetischen
Einheiten 40 A und außerdem die in letzteren vorgenommene Addi
tion des Operanden (der zuvor in die arithmetische Einheit 40 B
durch das erste gemeinsame Steuersignal geladen worden ist)
und der aus Register 1 gelesenen Information einleitet.
Die Additionsoperation, die durch Anlegen des zweiten gemein
samen Steuersignals ausgelöst wird, setzt sich fort bis zu
irgendeinem Zeitpunkt zwischen den Taktzyklen E und n in Fig.
2. Demgemäß ist eine gewisse Zeit nach dem Takt E die Addition
beendet, und das Befehlsregister 55 überträgt weitere von der
Routine spezifizierte Befehle, welche das Ausgangssignal der
arithmetischen Einheit an die Registerdateien 40 A leiten;
ferner verifiziert es (55), daß keine Fehler während der Addi
tion des Operanden und des Inhalts von Register 1 gemacht
worden sind, leitet die Registerdateiadresse (die zwischen den
Taktzyklen D bis n am Ausgang der Parameterregister 35 gültig
ist) an die Adreßeingänge der Registerdateien 40 B und schreibt
die Ergebnisse der Additionsoperation in das Register 1.
Die oben erläuterte beispielsweise Operation der Mikromaschi
nen/Schnittstelle 9 betraf eine Situation, bei der eine ein
laufende Anweisung zu irgendeiner Zeit zwischen den Taktzyklen
A bis B ankam und eine vorhergehende Anweisung von der Mikro
maschinen/Schnittstelle 9 während des Taktzyklus A-B nicht
ausgeführt wurde, so daß sich das Befehlsregister 55 bei Ein
laufen einer neuen Anweisung im Ruhezustand befand.
Bei einer Situation, bei der die Mikromaschinen/Schnittstelle
9 bei Ankunft einer neu einlaufenden Anweisung eine vorherge
hende Anweisung abwickelt und das Befehlsregister 55 die vor
hergehende Anweisung zum Takt n beendet, tritt das Befehlsre
gister 55 beim Takt n in den Ruhezustand und beginnt die Aus
führung der neuen Anweisung einen Taktzyklus später. Zu beach
ten ist folgendes: Da in dieser Situation das Befehlsregister
55 beim Takt n im Ruhezustand ist, finden die zuvor beschrie
benen Aktionen, die von den fünf Gruppen von durch das Be
fehlsregister 55 im Ruhezustand übertragenen Steuersignale
getriggert werden, statt. Da die Synchronisation/Synchronisa
tion-Hilfsschaltung 60 feststellt, daß die neu einlaufende
Anweisung gekommen ist, braucht das Befehlsregister keine
Befehle auszuführen, welche bereits vom Mikrospeicherraum
abgerufen sind, um festzustellen, ob eine neue Anweisung ein
gegangen ist (wie zuvor unter Bezugnahme auf die Fig. 1, 2
und 3 erörtert), wie dies bei allen Befehlsregistern bekannter
asynchronen Mikromaschinen der Fall ist. Es ist daher zu ver
stehen, daß selbst in Situationen, bei denen eine vorhergehen
de Instruktion gerade ausgeführt wird, wenn eine neue Instruk
tion einläuft, die Latenz beträchtlich verringert wird.
Wie unter Bezugnahme auf Fig. 1 erwähnt, wird beim Ausführen
einer vorhergehenden Anweisung die Routine-Startadresse der
neu einlaufenden Anweisung, die vom Abbildungs-RAM 15 A der
Befehls-Übersetzungsschaltung 15 zu der Erzeugungsschaltung 45
für die nächste Adresse (Fig. 1) solange nicht zum Mikrospei
cher 50 geleitet, bis das Befehlsregister 55 in seinen Ruhezu
stand tritt und geeignete Steuersignale für die nächste Adres
se an den Eingang 43 der Nächste-Adresse-Generatoreinrichtung
45 anlegt, um die Routinen-Startadresse durch die Generator
einrichtung 45 für die nächste Adresse zum Mikrospeicher 50
durchlaufen zu lassen, wie dies vorstehend beschrieben worden
ist.
Die Mikromaschinen/Schnittstelle 9 der Fig. 1 und 3 ist
konstruktiv auf Ausführung von Einzelzugriffsanweisungen abge
stellt (d.h. wenn das Anweisungsadreßfeld nicht größer als der
Adreßbus der Haupt-CPU und das Datenfeld der einlaufenden
Anweisung nicht größer als der Datenbus der Haupt-CPU ist). Es
ist klar, daß Anweisungen, bei denen das Befehlsadreßfeld
größer als der Adreßbus der Haupt-CPU ist oder bei denen das
Datenfeld größer als der Datenbus der Haupt-CPU ist, zur Mi
kromaschinen-Schnittstelle 9 in zwei Zugriffen übertragen
werden müssen.
In Fig. 4 ist ein detailliertes Blockschaltbild einer Synchro
nisation/Synchronisation-Hilfsschaltung 60 A gezeigt, die bei
Verwendung anstelle der Synchronisation/Synchronisation-Hilfs
schaltung 60 in den Fig. 1 und 3 ein zweites Ausführungs
beispiel der Mikromaschinen/Schnittstelle 9 zum Ausführen von
Zwei-Zugriffs-Anweisungen bildet.
Es ist zu erkennen, daß die in Fig. 4 gezeigte Synchronisa
tion/Synchronisation-Hilfsschaltung 60 A für Zwei-Zugriffs-An
weisungen sich dadurch von derjenigen (60) der Fig. 3 unter
scheidet, daß sie zwei zusätzliche Flipflops 95 und 97 auf
weist. Wie bei den Flipflops 64 und 66 sind die Flipflops 95
und 97 mit dem Ausgang der Befehlsdecodierschaltung 62, ferner
mit dem Ausgang 89 der Befehlsregister-Taktsteuerschaltung 69,
der Decodierschaltung 72 der gemeinsamen Steuersignale, der
Decodier-Bestätigungssignalschaltung 80 und der Register- und
Verriegelungssteuerschaltung 88 gekoppelt.
Bei einer Zwei-Zugriffs-Anweisung werden jeweils erste und
zweite Befehlssteuersignale von der CPU an die Befehlsdeco
dierschaltung 62 angelegt. Ein erstes Befehlssteuersignal wird
angelegt, wenn die erste Hälfte einer Zwei-Zugriffs-Anweisung
zur Mikromaschinen/Schnittstelle 9 übertragen wird, und ein
zweites Befehlssteuersignal wird angelegt, wenn die zweite
Hälfte einer Zwei-Zugriffs-Anweisung von der CPU 10 übertragen
wird.
Es sei angenommen, daß das Befehlsregister 55 bei Anlegen des
die Ankunft des ersten Zugriffs des Zwei-Zugriffs-Befehls
anzeigenden ersten Befehlssteuersignals in einem ersten Ruhe
zustand ist. Dabei finden die zuvor unter Bezugnahme auf Fig.
1, 2 und 3 beschriebenen Aktionen statt, mit der Ausnahme,
daß bei Beendigung des dem ersten Zugriff einer Zwei-Zugriffs-
Anweisung zugeordneten Teils der Routine das Befehlsregister
55 in einen zweiten Ruhezustand eintritt und einen Befehl
aussendet, der dem zweiten Ruhezustand zugeordnet ist. Die
Synchronisation/Synchronisation-Hilfsschaltung 60 A entakti
viert danach den Takt des Befehlsregisters 55, bis der zweite
Zugriff der Zwei-Zugriffs-Anweisung synchronisiert ist, wie
weiter unten erörtert wird. Ungleich dem ersten Ruhezustand
ist bei einer Zwei-Zugriffs-Anweisung der vom Befehlsregister
55 in dessen zweiten Ruhezustand ausgegebene Befehl ein Teil
der Routine der Zwei-Zugriffs-Anweisung.
Nachdem der erste Zugriff der Zwei-Zugriffs-Anweisung akzep
tiert worden ist und die CPU ein erstes Bestätigungssignal von
der Decodier-Bestätigungssignalschaltung in der zuvor anhand
Fig. 3 beschriebenen Weise erhalten hat, gibt die CPU den
zweiten Zugriff und das zugehörige zweite Befehlssteuersignal
aus.
Das zweite Befehlssteuersignal wird an die Befehlsdecodier
schaltung 62 angelegt, und letztere legt an den Eingang D des
Flipflops 95 ein Signal derart an, daß einen Taktzyklus später
ein Sync1A-Signal am Ausgang Q des Flipflops 95 und am Eingang
D des Flipflops 97 ansteht. Einen Taktzyklus nach dem Anstehen
des Sync1A-Signals wird ein Sync2A-Signal an den Ausgang Q von
Flipflop 97 und damit an den Eingang 89 der Befehlsregister-
Taktsteuerschaltung 69, den Eingang 92 der Decodierschaltung
72 für die gemeinsamen Steuersignale, den Eingang 90 der Deco
dierbestätigungssignalschaltung 80 und den Eingang 93 der
Verriegelungs- und Aktivierungssteuerschaltung 88 angelegt.
Das Sync2A-Signal spielt die gleiche Rolle bei der Ausführung
der zweiten Hälfte des Zwei-Zugriffs-Befehls wie das Sync2-Si
gnal bei der Ausführung der ersten Hälfte des einlaufenden
Zwei-Zugriffs-Befehls. Demgemäß wird einen Zyklus nach dem
Anlegen eines Sync2A-Signals und dem Anstehen der Ruhesignale
das Befehlsregister 55 aktiviert, letzteres verläßt den zwei
ten Ruhezustand und ein zweites Bestätigungssignal wird an die
CPU 10 gesendet.
Zu beachten ist, daß die Routinen-Startadresse bei dem zweiten
Ausführungsbeispiel während des zweiten Zugriffs nicht ange
legt wird und daher bei dem zweiten Zugriff nicht verwendet
wird.
Bei dem Ausführungsbeispiel mit der Zwei-Zugriffs-Anweisung
gemäß Fig. 4 gibt es zwei vom Befehlsregister 55 jeweils wäh
rend der ersten und zweiten Ruhezustände ausgegebene Gruppen
von Ruhesignalen. Das Anlegen und Unterbrechen der ersten
Gruppe von Ruhesignalen triggert die Ausgabe von Befehlsver
riegelungsaktivierungssignalen und Parameterverriegelungsakti
vierungssignalen an die Ausgänge 94 bzw. 96 durch die Regi
stersteuerschaltung 88, öffnet und schließt eine erste Anzahl
von Befehlsverriegelungsschaltungen 20 und Parameterverriege
lungsschaltungen 25 in der zuvor anhand der Fig. 1 und 3
beschriebenen Weise. Die erste Anzahl von Verriegelungsschalt
ungen 20 und 25 erfaßt und speichert Teile des ersten Zugriffs
der einlaufenden Zwei-Zugriffs-Anweisung.
Eine zweite Anzahl von Befehls- und Parameterverriegelungs
schaltungen 20 und 25 sendet und speichert Teile des zweiten
Zugriffs der einlaufenden Zwei-Zugriffs-Anweisung. Befehlsver
riegelungsaktivierungssignale und Parameterverriegelungsakti
vierungsignale werden von der Register- und Verriegelungssteu
erschaltung 88 an die zweite Anzahl von Verriegelungsschaltun
gen derart angelegt, daß die zweite Anzahl von Verriegelungs
schaltungen ab Anlegen der ersten Gruppe von Ruhesignalen und
nach Abtrennen derselben bis zum Abtrennen der zweiten Gruppe
von Ruhesignalen offen sind.
Ähnliches gilt für die Parameterregister 35 der Fig. 4. Eine
erste Anzahl von Parameterregistern unter den Parameterregi
stern 35 speichern und übertragen Teile des ersten Zugriffs
der einlaufenden Zwei-Zugriffs-Anweisung. Die erste Anzahl von
Parameterregistern wird getriggert, um die Teile des ersten
Zugriffs der Zwei-Zugriffs-Anweisung zu laden, wenn das Be
fehlsregister 55 den ersten Ruhezustand verläßt, wobei Ladesi
gnale von der Register- und Verriegelungs-Steuerschaltung 88
der Fig. 3 an deren Ausgang 98 ausgegeben werden. Eine zweite
Anzahl von Registern der Parameterregister 35 speichert und
überträgt Teile des zweiten Zugriffs der einlaufenden Zwei-Zu
griffs-Anweisung, wenn das Befehlsregister den zweiten Ruhezu
stand verläßt, wodurch die Register- und Verriegelungs-Steuer
schaltung 88 getriggert wird, um geeignete Ladesignale an die
zweite Anzahl von Registern auszugeben.
Nach Beendigung des ersten Zugriffs der Zwei-Zugriffs-Anwei
sung werden bei Eintritt des Befehlsregisters 55 in den zwei
ten Ruhezustand von dem Befehlsregister Steuersignale ange
legt, die in Verbindung mit der Synchronisation/Synchronisati
on-Hilfsschaltung 60 A Operationen bzw. Aktionen in Zuordnung
zum zweiten Zugriff vor der Ausführung desselben durchführen.
Diese Aktionen des zweiten Ruhezustandes werden in der glei
chen Weise wie die dem ersten Ruhezustand zugeordneten Haupt
aktionen in der zuvor unter Bezugnahme auf die Fig. 1 bis 3
beschriebenen Weise eingeleitet.
Bei dem zweiten Ausführungsbeispiel der Mikromaschinen/-
Schnittstelle 9 braucht das Befehlsregister 55 außerdem keine
Befehle auszuführen, um zu bestimmen, ob der zweite Zugriff
angekommen ist, und daher beginnt die Ausführung der ersten
Hälfte der Zwei-Zugriffs-Anweisung vor der Ankunft des zweiten
Zugriffs der Zwei-Zugriffs-Anweisung.
In Fig. 5 ist ein drittes Ausführungsbeispiel der Mikromaschi
nen/Schnittstelle 9 mit einer Einlaufanweisungspipeline ge
zeigt, bei der die Mikromaschinen/Schnittstelle 9 eine einlau
fende Anweisung halten und zu übersetzen und zu synchronisie
ren beginnen kann, während eine vorhergehende Anweisung ausge
führt wird. Es wird zu sehen sein, daß sich das dritte Ausfüh
rungsbeispiel der "Pipeline"-Mikromaschinen/Schnittstelle 9
der Fig. 5 von dem ersten Ausführungsbeispiel der Mikromaschi
nen/Schnittstelle gemäß Fig. 1 darin unterscheidet, daß das
dritte Ausführungsbeispiel Verriegelungsschaltungen 8 für die
nächste Anweisung und eine andere Synchronisation/Synchronisa
tion-Hilfsschaltung 60 B verwendet.
Zum Zwecke der Beschreibung der Betriebsweise des dritten
Ausführungsbeispiels der Mikromaschinen/Schnittstelle 9 gemäß
Fig. 5 wird die Operationsweise der Mikromaschinen/Schnitt
stelle 9 in einer Situation beschrieben, bei der sie eine
vorhergehende Anweisung nicht ausführt, wenn eine neue Anwei
sung einläuft. Unter einer solchen Bedingung sind die Verrie
gelungsschaltungen 8 für eine neue Anweisung, die Befehlsver
riegelungsschaltungen 20 und die Parameterverriegelungsschal
tungen 30 in ihrem offenen Durchlaufzustand. Wenn eine einlau
fende Anweisung von der CPU 10 gesendet wird, leiten die Be
fehlsverriegelungsschaltungen (instruction latches) 8 die
einlaufende Anweisung zum Rest der Mikromaschinen/Schnittstel
le 9 durch, und letztere beginnt die Operationen bzw. Aktionen
für die einlaufende Anweisung in der zuvor unter Bezugnahme
auf Fig. 1 beschriebene Weise durchzuführen. Kurz nach Ein
treffen der einlaufenden Anweisung unterbricht die Synchroni
sation/Synchronisation-Hilfsschaltung 60 B die Aktivierungen
der Verriegelungsschaltungen 8 für die nächste Anweisung und
schließt dadurch diese Verriegelungsschaltungen 8, so daß die
einlaufende Anweisung in den Verriegelungsschaltungen 8 für
die nächste Anweisung kurz nach deren Eintreffen gefangen bzw.
gespeichert wird. Die Synchronisation/Synchronisation-Hilfs
schaltung 60 B sendet dann ein Bestätigungssignal an die CPU
10, so daß die einlaufende Anweisung nicht mehr länger von der
CPU 10 ausgesendet wird und letztere frei ist, eine andere
einlaufende Anweisung zu übertragen bzw. zu senden. Danach
finden die zuvor unter Bezugnahme auf Fig. 1 beschriebenen
Aktionen statt, und die Befehlsverriegelungsschaltungen 20 und
die Parameterverriegelungsschaltungen 30 werden in der zuvor
beschriebenen Weise geschlossen. Nach dem Schließen der Be
fehls- und Parameterverriegelungsschaltungen 20 und 30 legt
die Synchronisation/Synchronisation-Hilfsschaltung 60 b die
Aktivierungssignale der Verriegelungsschaltungen 8 für die
nächste Anweisung erneut an, wodurch diese Verriegelungsschal
tungen 8 derart geöffnet werden, daß sie eine neue, zweite
einlaufende Anweisung empfangen und ihrerseits speichern kön
nen.
Daher sind kurz nach Ankunft einer zweiten einlaufenden Anwei
sung die Verriegelungsschaltungen 8 für die nächste Anweisung
wieder geschlossen, so daß die zweite einlaufende Anweisung in
den Verriegelungsschaltungen 8 für die nächste Anweisung ge
speichert wird und die CPU 10 von der Synchronisation/Synchro
nisation-Hilfsschaltung 60 B ein anderes Bestätigungssignal
erhält. Da die Verriegelungsschaltungen 8 für die nächste
Anweisung zum Speichern der einlaufenden Anweisung geschlossen
worden ist, ist die einlaufende Anweisung am Ausgang der Ver
riegelungsschaltungen 8 für die nächste Anweisung gültig und
steht zur Verwendung durch die Mikromaschinen/Schnittstelle 9
in der zuvor anhand von Fig. 1 beschriebenen Weise zur Verfü
gung.
Wie in Fig. 6 dargestellt ist, erhält die Befehlsdecodier
schaltung 62 das Bestätigungssignal von der Decodier-Bestäti
gungssignalschaltung 80. Wenn eine einlaufende Anweisung durch
ein Befehlssteuersignal am Eingang der Befehlsdecodierschal
tung 62 angezeigt wird, unterbricht die Befehlsdecodierschal
tung 62 die Aktivierungssignale der Verriegelungsschaltungen 8
für die nächste Anweisung, wodurch letztere geschlossen werden
und die durch die Verriegelungsschaltungen 8 für die nächste
Anweisung fließende einlaufende Anweisung einfangen bzw. spei
chern. Nach dem Schließen der Verriegelungsschaltungen für die
nächste Anweisung sendet die Decodier-Bestätigungssignal
schaltung 82 ein Bestätigungssignal zur CPU 10. (Es ist zu
beachten, daß wegen der Speicherung der Anweisung in den Ver
riegelungsschaltungen 8 für die nächste Anweisung (im Gegen
satz zu Registern) die Latenz durch den Zusatz der Pipeline
aus den Verriegelungsschaltungen 8 für die nächste Anweisung
gemäß Fig. 5 nicht erhöht wird.) Nach Eingang des von der
Decodier-Bestätigungssignalschaltung 80 ausgegebenen Bestäti
gungssignals legt die Befehlsdecodierschaltung 62 die Aktivie
rungen an die Verriegelungsschaltungen 8 für die nächste An
weisung an, wodurch diese Verriegelungsschaltungen 8 geöffnet
und die dort gespeicherte Anweisung zur Ausführung in der
zuvor anhand der Fig. 1 beschriebenen Weise freigegeben wird.
Zu diesem Zeitpunkt sind die Verriegelungsschaltungen 8 für
die nächste Anweisung zum Empfang und zur Speicherung einer
zweiten einlaufenden Anweisung in der zuvor unter Bezugnahme
auf Fig. 5 beschriebenen Weise bereit.
Es ist einzusehen, daß die Erfindung auch in einer Situation
Anwendung finden kann, bei der der die Mikromaschine treibende
Takt mit dem die CPU treibenden Takt in Phase ist. In einem
solchen Falle führt die Erfindung zu einer im Vergleich zum
Stande der Technik überlegenden Funktion, da der zuvor be
schriebene Operationsablauf (d.h. das Verfolgen von Daten
usw.) vor der Übertragung der Steuerung zur Routine der ein
laufenden Anweisung durchgeführt wird. Es ist für den Fachmann
klar, daß in dem Falle, daß die Mikromaschine und die CPU
zueinander synchron arbeiten, die Parameter- und Befehlsver
riegelungsschaltungen in Fig. 1 durch Register ersetzt würden,
da eine Verriegelungs- bzw. Latchoperation bei Synchronlauf
nicht erforderlich wäre.
Die Ausführungsbeispiele gemäß den Fig. 4, 5 und 6 können
außerdem zu einer einzigen Mikromaschinen/Schnittstelle kombi
niert werden, um alle unter Bezugnahme auf die beiden Ausfüh
rungsbeispiele zuvor beschriebenen Funktionen auszuführen.
Claims (33)
1. Asynchrone Mikromaschinen/Schnittstelle, die von einer
Zentraleinheit (CPU) abhängig betrieben wird, wobei die CPU
(10) und die Mikromaschinen/Schnittstelle (9) asynchron zuein
ander getaktet werden, gekennzeichnet durch
eine Datenwegelementenanordnung (40) zur Aufnahme einer einlaufenden Anweisung und zur Durchführung von dieser einlau fenden Anweisung zugeordneten Aktionen bzw. Operationen,
eine Befehlsausführungseinrichtung zum Ausführen der einlaufenden Anweisung und
Mittel zum Synchronisieren der einlaufenden Anweisung mit dem Takt der Mikromaschinen/Schnittstelle (9) und zum Durch führen von Operationen innerhalb der Datenwegelementenanord nung vor dem Ausführen der einlaufenden Anweisung und während einer Steuerungsübertragung durch die Mikromaschinen/Schnitt stelle zu der der einlaufenden Anweisung zugeordneten Rou tine.
eine Datenwegelementenanordnung (40) zur Aufnahme einer einlaufenden Anweisung und zur Durchführung von dieser einlau fenden Anweisung zugeordneten Aktionen bzw. Operationen,
eine Befehlsausführungseinrichtung zum Ausführen der einlaufenden Anweisung und
Mittel zum Synchronisieren der einlaufenden Anweisung mit dem Takt der Mikromaschinen/Schnittstelle (9) und zum Durch führen von Operationen innerhalb der Datenwegelementenanord nung vor dem Ausführen der einlaufenden Anweisung und während einer Steuerungsübertragung durch die Mikromaschinen/Schnitt stelle zu der der einlaufenden Anweisung zugeordneten Rou tine.
2. Mikromaschinen/Schnittstelle nach Anspruch 1, dadurch
gekennzeichnet, daß die Mittel zum Synchronisieren der einlau
fenden Anweisung mit dem Takt der Mikromaschinen/Schnittstelle
und zur Durchführung von Aktionen einen auf die CPU (10) an
sprechenden Mikrospeicher (50) zum Speichern und Ausgeben
eines Ruhezustandsbefehls und einer Anzahl von Bestandteile
der Routine bildenden Befehlen und ein in einen aktiven und
einen Ruhezustand versetzbares Befehlsregister (55) zur Auf
nahme und Ausgabe des Ruhezustandsbefehls aufweisen, wobei der
aktive Zustand des Befehlsregisters als die Periode definiert
ist, in der das Befehlsregister die Anweisung durch Ausgabe
der Anzahl von Befehlen ausführt, daß das Befehlsregister (55)
mit dem Mikrospeicher (50) und der Datenwegelementenanordnung
(40) gekoppelt ist, in den Ruhezustand eintritt und den Ruhe
zustandsbefehl bei Beendigung der Ausführung jeder Anweisung
ausgibt und den Ruhezustandsbefehl bei der Beendigung der
Ausführung jeder Anweisung derart erhält, daß es bei Beendi
gung einer Anweisung vor Einlaufen einer neuen Anweisung den
Ruhezustandsbefehl an die Datenwegelementenanordnung (40) vor
Ausführung der neu einlaufenden Anweisung überträgt.
3. Mikromaschinen/Schnittstelle nach Anspruch 2, dadurch
gekennzeichnet, daß die Befehlsausführungseinrichtung Befehls
übersetzungsmittel (15) zum Übersetzen der einlaufenden Anwei
sung und zur Ausgabe einer übersetzten einlaufenden Anweisung
aufweist, wobei die Befehlsübersetzungsmittel (15) mit dem
Mikrospeicher (50) kommunizieren und zu letzterem die Routi
nen-Startadresse der einlaufenden Anweisung derart übertragen,
daß der Mikrospeicher einen ersten Befehl aus der Anzahl von
Befehlen an das Befehlsregister (55) anlegt, daß die Synchro
nisationsmittel im Ruhezustand des Befehlsregisters (55) und
nach Synchronisation der einlaufenden Anweisung das Befehlsre
gister derart aktivieren, daß letzteres den ersten Befehl an
die Datenwegelementenanordnung (40), und danach die restlichen
von der Routine spezifizierten Befehle an die Datenwegelemen
tenanordnung ausgibt, daß ferner eine Synchronisation-Hilfs
schaltung (60) zur Unterstützung der Synchronisation und Aus
führung der einlaufenden Anweisung mit der Datenwegelementen
anordnung (40) und dem Ausgang des Befehlsregisters (55) ge
koppelt ist, wobei das Befehlsregister an die Synchronisation-
Hilfsschaltung (60) den Ruhezustandsbefehl derart ausgibt,
daß die Synchronisation-Hilfsschaltung in Abhängigkeit von
diesem Ruhezustandsbefehl ein erstes gemeinsames Steuersignal
und in Abhängigkeit von der Mehrzahl von Befehlen ein zweites
gemeinsames Steuersignal an die Datenwegelementenanordnung
anlegt, wobei die ersten gemeinsamen Steuersignale eine vorge
gebene Anzahl der Aktionen innerhalb der Datenwegelementenan
ordnung und das zweite gemeinsame Steuersignal einen vorgege
benen Teil der Anweisung ausführen.
4. Mikromaschinen/Schnittstelle nach Anspruch 3, dadurch
gekennzeichnet, daß die Befehlsausführungseinrichtung außerdem
eine Nächste-Adresse-Erzeugungseinrichtung (45) aufweist, die
zur Aufnahme der von den Befehlsübersetzungsmitteln (15) aus
gegebenen Routinen-Startadresse dient, mit dem Mikrospeicher
(50) gekoppelt ist und die Routinen-Startadresse an letzteren
(50) leitet.
5. Mikromaschinen/Schnittstelle nach Anspruch 3 oder 4,
dadurch gekennzeichnet, daß die Befehlsübersetzungsmittel (15)
mit der Datenwegelementenanordnung (40) in Verbindung stehen
und Steuerbits ausgeben, die bei Empfang durch die Datenweg
elementenanordnung an letztere Informationen betreffend die
einlaufende Anweisung übertragen.
6. Mikromaschinen/Schnittstelle nach Anspruch 5, dadurch
gekennzeichnet, daß die sich auf die einlaufende Anweisung
beziehende Information der Datenwegelementenanordnung (40) den
von der einlaufenden Anweisung verlangten Operationstyp be
zeichnet.
7. Mikromaschinen/Schnittstelle nach Anspruch 5 oder 6,
dadurch gekennzeichnet, daß die sich auf die einlaufende An
weisung beziehende Information der Datenwegelementenanordnung
(40) den Typ des in der einlaufenden Anweisung enthaltenen
Operanden bezeichnet.
8. Mikromaschinen/Schnittstelle nach einem der Ansprüche 3
bis 7, dadurch gekennzeichnet, daß die Befehlsausführungsein
richtung außerdem aufweist:
erste Verriegelungsschaltungsmittel (20; 25) zur Übertra gung und Speicherung eines ersten vorgegebenen Teils der ein laufenden Anweisung wobei die ersten Verriegelungsschaltungs mittel mit der CPU (10), der Datenwegelementenanordnung (40) und der Synchronisation-Hilfsschaltung (60) gekoppelt sind und die Synchronisation-Hilfsschaltung Verriegelungsaktivierungs signale an die ersten Verriegelungsschaltungsmittel derart anlegt, daß die ersten Verriegelungsschaltungsmittel offen sind, wenn das Befehlsregister (55) im Ruhezustand ist, und unter Speicherung des ersten vorgegebenen Abschnitts der ein laufenden Anweisung geschlossen sind, wenn sich das Befehlsre gister im aktiven Zustand befindet,
zweite Verriegelungsschaltungsmittel (30) zur Übertragung und Speicherung eines zweiten vorgegebenen Teils der einlau fenden Anweisung, wobei die zweiten Verriegelungsschaltungs mittel mit der CPU (10), der Datenwegelementenanordnung (40) und der Synchronisation-Hilfsschaltung (60) gekoppelt sind und die Synchronisation-Hilfsschaltung Verriegelungsaktivierungs signale an die zweiten Verriegelungsschaltungsmittel derart anlegt, daß die zweiten Verriegelungsschaltungsmittel offen sind, wenn das Befehlsregister (55) im Ruhezustand ist, und unter Speicherung des zweiten vorgegebenen Teils der einlau fenden Anweisung geschlossen sind, wenn sich das Befehlsregi ster im aktiven Zustand befindet,
mit den Befehlsübersetzungsmitteln (50) gekoppelte Regi ster (35) zur Speicherung und Übertragung eines dritten vorge gebenen Teiles der einlaufenden Anweisung, wobei die Synchro nisation-Hilfsschaltung Registersteuersignale an die Register derart anlegt, daß die Register (35) bei Anstehen der Regi stersteuersignale den dritten vorgegebenen Teil der übersetz ten Anweisung einfangen bzw. speichern; und
Register-Beipassmittel (26), die zwischen den Befehls übersetzungsmitteln (15) und der Datenwegelementenanordnung (40) angeordnet sind und den dritten vorgegebenen Teil der Anweisung übertragen.
erste Verriegelungsschaltungsmittel (20; 25) zur Übertra gung und Speicherung eines ersten vorgegebenen Teils der ein laufenden Anweisung wobei die ersten Verriegelungsschaltungs mittel mit der CPU (10), der Datenwegelementenanordnung (40) und der Synchronisation-Hilfsschaltung (60) gekoppelt sind und die Synchronisation-Hilfsschaltung Verriegelungsaktivierungs signale an die ersten Verriegelungsschaltungsmittel derart anlegt, daß die ersten Verriegelungsschaltungsmittel offen sind, wenn das Befehlsregister (55) im Ruhezustand ist, und unter Speicherung des ersten vorgegebenen Abschnitts der ein laufenden Anweisung geschlossen sind, wenn sich das Befehlsre gister im aktiven Zustand befindet,
zweite Verriegelungsschaltungsmittel (30) zur Übertragung und Speicherung eines zweiten vorgegebenen Teils der einlau fenden Anweisung, wobei die zweiten Verriegelungsschaltungs mittel mit der CPU (10), der Datenwegelementenanordnung (40) und der Synchronisation-Hilfsschaltung (60) gekoppelt sind und die Synchronisation-Hilfsschaltung Verriegelungsaktivierungs signale an die zweiten Verriegelungsschaltungsmittel derart anlegt, daß die zweiten Verriegelungsschaltungsmittel offen sind, wenn das Befehlsregister (55) im Ruhezustand ist, und unter Speicherung des zweiten vorgegebenen Teils der einlau fenden Anweisung geschlossen sind, wenn sich das Befehlsregi ster im aktiven Zustand befindet,
mit den Befehlsübersetzungsmitteln (50) gekoppelte Regi ster (35) zur Speicherung und Übertragung eines dritten vorge gebenen Teiles der einlaufenden Anweisung, wobei die Synchro nisation-Hilfsschaltung Registersteuersignale an die Register derart anlegt, daß die Register (35) bei Anstehen der Regi stersteuersignale den dritten vorgegebenen Teil der übersetz ten Anweisung einfangen bzw. speichern; und
Register-Beipassmittel (26), die zwischen den Befehls übersetzungsmitteln (15) und der Datenwegelementenanordnung (40) angeordnet sind und den dritten vorgegebenen Teil der Anweisung übertragen.
9. Mikromaschinen/Schnittstelle nach einem der Ansprüche 3
bis 8, dadurch gekennzeichnet, daß die Registersteuersignale,
die von der Synchronisation-Hilfsschaltung (60) ausgegeben
werden, den dritten vorgegebenen Teil der einlaufenden Infor
mation inkrementieren und dekrementieren.
10. Mikromaschinen/Schnittstelle nach einem der Ansprüche 2
bis 9, dadurch gekennzeichnet, daß die Anordnung so getroffen
ist, daß die Synchronisation-Hilfsschaltung (60) ein Bestäti
gungssignal an die CPU (10) anlegt und die CPU zur Ausgabe
einer nächsten Anweisung freigibt, wenn das Befehlsregister
(55) den Ruhezustand verläßt.
11. Mikromaschinen/Schnittstelle nach einem der Ansprüche 1
bis 10, dadurch gekennzeichnet, daß die CPU (10) ein Befehls
steuersignal an die Synchronisations-Hilfsschaltung (60) an
legt, das die Übertragung der einlaufenden Anweisung und den
Beginn der Synchronisation derselben anzeigt.
12. Mikromaschinen/Schnittstelle nach einem der Ansprüche 3
bis 11, dadurch gekennzeichnet, daß die Synchronisationsmittel
wenigstens ein Flipflop (64, 65) aufweisen, das mit dem Takt
geber der Mikromaschinen/Schnittstelle (9) derart gekoppelt
ist, daß wenigstens einen Mikromaschinen/Schnittstellen-Takt
zyklus nach Empfang des Befehlssteuersignals an dem wenigstens
einen Flipflop wenigstens ein Synchronisationspegel innerhalb
der Synchronisation-Hilfsschaltung (60) derart auftritt, daß
im Ruhezustand des Befehlsregisters (55) und bei Auftreten des
wenigstens einen Synchronisationspegels die Synchronisations
mittel Befehlsregister-Aktivierungssignale ausgeben, wodurch
das Befehlsregister in seinen aktiven Zustand eintritt.
13. Mikromaschinen/Schnittstelle nach einem der Ansprüche 1
bis 12, dadurch gekennzeichnet, daß außerdem eine nächste
Anweisung-Verriegelungsschaltung (8) zur Speicherung und Über
tragung einer als nächste einlaufenden Anweisung bei gerade
ablaufender Ausführung der einlaufenden Anweisung durch die
Mikromaschinen/Schnittstelle (9) vorgesehen ist, wobei die
nächste Anweisung-Verriegelungsschaltung mehrere zwischen der
CPU (10) und der Mikromaschinen/Schnittstelle angeordnete
Verriegelungsschaltungen enthält, die auch mit der Synchroni
sation-Hilfsschaltung (60 B) gekoppelt sind und von letzterer
derart gesteuert sind, daß kurz nach Empfang der nächsten
einlaufenden Anweisung durch die Verriegelungsschaltung die
Synchronisation-Hilfsschaltung die Aktivierungen der Verriege
lungsschaltungen unterbricht und dadurch die Verriegelungs
schaltungen schließt und die nächste Anweisung speichern
läßt.
14. Mikromaschinen/Schnittstelle nach Anspruch 13, dadurch
gekennzeichnet, daß während der Synchronisation der einlaufen
den Anweisung durch die Synchronisationsmittel die Synchroni
sation-Hilfsschaltung die Mehrzahl von Verriegelungsschaltun
gen schließt, wodurch die nächste Anweisung während der Syn
chronisation der einlaufenden Anweisung gespeichert wird.
15. Mikromaschinen/Schnittstelle nach einem der Ansprüche 1
bis 14, dadurch gekennzeichnet, daß die einlaufende Anweisung
von der CPU (10) in zwei Zugriffen übertragen wird, daß die
Synchronisationsmittel den ersten Zugriff der einlaufenden
Anweisung und den zweiten Zugriff der einlaufenden Anweisung
derart synchronisieren, daß die Befehlsausführungsmittel den
ersten Zugriff der einlaufenden Anweisung ausführen, während
der zweite Zugriff synchronisiert wird, so daß wenigstens
einen Taktzyklus nach Beendigung der Ausführung des ersten
Zugriffs der einlaufenden Anweisung die Befehlsausführungsmit
tel mit der Ausführung des zweiten Zugriffs beginnen.
16. Mikromaschinen/Schnittstelle nach Anspruch 15, dadurch
gekennzeichnet, daß vor der Ausführung des zweiten Zugriffs
die Mittel zum Synchronisieren der einlaufenden Anweisung und
zum Durchführen von Operationen innerhalb der Datenwegelemen
tenanordnung (40) vor der Ausführung der Anweisung Aktionen
mit der Datenwegelementenanordnung ausführen, welche dem zwei
ten Zugriff zugeordnet sind, und zwar vor der Ausführung des
selben.
17. Mikromaschine zum Ausführen von durch eine CPU geliefer
ten einlaufenden Anweisungen, gekennzeichnet durch:
eine Befehlsübersetzungseinrichtung (15), welche die ein laufende Anweisung übersetzt und daraus Steuerbits ableitet, wobei letztere Informationen enthalten, die sich auf die ein laufende Anweisung beziehen,
mit der Übersetzungseinrichtung (15) gekoppelte Datenweg mittel (40) zur Aufnahme der Steuerbits, wobei die Befehls übersetzungseinrichtung mit den Datenmitteln kommuniziert, um dadurch die sich auf die einlaufende Anweisung beziehende In formation zu übertragen.
eine Befehlsübersetzungseinrichtung (15), welche die ein laufende Anweisung übersetzt und daraus Steuerbits ableitet, wobei letztere Informationen enthalten, die sich auf die ein laufende Anweisung beziehen,
mit der Übersetzungseinrichtung (15) gekoppelte Datenweg mittel (40) zur Aufnahme der Steuerbits, wobei die Befehls übersetzungseinrichtung mit den Datenmitteln kommuniziert, um dadurch die sich auf die einlaufende Anweisung beziehende In formation zu übertragen.
18. Mikromaschine nach Anspruch 17, dadurch gekennzeichnet,
daß die sich auf die einlaufende Anweisung beziehende Informa
tion die Datenwegmittel (40) über den von der einlaufenden
Anweisung verlangten Operationstypen instruiert.
19. Mikromaschine nach Anspruch 16, dadurch gekennzeichnet,
daß die sich auf die einlaufende Anweisung beziehende Informa
tion die Datenwegmittel (40) über den Operandentyp instruiert,
der in der einlaufenden Anweisung enthalten ist.
20. Asynchrone Mikromaschinen/Schnittstelle, die in Abhän
gigkeit von einer Zentraleinheit (CPU) betrieben wird, wobei
CPU und Mikromaschinen/Schnittstelle asynchron getaktet sind,
gekennzeichnet durch:
eine mit der CPU (10) gekoppelte Befehlsübersetzungsein richtung (15) zur Aufnahme und zur Übersetzung einer einlau fenden Anweisung und zur Ausgabe einer übersetzten Anweisung;
ein in einen aktiven und einen Ruhezustand versetzbares Befehlsregister (55), dessen aktiver Zustand als die Periode definiert ist, in der das Befehlsregister Befehle als Teil der Routine der einlaufenden Information ausgibt;
einen Mikrospeicher (50) zur Speicherung von Befehlen der Routine und zur Speicherung eines Ruhezustandsbefehls, wobei der Ruhezustandsbefehl der Operation der Mikromaschinen/- Schnittstelle (9) zugeordnet ist, wenn das Befehlsregister (55) in seinem Ruhezustand ist;
eine Synchronisation/Synchronisation-Hilfsschaltung (60;, 60 A; 60 B) zum Synchronisieren der einlaufenden Anweisung auf den Takt der Mikromaschinen/Schnittstelle (9) und zum Ausgeben einer Anzahl von gemeinsamen Steuersignalen, wobei die Syn chronisation/Synchronisation-Hilfsschaltung mit der CPU (10) und dem Ausgang des Befehlsregisters (55) verbunden ist;
erste Verriegelungsmittel (20; 25), die mit der CPU (10) zur Übertragung und Speicherung eines ersten vorgegebenen Teils der einlaufenen Anweisung in Abhängigkeit von durch die Synchronisation/Synchronisation-Hilfsschaltung ausgegebenen Verriegelungssteuersignalen gekoppelt sind;
mit der Befehlsübersetzungseinrichtung (15) gekoppelte zweite Verriegelungsmittel (30) zur Übertragung und Speiche rung eines zweiten vorgegebenen Teils der übersetzten Anwei sung in Abhängigkeit von den durch die Synchronisation/Syn chronisation-Hilfsschaltung ausgegebenen Verriegelungssteuer signalen;
mit der Befehlsübersetzungseinrichtung (15) gekoppelte Register (35) zur Übertragung und Speicherung eines dritten vorgegebenen Teils der übersetzten Anweisung in Abhängigkeit von durch die Synchronisation/Synchronisation-Hilfsschaltung ausgegebenen Register-Steuersignalen;
Registerbeipassmittel (26), die zur Übertragung des drit ten vorgegebenen Teils der einlaufenden Anweisung mit der Befehlsübersetzungseinrichtung (15) gekoppelt sind;
eine Nächste-Adresse-Erzeugungseinrichtung (45) zur Be stimmung derjenigen Speicherplätze des Mikrospeichers (50), in denen der Ruhezustandsbefehl und die Anzahl von Befehlen ge speichert sind; und
eine Datenwegelementenanordnung (40) zur Durchführung von Aktionen, die der einlaufenden Anweisung zugeordnet und von letzterer spezifiziert sind, wobei die Datenwegelementenanord nung mit der CPU (10), dem Befehlsregister (55), der Nächste- Adresse-Erzeugungseinrichtung (45), der Synchronisation/Syn chronisation-Hilfsschaltung (60), der Befehlsübersetzungsein richtung (15), den ersten und zweiten Verriegelungsschaltungen (20, 30), den Registern (35) und den Registerbeipassmitteln (26) derart gekoppelt ist, daß die Datenwegelementenanordnung den dritten vorgegebenen Teil der von der Befehlsübersetzungs einrichtung übersetzten Anweisung erhält;
wobei das Befehlsregister (55) den Ruhezustandsbefehl an die Synchronisation/Synchronisation-Hilfsschaltung (60), die Da tenwegelementenanordnung (40) und die Nächste-Adresse-Erzeu gungseinrichtung (45) ausgibt, der Ruhezustandsbefehl die Nächste-Adresse-Erzeugungseinrichtung zum Weiterleiten der übersetzten Anweisung an den Mikrospeicher (50) veranlaßt, wodurch die Ausgabe des ersten Befehls der Anzahl von Befehlen durch den Mikrospeicher, Aktionen innerhalb der Datenwegele mentenanordnung (40) eingeleitet werden und die Synchronisa tion/Synchronisation-Hilfsschaltung (60) zur Ausgabe vorgege bener Werte der gemeinsamen Steuersignale an die Datenwegele mentenanordnung angewiesen wird und wobei in dem Ruhezustand des Befehlsregisters (55) und bei Synchronisation der einlau fenden Anweisung die Synchronisation/Synchronisation-Hilfs schaltung (60) die ersten und zweiten Verriegelungsschaltungen (20 bzw. 25, 30) schließt, wodurch die ersten und zweiten vor gegebenen Teile der einlaufenden Anweisung gespeichert werden, die Register (35) aktiviert werden, der dritte vorgegebene Teil der einlaufenden Information gespeichert und ein Befehls register-Aktivierungssignal an das Befehlsregister (55) ausge geben wird.
eine mit der CPU (10) gekoppelte Befehlsübersetzungsein richtung (15) zur Aufnahme und zur Übersetzung einer einlau fenden Anweisung und zur Ausgabe einer übersetzten Anweisung;
ein in einen aktiven und einen Ruhezustand versetzbares Befehlsregister (55), dessen aktiver Zustand als die Periode definiert ist, in der das Befehlsregister Befehle als Teil der Routine der einlaufenden Information ausgibt;
einen Mikrospeicher (50) zur Speicherung von Befehlen der Routine und zur Speicherung eines Ruhezustandsbefehls, wobei der Ruhezustandsbefehl der Operation der Mikromaschinen/- Schnittstelle (9) zugeordnet ist, wenn das Befehlsregister (55) in seinem Ruhezustand ist;
eine Synchronisation/Synchronisation-Hilfsschaltung (60;, 60 A; 60 B) zum Synchronisieren der einlaufenden Anweisung auf den Takt der Mikromaschinen/Schnittstelle (9) und zum Ausgeben einer Anzahl von gemeinsamen Steuersignalen, wobei die Syn chronisation/Synchronisation-Hilfsschaltung mit der CPU (10) und dem Ausgang des Befehlsregisters (55) verbunden ist;
erste Verriegelungsmittel (20; 25), die mit der CPU (10) zur Übertragung und Speicherung eines ersten vorgegebenen Teils der einlaufenen Anweisung in Abhängigkeit von durch die Synchronisation/Synchronisation-Hilfsschaltung ausgegebenen Verriegelungssteuersignalen gekoppelt sind;
mit der Befehlsübersetzungseinrichtung (15) gekoppelte zweite Verriegelungsmittel (30) zur Übertragung und Speiche rung eines zweiten vorgegebenen Teils der übersetzten Anwei sung in Abhängigkeit von den durch die Synchronisation/Syn chronisation-Hilfsschaltung ausgegebenen Verriegelungssteuer signalen;
mit der Befehlsübersetzungseinrichtung (15) gekoppelte Register (35) zur Übertragung und Speicherung eines dritten vorgegebenen Teils der übersetzten Anweisung in Abhängigkeit von durch die Synchronisation/Synchronisation-Hilfsschaltung ausgegebenen Register-Steuersignalen;
Registerbeipassmittel (26), die zur Übertragung des drit ten vorgegebenen Teils der einlaufenden Anweisung mit der Befehlsübersetzungseinrichtung (15) gekoppelt sind;
eine Nächste-Adresse-Erzeugungseinrichtung (45) zur Be stimmung derjenigen Speicherplätze des Mikrospeichers (50), in denen der Ruhezustandsbefehl und die Anzahl von Befehlen ge speichert sind; und
eine Datenwegelementenanordnung (40) zur Durchführung von Aktionen, die der einlaufenden Anweisung zugeordnet und von letzterer spezifiziert sind, wobei die Datenwegelementenanord nung mit der CPU (10), dem Befehlsregister (55), der Nächste- Adresse-Erzeugungseinrichtung (45), der Synchronisation/Syn chronisation-Hilfsschaltung (60), der Befehlsübersetzungsein richtung (15), den ersten und zweiten Verriegelungsschaltungen (20, 30), den Registern (35) und den Registerbeipassmitteln (26) derart gekoppelt ist, daß die Datenwegelementenanordnung den dritten vorgegebenen Teil der von der Befehlsübersetzungs einrichtung übersetzten Anweisung erhält;
wobei das Befehlsregister (55) den Ruhezustandsbefehl an die Synchronisation/Synchronisation-Hilfsschaltung (60), die Da tenwegelementenanordnung (40) und die Nächste-Adresse-Erzeu gungseinrichtung (45) ausgibt, der Ruhezustandsbefehl die Nächste-Adresse-Erzeugungseinrichtung zum Weiterleiten der übersetzten Anweisung an den Mikrospeicher (50) veranlaßt, wodurch die Ausgabe des ersten Befehls der Anzahl von Befehlen durch den Mikrospeicher, Aktionen innerhalb der Datenwegele mentenanordnung (40) eingeleitet werden und die Synchronisa tion/Synchronisation-Hilfsschaltung (60) zur Ausgabe vorgege bener Werte der gemeinsamen Steuersignale an die Datenwegele mentenanordnung angewiesen wird und wobei in dem Ruhezustand des Befehlsregisters (55) und bei Synchronisation der einlau fenden Anweisung die Synchronisation/Synchronisation-Hilfs schaltung (60) die ersten und zweiten Verriegelungsschaltungen (20 bzw. 25, 30) schließt, wodurch die ersten und zweiten vor gegebenen Teile der einlaufenden Anweisung gespeichert werden, die Register (35) aktiviert werden, der dritte vorgegebene Teil der einlaufenden Information gespeichert und ein Befehls register-Aktivierungssignal an das Befehlsregister (55) ausge geben wird.
21. Mikromaschinen/Schnittstelle nach Anspruch 20, dadurch
gekennzeichnet, daß zweite Register mit der CPU (10) gekoppelt
sind und einen vierten vorgegebenen Teil der einlaufenden
Anweisung in Abhängigkeit von durch die Synchronisation/Syn
chronisation-Hilfsschaltung (60; 60 A, 60 B) ausgegebenen zwei
ten Registersteuersignalen übertragen und speichern, und daß
zweite Registerbeipassmittel mit der CPU zum Übertragen des
vierten vorgegebenen Teils der einlaufenden Anweisung in Ab
hängigkeit von durch die Hilfsschaltung ausgegebenen zweiten
Registersteuersignalen gekoppelt sind, wobei im Ruhezustand
des Befehlsregisters (55) und bei Synchronisation der einlau
fenden Anweisung die Synchronisation/Synchronisati
on-Hilfsschaltung die ersten und zweiten Register aktiviert,
wodurch die dritten und vierten vorgegebenen Teile gespeichert
werden, und ein Befehlsregister-Aktivierungssignal an das
Befehlsregister mit der Folge anlegt, daß durch die Anzahl von
durch den Mikrospeicher (50) ausgegebenen Befehlen durchgetak
tet wird.
22. Mikromaschinen/Schnittstelle, die in Abhängigkeit von
einer Zentraleinheit (CPU) betrieben wird, gekennzeichnet
durch:
eine Datenwegelementenanordnung (40) zur Aufnahme einer einlaufenden Anweisung und zur Durchführung von der einlaufen den Anweisung zugeordneten Aktionen,
eine Befehlsausführungseinrichtung (15, 45) zum Ausführen der einlaufenden Anweisung und
Mittel (50, 55, 60) zur Durchführung von Aktionen inner halb der Datenwegelementenanordnung vor dem Ausführen der einlaufenden Anweisung und während einer Steuerungsübertragung durch die Mikromaschinen/Schnittstelle (9) zu der der einlau fenden Anweisung zugeordneten Routine.
eine Datenwegelementenanordnung (40) zur Aufnahme einer einlaufenden Anweisung und zur Durchführung von der einlaufen den Anweisung zugeordneten Aktionen,
eine Befehlsausführungseinrichtung (15, 45) zum Ausführen der einlaufenden Anweisung und
Mittel (50, 55, 60) zur Durchführung von Aktionen inner halb der Datenwegelementenanordnung vor dem Ausführen der einlaufenden Anweisung und während einer Steuerungsübertragung durch die Mikromaschinen/Schnittstelle (9) zu der der einlau fenden Anweisung zugeordneten Routine.
23. Mikromaschinen/Schnittstelle nach Anspruch 22, dadurch
gekennzeichnet, daß die Mittel zum Durchführen von Aktionen
einen auf die CPU ansprechenden Mikrospeicher (50) zum Spei
chern und Ausgeben eines Ruhezustandsbefehls und einer Anzahl
von Teil der Routine bildenden Befehlen und ein in einen akti
ven und einen Ruhezustand versetzbares Befehlsregister (55)
zur Aufnahme und Ausgabe des Ruhezustandsbefehls aufweisen,
wobei der aktive Zustand des Befehlsregisters als Periode
definiert ist, in der das Befehlsregister die Anweisung durch
Ausgabe der Anzahl von Befehlen ausführt, daß das Befehlsregi
ster (55) mit dem Mikrospeicher (50) und der Datenwegelement
anordnung (40) gekoppelt ist, in den Ruhezustand eintritt und
den Ruhezustandsbefehl bei Beendigung der Ausführung jeder
Anweisung ausgibt und den Ruhezustandsbefehl bei der Beendi
gung der Ausführung jeder Anweisung derart aufnimmt, daß es
bei Beendigung einer Anweisung vor Einlaufen einer neuen An
weisung den Ruhezustandsbefehl an die Datenwegelementenanord
nung (40) vor Ausführung der neu einlaufenden Anweisung über
trägt.
24. Mikromaschinen/Schnittstelle nach Anspruch 23, dadurch
gekennzeichnet, daß die Befehlsausführungseinrichtung Befehls
übersetzungsmittel (15) zum Übersetzen der einlaufenden Anwei
sung und zur Ausgabe einer übersetzten einlaufenden Anweisung
aufweist, wobei die Befehlsübersetzungsmittel (15) mit dem
Mikrospeicher (50) kommunizieren und zu letzterem die Routi
nen-Startadresse der einlaufenden Anweisung derart übertragen,
daß der Mikrospeicher einen ersten Befehl aus der Anzahl von
Befehlen an das Befehlsregister (55) anlegt, daß die Mittel
zur Durchführung von Aktionen im Ruhezustand des Befehlsregi
sters (55) und nach Synchronisation der einlaufenden Anweisung
das Befehlsregister derart aktivieren, daß letzteres den er
sten Befehl an die Datenwegelementenanordnung (40) und danach
die von der Routine angegebenen restlichen Befehle an die
Datenwegelementenanordnung (40) ausgibt, daß ferner eine An
weisungsausführungs-Hilfsschaltung (60, 60 A, 60 B) zur Unter
stützung der Ausführung der einlaufenden Anweisung mit der
Datenwegelementenanordnung (40) und dem Ausgang des Befehlsre
gisters (55) gekoppelt ist, wobei das Befehlsregister an die
Anweisungsausführungs-Hilfsschaltung (60) den Ruhezustandsbe
fehl derart ausgibt, daß die Anweisungsausführungs-Hilfs
schaltung in Abhängigkeit von diesem Ruhezustandsbefehl ein
erstes gemeinsames Steuersignal und in Abhängigkeit von der
Anzahl von Befehlen ein zweites gemeinsames Steuersignal an
die Datenwegelementenschaltung ausgibt, wobei die ersten ge
meinsamen Steuersignale eine vorgegebene Anzahl von Aktionen
innerhalb der Datenwegelementenanordnung und das zweite ge
meinsame Steuersignal einen vorgegebenen Teil der Anweisung
ausführen.
25. Mikromaschinen/Schnittstelle nach Anspruch 24, dadurch
gekennzeichnet, daß die Befehlausführungseinrichtung eine
Nächste-Adresse-Erzeugungseinrichtung (45) aufweist, die zur
Aufnahme der von der den Befehlsübersetzungsmitteln (15) aus
gegebenen Routinen-Startadresse dient, mit dem Mikrospeicher
(50) gekoppelt ist und die Routinen-Startadresse an letzteren
(50) leitet.
26. Mikromaschinen/Schnittstelle nach Anspruch 24, dadurch
gekennzeichnet, daß die Befehlsübersetzungsmittel (15) mit der
Datenwegelementenanordnung (40) in Verbindung stehen und Steu
erbits ausgeben, die bei Empfang durch die Datenwegelementen
anordnung an letztere Informationen betreffend die einlaufende
Anweisung übertragen.
27. Mikromaschinen/Schnittstelle nach Anspruch 26, dadurch
gekennzeichnet, daß die sich auf die einlaufende Anweisung
beziehende Information der Datenwegelementenanordnung (40) den
von der einlaufenden Anweisung verlangten Operationstypen
bezeichnet.
28. Mikromaschinen/Schnittstelle nach Anspruch 27, dadurch
gekennzeichnet, die sich auf die einlaufende Anweisung bezie
hende Information der Datenwegelementenanordnung (40) den Typ
des in der einlaufenden Anweisung enthaltenen Operanden be
zeichnet.
29. Mikromaschinen/Schnittstelle nach einem der Ansprüche 24
bis 28, dadurch gekennzeichnet, daß die Befehlsausführungsein
richtung aufweist: mit den Befehlsübersetzungsmitteln (15) und
der Datenwegelementenanordnung gekoppelte Register zur Spei
cherung und Übertragung eines vorgegebenen Teils der einlau
fenden Anweisung, wobei die Anweisungsausführungs-Hilfs
schaltung Registersteuersignale zu den Registern derart über
trägt, daß beim Anstehen der Registersteuersignale die Regi
ster den vorgegebenen Teil der übersetzten Anweisung spei
chern, und daß ferner Registerbeipassmittel (26) zwischen die
Befehlsübersetzungsmittel und die Datenwegelementenanordnung
zum Übertragen des vorgegebenen Teils der Anweisung einge
schaltet sind.
30. Mikromaschinen/Schnittstelle nach einem der Ansprüche 22
bis 29, dadurch gekennzeichnet, daß die CPU (10) ein Befehls
steuersignal an die Befehlsausführungs-Hilfsschaltung anlegt,
das die Übertragung der einlaufenden Anweisung und den Beginn
der Durchführung der Aktionen anzeigt.
31. Mikromaschinen/Schnittstelle nach einem der Ansprüche 22
bis 30, dadurch gekennzeichnet, daß eine Nächste-Anweisung-
Verriegelungsschaltung (8) zur Speicherung und Übertragung
einer als nächste einlaufenden Anweisung bei gerade ablaufen
der Ausführung der einlaufenden Anweisung durch die Mikroma
schinen/Schnittstelle (9) vorgesehen ist, wobei die Nächste-
Anweisung-Verriegelungsschaltung mehrere zwischen der CPU
(10) und der Mikromaschinen/Schnittstelle angeordnete Verrie
gelungsschaltungen enthält, die auch mit der Befehlsausfüh
rungs-Hilfsschaltung (60 B) gekoppelt sind und von letzterer
derart gesteuert sind, daß kurz nach Empfang der nächsten
einlaufenden Anweisung durch die Verriegelungsschaltung die
Befehlsausführungs-Hilfsschaltung (60 B) die Aktivierung der
Verriegelungsschaltungen unterbricht und dadurch die Verriege
lungsschaltungen schließt und die nächste Anweisung speichern
läßt.
32. Mikromaschinen/Schnittstelle nach einem der Ansprüche 22
bis 31, dadurch gekennzeichnet, daß die einlaufende Anweisung
von der CPU (10) in zwei Zugriffen übertragen wird, daß die
Befehlsausführungseinrichtung den ersten Zugriff der einlau
fenden Anweisung und den zweiten Zugriff der einlaufenden
Anweisung nach der Übertragung des zweiten Zugriffs derart
ausführt, daß wenigstens einen Taktzyklus nach Beendigung der
Ausführung des ersten Zugriffs der einlaufenden Anweisung die
Befehlsausführungseinrichtung mit der Ausführung des zweiten
Zugriffs beginnt.
33. Mikromaschinen/Schnittstelle nach Anspruch 31 oder 32,
dadurch gekennzeichnet, daß vor der Ausführung des zweiten
Zugriffs die Mittel zur Durchführung von Aktionen mit den dem
zweiten Zugriff zugeordneten Datenwegelementen Aktionen durch
führen, bevor der zweite Zugriff ausgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90192986A | 1986-08-29 | 1986-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3728495A1 true DE3728495A1 (de) | 1988-03-03 |
DE3728495C2 DE3728495C2 (de) | 1996-09-05 |
Family
ID=25415085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873728495 Expired - Fee Related DE3728495C2 (de) | 1986-08-29 | 1987-08-26 | Asynchrone Mikromaschinen-Schnittstelle |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP2652640B2 (de) |
CA (1) | CA1290858C (de) |
DE (1) | DE3728495C2 (de) |
FR (1) | FR2603400B1 (de) |
GB (1) | GB2194657B (de) |
SG (1) | SG61291G (de) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2051436B (en) * | 1977-11-22 | 1982-11-24 | Honeywell Inf Systems | Data processing system |
US4262330A (en) * | 1978-10-23 | 1981-04-14 | International Business Machines Corporation | I-phase controls for a computer |
US4342078A (en) * | 1979-05-21 | 1982-07-27 | Motorola, Inc. | Instruction register sequence decoder for microprogrammed data processor and method |
CA1126406A (en) * | 1980-03-31 | 1982-06-22 | Northern Telecom Limited | Sequence control circuit for a computer |
JPS58149541A (ja) * | 1982-03-01 | 1983-09-05 | Hitachi Ltd | デ−タ処理装置 |
IT1151683B (it) * | 1982-07-06 | 1986-12-24 | Honeywell Inf Systems | Sistema multiprocessore a bus asincrono con caricamento di microistruzioni da memoria di lavoro |
EP0108664A3 (de) * | 1982-10-04 | 1987-10-28 | Fairchild Semiconductor Corporation | Mikroprozessor für Gleitkommazahlen |
US4646075A (en) * | 1983-11-03 | 1987-02-24 | Robert Bosch Corporation | System and method for a data processing pipeline |
US4791551A (en) * | 1985-02-11 | 1988-12-13 | Analog Devices, Inc. | Microprogrammable devices using transparent latch |
US5070475A (en) * | 1985-11-14 | 1991-12-03 | Data General Corporation | Floating point unit interface |
-
1987
- 1987-07-20 GB GB8717108A patent/GB2194657B/en not_active Expired - Fee Related
- 1987-07-29 CA CA000543327A patent/CA1290858C/en not_active Expired - Fee Related
- 1987-08-26 DE DE19873728495 patent/DE3728495C2/de not_active Expired - Fee Related
- 1987-08-27 FR FR8711989A patent/FR2603400B1/fr not_active Expired - Fee Related
- 1987-08-28 JP JP62213191A patent/JP2652640B2/ja not_active Expired - Lifetime
-
1991
- 1991-07-25 SG SG61291A patent/SG61291G/en unknown
Non-Patent Citations (2)
Title |
---|
DE Buch U. Tietze, Ch. Schenk Halbleiterschal- tungstechnik, 6. Auflage, Springer-Verlag 1983, S. 255 u. 256 * |
US IBM TDB, Vol. 25, No. 9, Februar 1983, S. 4722-4727 * |
Also Published As
Publication number | Publication date |
---|---|
GB8717108D0 (en) | 1987-08-26 |
DE3728495C2 (de) | 1996-09-05 |
SG61291G (en) | 1991-11-22 |
JPS63113633A (ja) | 1988-05-18 |
GB2194657A (en) | 1988-03-09 |
FR2603400A1 (fr) | 1988-03-04 |
GB2194657B (en) | 1991-05-15 |
JP2652640B2 (ja) | 1997-09-10 |
FR2603400B1 (fr) | 1994-04-08 |
CA1290858C (en) | 1991-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2755616C2 (de) | Datenverarbeitungsanlage | |
DE60002571T2 (de) | Elastische schnittstelleanornung und verfahren dafür | |
DE19914210B4 (de) | Verfahren und Prozessor für eine gestaffelte Ausführung einer Anweisung | |
DE69733407T2 (de) | Schnittstelle zur datenübertragung zwischen zwei taktbereichen | |
DE60017775T2 (de) | Architektur und system von einem generischen und seriellen port | |
DE2117936B2 (de) | Mikroprogrammgesteuerte Zentraleinheit eines elektronischen Datenverarbeitungssystems | |
DE2817183A1 (de) | Datenverarbeitungsanlage mit schnittstelle fuer durch mikroprogramme gesteuerte miteinander verbundene datenprozessoren | |
DE2157982A1 (de) | Digitales Multiprozessor-Datenverarbeitungssystem | |
DE2851628A1 (de) | Digitalrechner | |
EP0190554B1 (de) | Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen | |
DE2654050A1 (de) | Taktsignalsteuersystem fuer mikrocomputersysteme | |
DE3424962A1 (de) | Datenverarbeitungsverfahren und vorrichtung zur durchfuehrung desselben | |
DE2754890C2 (de) | Einrichtung zur Programmunterbrechung | |
DE2855673A1 (de) | Anordnung zur handhabung des direkten zugriffs auf den speicher einer datenverarbeitungsanlage | |
DE2556624A1 (de) | Schaltungsanordnung zur asynchronen datenuebertragung | |
DE3114921C2 (de) | Mikroprogramm-Speicheranordnung | |
DE2911909C2 (de) | Digitales Datenverarbeitungsgerät | |
DE112020004065T5 (de) | Komplexe Daisy-Chain-Befehle | |
DE2755611A1 (de) | Steuereinheit fuer datenverarbeitungsanlagen | |
DE2202952C2 (de) | Datenverarbeitungsanlage | |
DE19741915A1 (de) | Zwischenspeicheroptimierung in Hardware-Logikemulations-Systemen | |
DE102005019568A1 (de) | Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes | |
DE2835110A1 (de) | Schneller echtzeit-rechneremulator | |
DE1916970B2 (de) | Schaltungsanordnung zur asynchronen Steuerung des Daten flusses zwischen einer schnellen Datenverarbeitungseinheit und lang samen Speicher oder Ein und Aus gabeeinheiten | |
DE3728495C2 (de) | Asynchrone Mikromaschinen-Schnittstelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |