DE3725343A1 - Vielzweck-kanalsteuersystem - Google Patents
Vielzweck-kanalsteuersystemInfo
- Publication number
- DE3725343A1 DE3725343A1 DE19873725343 DE3725343A DE3725343A1 DE 3725343 A1 DE3725343 A1 DE 3725343A1 DE 19873725343 DE19873725343 DE 19873725343 DE 3725343 A DE3725343 A DE 3725343A DE 3725343 A1 DE3725343 A1 DE 3725343A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- command
- controller
- device control
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Description
Die Erfindung betrifft ein Kanaleinheit-Steuersystem in
einem Datenverarbeitungssystem, und insbesondere ein
Kanalsteuersystem, das mit irgendeinem intelligenten
I/O-Controller verbindbar ist, wobei lediglich Änderungen
bei der Software vorgenommen werden müssen.
Ein Datenverarbeitungssystem besteht im allgemeinen aus
einer zentralen Verarbeitungseinheit (CPU), einer
Hauptspeichereinheit, einer oder mehrerer Kanaleinheiten,
I/O (input/output)-Einrichtungen und
I/O-Controllern, die zwischen den Kanaleinheiten und
den I/O-Einrichtungen vorgesehen sind.
Herkömmliche Kanaleinheiten können grob in zwei Arten
eingeteilt werden. Der erste Typ ist für Einrichtungen
relativ geringer Intelligenz und niedriger Geschwindigkeit,
bei denen die Kanaleinheit selbst die I/O-Befehle
interpretiert. Die I/O-Befehle werden von der Software
in der CPU ausgegeben, um eine spezifische
I/O-Einrichtung zu bestimmen, damit sie einen bestimmten
Betrieb duruchführt und die I/O-Einrichtung direkt
steuert. Deshalb ist das Struktur- und/oder Steuerprogramm
einer Kanaleinheit vom ersten Typ spezialisiert
für eine spezifische I/O-Einrichtung und kann nicht
andere I/O-Einrichtungen steuern. Falls eine neue
I/O-Einrichtung, insbesondere eine mit höherer oder
verstärkter Intelligenz, zu dem Datenverarbeitungssystem
hinzugefügt wird, muß eine neue Kanaleinheit
entwickelt werden. Hinzu kommt, daß auch neue Software
entwickelt werden muß, welche neu definierte
I/O-Befehle verwendet.
Der zweite Typ einer Kanaleinheit ist für
I/O-Einrichtungen relativ hoher Intelligenz und arbeitet
mit Hilfe von I/O-Controllern. Eine Kanaleinheit
von dem zweiten Typ überträgt einen I/O-Befehl von der
Software zu dem I/O-Controller wie er ist, ohne dessen
Inhalt zu interpretieren, und dann interpretiert der
I/O-Controller den übertragenen Befehl und informiert
die Kanaleinheit über die Notwendigkeit eines Datentransfers
und dessen Richtung. Die Kanaleinheit vom
zweiten Typ ist flexibler als die vom ersten Typ und
kann größere Unterschiede von I/O-Einrichtungen und
I/O-Controllern handhaben, weil die Kanaleinheit selber
nicht den Inhalt der I/O-Befehle verwendet und die
präzise Steuerung der I/O-Einrichtung dem
I/O-Controller überläßt.
Der zweite Typ hat jedoch den Nachteil, daß, in der
Realität, jede Kanaleinheit begrenzt ist hinsichtlich
der Frage, in Bezug auf welche Art von I/O-Einrichtung
an sie angeschlossen werden kann. Z. B. kann eine
Kanaleinheit für eine Einrichtung mit sequenziellem
Zugriff, z. B. eine Magnetbandeinheit, nicht für eine
Einrichtung mit direktem Zugriff, z. B. eine Magnetplatteneinheit,
verwendet werden. Das liegt daran, daß das
Format des I/O-Befehls für jede Art der I/O-Einrichtung
verschieden ist, und somit muß jede Kanaleinheit
ausgelegt werden, um fähig zu sein, das besondere
Befehlsformat zu verarbeiten. Falls ein bestimmtes
System, das lediglich eine Magnetbanddateieinheit hat,
seine Performance durch Einführen einer Magnetplattendateieinheit
verstärken muß, muß auch eine neue
Kanaleinheit eingeführt oder neu entwickelt werden.
Als Alternative kann eine Kanaleinheit ausgelegt
werden, vielfache Befehlsformate zu verarbeiten, sie
benötigt dann jedoch eine große Menge von Hardware zu
erheblichen Kosten und zusätzliche Information wird
erforderlich sein, um das Befehlsformat des I/O-Befehls
zu identifizieren.
Ferner weist die Kanaleinheit vom zweiten Typ ein
weiteres Problem auf, daß nämlich der Datentransfer nur
vorbereitet werden kann, nachdem der Controller die
Kanaleinheit über notwendige Information informiert
hat, und deshalb ist die Datentransfergeschwindigkeit
begrenzt.
Aufgabe der vorliegenden Erfindung ist es, eine
Mehrzweckkanaleinheit zu schaffen, welche ohne Änderung
ihrer Funktion, mit verschiedenen Typen von
I/O-Einrichtungen oder I/O-Controllern dafür verbunden
werden kann.
Ferner ist es Aufgabe der vorliegenden Erfindung, eine
Vielzweck-Kanaleinrichtung zu schaffen, welche
I/O-Einrichtungen oder I/O-Controller steuern kann,
ohne sich des Inhalts der I/O-Befehle bewußt zu sein.
Schließlich ist es Aufgabe der vorliegenden Erfindung,
eine Mehrzweck-Kanaleinheit zu schaffen, die über
Information informiert sein kann, die erforderlich ist,
um den Betrieb des I/O-Befehls durchzuführen, unabhängig
von dem I/O-Befehl selber.
Ferner ist es Aufgabe der vorliegenden Erfindung, eine
Mehrzweck-Kanaleinheit zu schaffen, welche einen
Datentransfer mit hoher Geschwindigkeit durchführen
kann.
Zur Lösung der obigen und weiterer Aufgaben und Probleme
der vorliegenden Erfindung und in Übereinstimmung
mit dem Zweck der vorliegenden Erfindung ist ein
Mehrzweck-Kanalsteuersystem vorgesehen, bei dem ein
Kanalbefehl in einem Format, welches verschiedenen
Typen von I/O-Einrichtungen gemeinsam ist, zu der
Kanaleinheit zusammen mit einem I/O-Befehl gesendet
wird, dessen Format verschieden sein kann, abhängig von
dem Typ der I/O-Einrichtung.
Die Erfindung ist im folgenden anhand eines Ausführungsbeispiels
und in Verbindung mit der Zeichnung
näher beschrieben. Im einzelnen zeigen:
Fig. 1 ein schematisches Blockdiagramm des
Datenverarbeitungssystems, bei welchem
die vorliegende Erfindung verwendet wird;
Fig. 2 ein erklärendes Flußdiagramm von Befehlen
und Statusinformationen gemäß der
vorliegenden Erfindung;
Fig. 3 ein beispielhaftes Format eines
I/O-Befehls gemäß der vorliegenden
Erfindung;
Fig. 4 ein Flußdiagramm des Kanalbetriebes gemäß
der vorliegenden Erfindung;
Fig. 5 ein Flußdiagramm des Controllerbetriebs
gemäß der vorliegenden Erfindung;
Fig. 6 ein Blockdiagramm eines I/O-Controllers
gemäß der vorliegenden Erfindung;
Fig. 7 ein Format für einen Endstatus gemäß der
vorliegenden Erfindung; und
Fig. 8 ein Format für ein Lesebite gemäß der
vorliegenden Erfindung.
Die Fig. 1 zeigt eine Systemkonfiguration nach der
vorliegenden Erfindung, welche umfaßt: eine zentrale
Prozessoreinheit oder CPU 1; eine Hauptspeichereinheit
(MSU) 2; eine Kanaleinheit 3; eine Mehrzweckschnittstelle
12, z. B. eine RS 232 C oder eine IEEE 488
Verbindung, etc.; I/O-Controller 13-3 bis 13 -m; und
I/O-Einrichtungen 11-0 bis 11 -n. Jeder Controller kann
mit einer Mehrzahl von I/O-Einrichtungen verbunden
werden. In der MSU 2 sind Befehlsbereiche 21 für Kanal-
und I/O-Befehle und Statusbereiche für verschiedene
Statusinformation vorgesehen.
Die Kanaleinheit 3 umfaßt: einen Buscontroller 31 zum
Steuern des Systembusses 4 zwischen der CPU 1 und der
Kanaleinheit 3; einen Controller (DMAC) 32 für den
direkten Speicherzugriff. Ein Speicheradressenregister
(MA) und ein Byte-Zählregister (BC) 33; einen Datenpuffer
(BF) 34; Kanalsteuerregister (CCR) 35 zum Speichern
verschiedener Steuerdaten; einen Festwertspeicher (ROM)
36 zum Speichern eines Mikroprogramms für die MPU 39;
einen Speicher mit wahlfreiem Zugriff (RAM) 37 zum
temporären Speichern verschiedener Daten;
I/O-Schnittstellencontroller 38 zum Steuern der
Vielzweck-I/O-Schnittstelle 12; und eine Mikroprozessoreinheit
(MPU) 39 zum Steuern all dieser Elemente
innerhalb dieser Kanaleinheit 3.
Die Fig. 2 zeigt Flüsse von Befehlen und anderen Daten
für I/O-Operationen. In dem Befehlsbereich 21 der MSU 2
ist ein Einrichtungssteuerwort (DCW) vorgesehen, und
dessen Inhalt ist durch Software präpariert, wenn der
I/O-Betrieb erforderlich ist. Das DCW der vorliegenden
Erfindung umfaßt einen Kanalbefehlsteil und einen
I/O-Befehlsteil. Der Kanalbefehlsteil umfaßt einen
Befehlscode (CM), Markierungen F, einen Byte-Zähler BC
und eine Datenadresse DA. Beispiele möglicher Kanalbefehlscodes
CM werden unten angegeben.
Das Format des I/O-Befehlsteils, der auch Befehlsbeschreibungsblock
(CDB) genannt wird, kann frei ausgelegt
werden und kann eine I/O-Einrichtungszahl, einen
I/O-Befehlscode und andere Information enthalten,
ähnlich wie der Kanalbefehlsteil. Ein Beispiel eines
CDB ist in Fig. 3 dargestellt. Der I/O-Befehl in Fig. 3
dient für eine sequentielle Datei-Einrichtung, wie eine
magnetische Bandeinheit, und besteht aus 6 Bytes. Der
I/O-Befehlscode ist im Byte 0; die
I/O-Einrichtungsnummer ist im Byte 1; die Datentransferbytelänge
oder Zahl von Datenblöcken, die übertragen
werden sollen, ist in den Bytes 2 bis 4; und eine
Verbindungsmarkierung, welche eine sukzessive Ausführung
des nächsten I/O-Befehls ohne Freigabe der
I/O-Schnittstelle 12 designiert, ist im Byte 5.
Die Statusbereiche 22 der MSU 2, ein Einrichtungssteuerblock
(DCB), eine DCW-Adresse (DCWA), ein
Restbytezählstand und andere Statusdaten sind vorgesehen.
Ein DCB ist üblicherweise für jede I/O-Einrichtung
vorgesehen, um deren Status anzuzeigen. Eine Vielzahl
von DCWs ist ebenfalls vorgesehen, um simultane
I/O-Operationen von mehreren I/O-Einrichtungen zu
erlauben.
In der Kanaleinheit 3 ist eine Vielzahl von
Einrichtungssteuerregistern (DCR ¢0-¢n) in dem RAM37
vorgesehen, eine für jede I/O-Einrichtung, die mit der
Kanaleinheit 3 verbunden ist. Jedes DCR umfaßt einen
Bereich für eine DCB-Adresse (DCBA), einen Bereich für
ein DCW, einen Bereich für gemeinsame/individuelle
Lesebytes, einen Bereich für Statusinformation und
einen Bereich für eine DCW-Adresse (DCWA).
Für einen I/O-Betrieb bereitet die Software in der CPU
1 die notwendige Information in dem DCW vor, setzt
dessen DCWA in dem DCB, der der zu verwendenden
I/O-Einrichtung entspricht, z. B. der I/O-Einrichtung
11-0 und überträgt dann deren DCBA zu der Kanaleinheit
3 zusammen mit der I/O-Einrichtungsadresse. Die DCBA
wird in den DCR¢0, das der Einrichtungsadresse entspricht,
gehalten. Dann wird ein Start-DCR-Befehl
(SDCR) ausgegeben. Die Kanaleinheit 3 liest die DCWA
aus der MSU 2 aus, in Übereinstimmung mit der DCBA. Die
Kanaleinheit 3 liest ferner von der MSU 2 entsprechend
der DCWA das DCW aus und überträgt den CDB-Teil desselben
zu dem Controller 13-0. Zur selben Zeit interpretiert
die Kanaleinheit 3 den Kanalbefehlsteil und
bereitet für einen Datentransfer vor, falls notwendig.
Der Controller 13-0 empfängt und interpretiert den
I/O-Befehl und steuert die I/O-Einrichtung 11-0. Falls
es erforderlich ist, wird der Datentransfer zwischen
der Kanaleinheit 3 und dem Controller 13-0 durchgeführt,
während der Datentransfer zwischen der Kanaleinheit
3 und der MSU 2 zur selben Zeit ebenfalls auf
einer DMA-Basis durchgeführt wird.
Nach Beendigung des Datentransfers, falls ein abnormes
Ende auftritt, sendet der Controller 13-0 die gemeinsamen
und individuellen Lesebytes zu der Kanaleinheit 3.
Die Kanaleinheit empfängt und hält beide Lesebytes und
erzeugt einen Kanalendestatus und einen I/O-Endestatus,
beide von dem gemeinsamen Lesebyte. Diese Zustände
werden als ein aktualisierter DCB gebildet und zu dem
Statusbereich 22 in der MSU 2 übertragen. Die CPU 1
kann das individuelle Lesebyte von dem DCR¢0 in der
Kanaleinheit 3 durch einen Lesebefehl auslesen.
Die Fig. 4 zeigt ein Flußdiagramm eines Teils des
Mikroprogramms in der Kanaleinheit 3, welches die
folgenden Schritte umfaßt:
- (1)Prüfe den Befehlscode CM, und, falls es ein SCHREIB-Befehl ist, gehe zu (6), sonst gehe zu (2); (2)Prüfe den Befehlscode CM, und, falls er ein LESE-Befehl ist, gehe zu (7), sonst gehe zu (3); (3)Prüfe den Befehlscode CM, und, falls er der STEUER-Befehl ist, gehe zu (9), sonst gehe zu (4); (4)Führe den in-Kanal-Befehl aus; (5)Erzeuge den Endstatus (6); (6)Setze die Speicherlesefahne (MRD) auf "1". Die MRD-Fahne ist in der DMAC 32; (7)Setze eine Speicherschreibfahne (MWT) auf "1". Die MWT-Fahne ist auch in dem DMAC 32; (8)Setze die Datenadresse und den Bytezählstand in den MA- und BC-Registern 33; (9)Setze sowohl die MRD als auch die MWT-Fahne auf "0"; (10)Übertrage den CDB-Teil zu dem Controller, der der DCBA entspricht; (11)Warte auf eine Datentransferanforderung von dem Controller. Nach Empfang der Anforderung, gehe zu (12); (12)Beginne den DMA-Datentransfer; (13)Detektiere das Ende des DMA-Datentransfers. Bei Detektion des Endes des DMA, gehe zu (14); (14)Erzeuge den Endstatus in dem DCR; (15)Übertrage die Statusdaten von dem DCR zu dem DCB in der MSU; (16)Erzeuge eine Befehlsendeunterbrechung zu der CPU; (17)Warte auf die Freigabe der Unterbrechung. Nach Freigabe gehe zu (18); (18)Leerlaufroutine, um auf den SDCR-Befehl zu warten;
Der detaillierte Betrieb dieser Schritte ist für den
auf diesem Gebiet vertrauten Durchschnittsfachmann
leicht verständlich und muß deshalb nicht weiter im
Detail erklärt werden.
Gemäß der vorliegenden Erfindung kann die Kanaleinheit
3 den Datentransfer im voraus vorbereiten (Schritte
(6), (7) und (8), um von dem Controller eine
Datentransferanforderung zu verlangen. Dies ist möglich,
weil der Kanalbefehlsteil separat und unabhängig von
Attributen der Controller der I/O-Einrichtungen
vorgesehen und definiert ist.
Ferner erfordert die Kanaleinheit 3 selber, bei Modifikation
oder Austausch der Controller, um neue Funktionen
oder neue Befehle vorzusehen, keinerlei Modifikation,
weil die Kanaleinheit 3 entsprechend dem Kanalbefehlsteil
arbeitet, der für jede Art von
I/O-Einrichtung oder Controller dafür gleich ist.
Die Software in der CPU 1 muß modifiziert werden, um
die neu definierten Funktionen oder I/O-Befehle zu
handhaben, sie erfordert jedoch nicht irgendeine
Änderung oder Manipulation der Kanaleinheit 3. In einem
System, welches eine herkömmliche Kanaleinheit verwendet,
muß die Software ebenfalls modifiziert werden, um
die neue Kanaleinheit zu handhaben.
Die Fig. 5 zeigt ein Flußdiagramm des Prozessors in
einem Controller, z. B. im Controller 13-0. Das Flußdiagramm
umfaßt die folgenden Schritte:
- (1)Der Controller, z. B. 13-0, wird durch die Kanaleinheit 3 in Übereinstimmung mit der I/O-Zahl in der CPU-Software ausgewählt, die zu der Kanaleinheit 3 gesendet wird; (2)Ein Kanal ID und die I/O-Zahl werden von der Kanaleinheit 3 zu dem Controller 13-0 gesendet; (3)Der I/O-Befehl (CDB) wird zu dem Controller 13-0 übertragen; (4)Die I/O-Einrichtung, z. B. 11-0, wird durch den Controller 13-0 ausgewählt; (5)Der I/O-Befehl wird decodiert; (6)Falls kein Datentransfer erforderlich ist, gehe zu (7), sonst, gehe zu (8); (7)Ein Steuerbefehl wird zu der I/O-Einrichtung gesendet; (8)Falls ein Lesebetrieb erforderlich ist, gehe zu (9), sonst, gehe zu (12); (9)Die Transferbytelänge und ein LESE-Steuersignal werden gesetzt; (10)Der DMA-Betrieb wird gestartet; (11)Der LESE-Befehl wird zu der I/O-Einrichtung 11-0 gesendet; (12)Die Transferbytelänge und ein SCHREIB-Steuersignal werden gesetzt; (13)Der DMA-Betrieb wird gestartet; (14)Der SCHREIB-Befehl wird zu der I/O-Einrichtung 11-0 gesendet. (15)Prüfe, ob der I/O-Befehl vollendet ist; (16)Prüfe, ob der Betrieb normal beendet ist oder nicht; (17)Erzeuge die Lesedaten; (18)Erzeuge einen anomalen Endstatus; (19)Erzeuge den normalen Endstatus; (20)Sende die Befehlsendenachricht an die Kanaleinheit 3; (21)Warte auf eine Unterbrechung;
Die Fig. 6 zeigt ein Blockdiagramm eines Controllers,
z. B. 13-0, bei welchem: 61 ein Mikroprozessor (MPU) zur
Ausführung des Flußdiagramms in Fig. 5 und anderer
Operationen in dem Controller ist; 62 eine Protokollsteuerschaltung
zur Steuerung der Schnittstelle zwischen
dem Controller, z. B. 13-0, und der Kanaleinheit 3
ist; 63 ein nur Lesespeicher (ROM) zur Speicherung
eines Mikroprogramms für die MPU 61 ist; 64 ein Speicher
mit wahlfreiem Zugriff RAM zur temporären
Speicherung verschiedener Daten ist; 65 eine Gruppe von
externen Registern zur Schnittstellenverbindung zwischen
der MPU 61 und anderen externen Schaltungen ist;
66 ein Satz von Treibern/Empfängern für die Kommunikationsverbindung
zwischen den Controllern und den
I/O-Einrichtungen ist; 67 ein Datenpuffer von 128 Bytes
ist; 68 eine Transfersteuerschaltung zur Steuerung der
Zeitlagen und der Richtung des Datentransfers zwischen
dem Puffer 67 und der Protokollsteuerung 62 ist; 69 ein
Ein-Byte-Pufferregister ist; 611 ein Taktgenerator ist,
612 ein Adressendecoder zur Decodierung des Adressensignals
von der MPU 61 und zur Lieferung eines
Chip-Auswahlsignals für das ROM 63, das RAM 64 und die
externen Register 65 und die Protokollsteuerschaltung
62 ist; 613 eine Lese/Schreib-Zeitlagensteuerschaltung
für Lese- und Schreibbetriebe der MPU 61 von und zu
Elementen 62 bis 65 ist; 614 eine Rückstellschaltung
zur Initialisierung der gesamten Steuerschaltung bei
Einschalten des Controllers 13-0 ist; und 615 ein Satz
von Treibern/Empfängern für die Vielzweckschnittstelle
12 zwischen dem Controller 13-0 und der Kanaleinheit 3
ist.
Es wird darauf hingewiesen, daß das Struktur- und/oder
Mikroprogramm der Controller 13-0 bis 13-m jeweils
voneinander abweichen kann, abhängig von dem Typ der
I/O-Einrichtungen 11-0 bis 11-n, die an sie angeschlossen
sind.
Auch wird der in der Kanaleinheit 3 von dem gemeinsamen
Lesebyte erzeugte Endstatus zu dem Controller 13-0,
beispielsweise, gesendet, so daß das Statusformat für
beliebige Controller und beliebige Software dafür
gleich sein kann.
Die Fig. 7 zeigt eine Bitkonfiguration des Endstatus
eines Einrichtungsstatuswortes oder DSW, welches in dem
DCR 0 in der Kanaleinheit 3 erzeugt wird. Die Bedeutung
von jedem Bit des DSW ist wie folgt:
Die Bits 11 (CE), 10 (DE), 7 (PCI), 3 (CDC) und 2 (CCC)
werden durch die Kanaleinheit 3 bestimmt, während das
Bit 12 (BSY) von dem Status der Schnittstelle zwischen
der Kanaleinheit 3 und z. B. dem Controller 13-0 abgeleitet
wird, und die Bits 9 (UC), 8 (UE), 6 (IL), 5
(PC) und 4 (OPC) von dem gemeinsamen Lesebyte
abgeleitet werden. Falls ein I/O-Betrieb mit einem
normalen Status endet, sind lediglich die Bits 11 (CE)
und 10 (DE) "1" und alle anderen Bits sind "0". Im
Falle eines abnormen Endes wird, außer den Bits 11 und
10 eines der Bits 9 (UC), 8 (UE), 6 (IL) und 4 (OPC)
auch zu "1".
Ein beispielhaftes Format des gemeinsamen Lesebytes ist
in Fig. 8 gezeigt. Das gemeinsame Lesebyte besteht
tatsächlich aus acht (8) Bytes, und diesen folgen
individuelle Lesebytes. Verschiedene Statusinformation
der I/O-Einrichtung wird in dem dritten Byte (Byte 2)
angezeigt. Das Einheit-Ausnahme-Bit (UC) in dem DSW
wird durch das Dateimarkierungsbit und das
Ende-des-Mediums (EOM) Bit in dem gemeinsamen Lesebit
bestimmt. Das Bit für inkorrekte Länge (IL) in dem DSW
wird durch ein Indikatorbit (ILI) für inkorrekte Länge
in dem gemeinsamen Lesebit bestimmt. Die Bits für
Einheits-Prüfung (UC), Programmprüfung (PC) und
Operator-Ruf (OPC) werden durch den Wert des Leseschlüssels,
z. B. Bits 3 bis 0 des Byte 2 des gemeinsamen
Lesebytes, bestimmt. Das achte Byte (Byte 7) des
gemeinsamen Lesebytes zeigt die Anzahl der Bytes in den
folgenden individuellen Lesebytes an. Die Zahl (1) der
einzelnen Lesebytes ist gleich der Anzahl der
I/O-Einrichtungen, die mit dem verwendeten Controller
verbunden sind.
Die obige Beschreibung dient lediglich zur Veranschaulichung
des Prinzips der vorliegenden Erfindung. Da
eine Vielzahl von Modifikationen und Änderungen dem
Durchschnittsfachmann ohne erfinderisches Zutun geläufig
sind und einfallen, ist es nicht erwünscht, die
vorliegende Erfindung genau auf den beschriebenen
Aufbau und den beschriebenen Betrieb zu beschränken.
Dementsprechend fallen alle geeigneten Modifikationen
und Äquivalente, auf die man zurückgreifen könnte, in
den Schutzumfang der vorliegenden Erfindung und der
Ansprüche.
Claims (6)
1. Datenverarbeitungssystem mit:
einer zentralen Prozessoreinheit;
einer Hauptspeichereinheit, die wirkungsmäßig mit der zentralen Prozessoreinheit verbunden ist, um wenigstens ein Einrichtungssteuerwort zu speichern, welches einen Kanalbefehlsteil einschließt, der wenigstens einen Kanalbefehlscode, eine Datenlänge und eine Datenadresse umfaßt, und einen I/O-Befehlsteil, der wenigstens einen I/O-Befehlscode und eine Datenlänge hat;
einem I/O-Controller, der Einrichtungen zum Decodieren des I/O-Befehlsteils und zur Herstellung einer Datentransferanforderung in Übereinstimmung mit dem I/O-Befehlsteil hat;
einer I/O-Einrichtung, die wirkungsmäßig mit dem genannten I/O-Controller verbunden ist; und
einer Kanaleinheit, die wirkungsmäßig mit der genannten zentralen Prozessoreinheit, der genannten Hauptspeichereinheit und dem genannten I/O-Controller verbunden ist und enthält -
wenigstens ein Einrichtungssteuerregister zum Halten der Einrichtungssteuerwortes, welches von der genannten Hauptspeichereinheit ausgelesen wird;
Einrichtungen zum Übertragen des I/O-Befehlsteils des Einrichtungssteuerwortes zu dem genannten I/O-Controller;
Einrichtungen zum Vorbereiten eines Datentransfers zwischen der genannten Kanaleinheit und der genannten Hauptspeichereinheit in Übereinstimmung mit dem Kanalbefehlsteil des Einrichtungssteuerwortes; und
Einrichtungen zum Durchführen des Datentransfers zwischen der genannten Kanaleinheit und der genannten Hauptspeichereinheit in Abhängigkeit von der Datentransferanforderung von dem genannten I/O-Controller.
einer zentralen Prozessoreinheit;
einer Hauptspeichereinheit, die wirkungsmäßig mit der zentralen Prozessoreinheit verbunden ist, um wenigstens ein Einrichtungssteuerwort zu speichern, welches einen Kanalbefehlsteil einschließt, der wenigstens einen Kanalbefehlscode, eine Datenlänge und eine Datenadresse umfaßt, und einen I/O-Befehlsteil, der wenigstens einen I/O-Befehlscode und eine Datenlänge hat;
einem I/O-Controller, der Einrichtungen zum Decodieren des I/O-Befehlsteils und zur Herstellung einer Datentransferanforderung in Übereinstimmung mit dem I/O-Befehlsteil hat;
einer I/O-Einrichtung, die wirkungsmäßig mit dem genannten I/O-Controller verbunden ist; und
einer Kanaleinheit, die wirkungsmäßig mit der genannten zentralen Prozessoreinheit, der genannten Hauptspeichereinheit und dem genannten I/O-Controller verbunden ist und enthält -
wenigstens ein Einrichtungssteuerregister zum Halten der Einrichtungssteuerwortes, welches von der genannten Hauptspeichereinheit ausgelesen wird;
Einrichtungen zum Übertragen des I/O-Befehlsteils des Einrichtungssteuerwortes zu dem genannten I/O-Controller;
Einrichtungen zum Vorbereiten eines Datentransfers zwischen der genannten Kanaleinheit und der genannten Hauptspeichereinheit in Übereinstimmung mit dem Kanalbefehlsteil des Einrichtungssteuerwortes; und
Einrichtungen zum Durchführen des Datentransfers zwischen der genannten Kanaleinheit und der genannten Hauptspeichereinheit in Abhängigkeit von der Datentransferanforderung von dem genannten I/O-Controller.
2. Kanalsteuersystem nach Anspruch 1, ferner mit einem
unterschiedlichen Typ eines I/O-Controllers, der
wirkungsmäßig mit der genannten Kanaleinheit und einer
I/O-Einrichtung von unterschiedlichem Typ verbunden
ist, welche wirkungsmäßig mit dem genannten
I/O-Controller von unterschiedlichem Typ verbunden ist,
und
bei dem das wenigstens eine Einrichtungssteuerwort ein erstes Einrichtungssteuerwort enthält, welches der genannten I/O-Einrichtung entspricht, und ein zweites Einrichtungssteuerwort, welches der I/O-Einrichtung von unterschiedlichem Typ entspricht und in der genannten Hauptspeichereinrichtung gespeichert und Kanalbefehls teile mit demselben Befehlsformat und I/O-Befehlsteile mit unterschiedlichen Befehlsformen hat.
bei dem das wenigstens eine Einrichtungssteuerwort ein erstes Einrichtungssteuerwort enthält, welches der genannten I/O-Einrichtung entspricht, und ein zweites Einrichtungssteuerwort, welches der I/O-Einrichtung von unterschiedlichem Typ entspricht und in der genannten Hauptspeichereinrichtung gespeichert und Kanalbefehls teile mit demselben Befehlsformat und I/O-Befehlsteile mit unterschiedlichen Befehlsformen hat.
3. Kanalsteuereinheit nach Anspruch 2, bei der der
Kanalbefehlsteil und der I/O-Befehlsteil von jedem
Einrichtungssteuerwort zusammen zu der entsprechenden
Kanaleinheit gesendet werden.
4. Kanalsteuersystem für ein Datenverarbeitungssystem
mit einer Hauptspeichereinheit und wenigstens einem
I/O-Controller, der wirkungsmäßig mit wenigstens einer
I/O-Einrichtung verbunden ist, bei welchem die Hauptspeichereinheit
wenigstens ein Einrichtungssteuerwort
speichert, welches einen Kanalbefehlsteil und einen
I/O-Befehlsteil enthält, und der I/O-Controller eine
Datentransferanforderung in Abhängigkeit von dem
I/O-Befehlsteil des ihm entsprechenden Einrichtungssteuerwortes
erzeugt, welches Kanalsteuersystem umfaßt:
wenigstens ein Einrichtungssteuerregister, das wirkungsmäßig mit der genannten Hauptspeichereinheit verbunden ist, um das Einrichtungssteuerwort von der Hauptspeichereinheit zu empfangen und zu speichern;
Einrichtungen zum Übertragen des I/O-Befehlsteils des Einrichtungssteuerwortes zu dem I/O-Controller;
Einrichtungen zum Vorbereiten eines Datentransfers zwischen dem genannten Kanalsteuersystem und der Hauptspeichereinheit in Abhängigkeit von dem Kanalbefehlsteil des Einrichtungssteuerwortes; und
Einrichtungen zum Durchführen des Datentransfers zwischen dem genannten Kanalsteuersystem und der Hauptspeichereinheit in Abhängigkeit von der Datentransferanforderung von dem I/O-Controller.
wenigstens ein Einrichtungssteuerregister, das wirkungsmäßig mit der genannten Hauptspeichereinheit verbunden ist, um das Einrichtungssteuerwort von der Hauptspeichereinheit zu empfangen und zu speichern;
Einrichtungen zum Übertragen des I/O-Befehlsteils des Einrichtungssteuerwortes zu dem I/O-Controller;
Einrichtungen zum Vorbereiten eines Datentransfers zwischen dem genannten Kanalsteuersystem und der Hauptspeichereinheit in Abhängigkeit von dem Kanalbefehlsteil des Einrichtungssteuerwortes; und
Einrichtungen zum Durchführen des Datentransfers zwischen dem genannten Kanalsteuersystem und der Hauptspeichereinheit in Abhängigkeit von der Datentransferanforderung von dem I/O-Controller.
5. Verfahren zur Steuerung einer Kanaleinheit in einem
Datenverarbeitungssystem mit einer Hauptspeichereinheit
und wenigstens einem I/O-Controller, der wirkungsmäßig
mit wenigstens einer I/O-Einrichtung verbunden ist, bei
welchem die Hauptspeichereinheit wenigstens ein
Einrichtungssteuerwort speichert, welches dem
I/O-Controller entspricht, welches genannte Verfahren
die folgenden Schritte umfaßt:
- (a) Speichern eines Einrichtungssteuerblockes in der Kanaleinheit, einschließlich des Einrichtungssteuerwortes eines Restbytezählers und Statusdaten, wobei das Einrichtungssteuerwort einen Kanalbefehlsteil und einen I/O-Befehlsteil enthält;
- (b) Übertragen des I/O-Befehlsteils des Einrichtungssteuerwortes zu dem I/O-Controller;
- (c) Vorbereiten des Datentransfers zwischen der Kanaleinheit und der Hauptspeichereinheit in Abhängigkeit von dem Kanalbefehlsteil des Einrichtungssteuerwortes; und
- (d) Durchführen des Datentransfers zwischen der Kanaleinheit und der Hauptspeichereinheit in Abhängigkeit von der Datentransferanforderung von dem I/O-Controller.
6. Verfahren nach Anspruch 5, bei dem der Kanalbefehlsteil
wenigstens einen Kanalbefehlscode, eine Datenlänge
und eine Datenadresse und der I/O-Befehlsteil wenigstens
einen I/O-Befehlscode und die Datenlänge enthält,
und
bei dem der Schritt (c) die Speicherung der Datenlänge in einem Bytelängenregister umfaßt.
bei dem der Schritt (c) die Speicherung der Datenlänge in einem Bytelängenregister umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61180808A JPS6336461A (ja) | 1986-07-31 | 1986-07-31 | 汎用チャネル制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3725343A1 true DE3725343A1 (de) | 1988-02-04 |
DE3725343C2 DE3725343C2 (de) | 1996-05-23 |
Family
ID=16089714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3725343A Expired - Fee Related DE3725343C2 (de) | 1986-07-31 | 1987-07-30 | Vielzweck-Kanalsteuersystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US5031091A (de) |
JP (1) | JPS6336461A (de) |
DE (1) | DE3725343C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0326696A2 (de) * | 1988-01-29 | 1989-08-09 | Hewlett-Packard Company | Hybrider Übertragungsverbindungsadapter mit Ein-/Ausgabe- und Datenübertragungstechnologie |
DE3828626A1 (de) * | 1988-08-19 | 1990-02-22 | Sir Consulting Gmbh | System zum verbinden eines geraets mit einem pc |
EP0389046A2 (de) * | 1989-03-23 | 1990-09-26 | Koninklijke Philips Electronics N.V. | Intelligenter Ein-/Ausgabeprozessor und Datenverarbeitungssystem |
DE4135031A1 (de) * | 1990-10-26 | 1992-04-30 | Mitsubishi Electric Corp | Eingabe/ausgabeeinrichtungen |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5193199A (en) * | 1988-04-14 | 1993-03-09 | Zilog, Inc. | Device and method for programming critical hardware parameters |
US5220673A (en) * | 1988-04-14 | 1993-06-15 | Zilog, Inc. | Device and method for programming critical hardware parameters |
US5182800A (en) * | 1990-11-16 | 1993-01-26 | International Business Machines Corporation | Direct memory access controller with adaptive pipelining and bus control features |
JP2550444B2 (ja) * | 1991-03-07 | 1996-11-06 | 富士通株式会社 | デバイス制御装置 |
WO1992021224A2 (en) * | 1991-05-29 | 1992-12-10 | Maxoptix Corporation | Optical disk drive assembly having selectable compression and emulation |
JPH0561820A (ja) * | 1991-06-24 | 1993-03-12 | Mitsubishi Electric Corp | 入出力装置 |
US5408612A (en) * | 1992-09-09 | 1995-04-18 | Digital Equipment Corporation | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register |
US5517670A (en) * | 1992-12-30 | 1996-05-14 | International Business Machines Corporation | Adaptive data transfer channel employing extended data block capability |
US5682551A (en) * | 1993-03-02 | 1997-10-28 | Digital Equipment Corporation | System for checking the acceptance of I/O request to an interface using software visible instruction which provides a status signal and performs operations in response thereto |
US5377337A (en) * | 1993-06-08 | 1994-12-27 | International Business Machines Corporation | Method and means for enabling virtual addressing control by software users over a hardware page transfer control entity |
JP2683489B2 (ja) * | 1993-08-11 | 1997-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ転送制御装置 |
US5734924A (en) * | 1993-08-27 | 1998-03-31 | Advanced System Products, Inc. | System for host accessing local memory by asserting address signal corresponding to host adapter and data signal indicating address of location in local memory |
JP2972501B2 (ja) * | 1993-09-20 | 1999-11-08 | 富士通株式会社 | I/oサブシステム及びi/oサブシステムにおける排他制御方法 |
US5860022A (en) * | 1994-07-26 | 1999-01-12 | Hitachi, Ltd. | Computer system and method of issuing input/output commands therefrom |
US5809285A (en) * | 1995-12-21 | 1998-09-15 | Compaq Computer Corporation | Computer system having a virtual drive array controller |
US5984498A (en) * | 1996-11-21 | 1999-11-16 | Quantum Conveyor Systems, Inc. | Device controller with intracontroller communication capability, conveying system using such controllers for controlling conveying sections and methods related thereto |
JP2008039324A (ja) * | 2006-08-08 | 2008-02-21 | Toshiba Kyaria Kk | 空気調和機の室内機 |
US7500023B2 (en) * | 2006-10-10 | 2009-03-03 | International Business Machines Corporation | Facilitating input/output processing by using transport control words to reduce input/output communications |
US7502873B2 (en) * | 2006-10-10 | 2009-03-10 | International Business Machines Corporation | Facilitating access to status and measurement data associated with input/output processing |
US8166206B2 (en) * | 2008-02-14 | 2012-04-24 | International Business Machines Corporation | Cancel instruction and command for determining the state of an I/O operation |
US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
US7890668B2 (en) | 2008-02-14 | 2011-02-15 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
US7899944B2 (en) * | 2008-02-14 | 2011-03-01 | International Business Machines Corporation | Open exchange limiting in an I/O processing system |
US8095847B2 (en) * | 2008-02-14 | 2012-01-10 | International Business Machines Corporation | Exception condition handling at a channel subsystem in an I/O processing system |
US7917813B2 (en) * | 2008-02-14 | 2011-03-29 | International Business Machines Corporation | Exception condition determination at a control unit in an I/O processing system |
US8176222B2 (en) * | 2008-02-14 | 2012-05-08 | International Business Machines Corporation | Early termination of an I/O operation in an I/O processing system |
US7840717B2 (en) * | 2008-02-14 | 2010-11-23 | International Business Machines Corporation | Processing a variable length device command word at a control unit in an I/O processing system |
US8082481B2 (en) * | 2008-02-14 | 2011-12-20 | International Business Machines Corporation | Multiple CRC insertion in an output data stream |
US8478915B2 (en) | 2008-02-14 | 2013-07-02 | International Business Machines Corporation | Determining extended capability of a channel path |
US8117347B2 (en) | 2008-02-14 | 2012-02-14 | International Business Machines Corporation | Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system |
US8196149B2 (en) * | 2008-02-14 | 2012-06-05 | International Business Machines Corporation | Processing of data to determine compatability in an input/output processing system |
US8214562B2 (en) * | 2008-02-14 | 2012-07-03 | International Business Machines Corporation | Processing of data to perform system changes in an input/output processing system |
US7908403B2 (en) * | 2008-02-14 | 2011-03-15 | International Business Machines Corporation | Reserved device access contention reduction |
US8312189B2 (en) * | 2008-02-14 | 2012-11-13 | International Business Machines Corporation | Processing of data to monitor input/output operations |
US7937507B2 (en) * | 2008-02-14 | 2011-05-03 | International Business Machines Corporation | Extended measurement word determination at a channel subsystem of an I/O processing system |
US7941570B2 (en) * | 2008-02-14 | 2011-05-10 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
US8001298B2 (en) * | 2008-02-14 | 2011-08-16 | International Business Machines Corporation | Providing extended measurement data in an I/O processing system |
US8108570B2 (en) * | 2008-02-14 | 2012-01-31 | International Business Machines Corporation | Determining the state of an I/O operation |
US7840718B2 (en) * | 2008-02-14 | 2010-11-23 | International Business Machines Corporation | Processing of data to suspend operations in an input/output processing log-out system |
US7904605B2 (en) * | 2008-02-14 | 2011-03-08 | International Business Machines Corporation | Computer command and response for determining the state of an I/O operation |
US7904606B2 (en) * | 2008-07-31 | 2011-03-08 | International Business Machines Corporation | Transport control channel program chain linked branching |
US7937504B2 (en) * | 2008-07-31 | 2011-05-03 | International Business Machines Corporation | Transport control channel program message pairing |
US8055807B2 (en) * | 2008-07-31 | 2011-11-08 | International Business Machines Corporation | Transport control channel program chain linking including determining sequence order |
US8332542B2 (en) * | 2009-11-12 | 2012-12-11 | International Business Machines Corporation | Communication with input/output system devices |
US20120278819A1 (en) * | 2011-04-26 | 2012-11-01 | Byungcheol Cho | Polling-driven device driver interface |
US8738811B2 (en) | 2011-06-01 | 2014-05-27 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8583988B2 (en) | 2011-06-01 | 2013-11-12 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
US8364854B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8364853B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8677027B2 (en) | 2011-06-01 | 2014-03-18 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8312176B1 (en) | 2011-06-30 | 2012-11-13 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8346978B1 (en) | 2011-06-30 | 2013-01-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8473641B2 (en) | 2011-06-30 | 2013-06-25 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8549185B2 (en) | 2011-06-30 | 2013-10-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8918542B2 (en) | 2013-03-15 | 2014-12-23 | International Business Machines Corporation | Facilitating transport mode data transfer between a channel subsystem and input/output devices |
US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
US11502812B1 (en) * | 2021-07-14 | 2022-11-15 | Skyworks Solutions, Inc. | Data protocol over clock line |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4272815A (en) * | 1978-01-20 | 1981-06-09 | Hitachi, Ltd. | Channel control system for controlling data transfer through a plurality of channels with priority assignment |
DE3241402A1 (de) * | 1982-11-09 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum steuern des datentransfers zwischen einem datensender und einem datenempfaenger ueber einen bus mit hilfe einer am bus angeschlossenen steuereinrichtung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3728693A (en) * | 1972-04-28 | 1973-04-17 | Burroughs Corp | Programmatically controlled interrupt system for controlling input/output operations in a digital computer |
US3898623A (en) * | 1973-06-05 | 1975-08-05 | Ibm | Suspension and restart of input/output operations |
US4053950A (en) * | 1976-04-30 | 1977-10-11 | International Business Machines Corporation | Residual status reporting during chained cycle steal input/output operations |
US4495564A (en) * | 1981-08-10 | 1985-01-22 | International Business Machines Corporation | Multi sub-channel adapter with single status/address register |
US4604709A (en) * | 1983-02-14 | 1986-08-05 | International Business Machines Corp. | Channel communicator |
US4549263A (en) * | 1983-02-14 | 1985-10-22 | Texas Instruments Incorporated | Device interface controller for input/output controller |
US4901232A (en) * | 1983-05-19 | 1990-02-13 | Data General Corporation | I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor |
US4754399A (en) * | 1983-12-28 | 1988-06-28 | Hitachi, Ltd. | Data transfer control system for controlling data transfer between a buffer memory and input/output devices |
US4750107A (en) * | 1985-01-07 | 1988-06-07 | Unisys Corporation | Printer-tape data link processor with DMA slave controller which automatically switches between dual output control data chomels |
-
1986
- 1986-07-31 JP JP61180808A patent/JPS6336461A/ja active Granted
-
1987
- 1987-07-30 DE DE3725343A patent/DE3725343C2/de not_active Expired - Fee Related
-
1989
- 1989-11-08 US US07/433,435 patent/US5031091A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4272815A (en) * | 1978-01-20 | 1981-06-09 | Hitachi, Ltd. | Channel control system for controlling data transfer through a plurality of channels with priority assignment |
DE3241402A1 (de) * | 1982-11-09 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum steuern des datentransfers zwischen einem datensender und einem datenempfaenger ueber einen bus mit hilfe einer am bus angeschlossenen steuereinrichtung |
Non-Patent Citations (1)
Title |
---|
US-Z.: WILES, Mike, F., LAMB, S., Special-pur poseprocessor makes short work of host's I/O chores, In: Electronics, May 19, 1981, S. 165-168 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0326696A2 (de) * | 1988-01-29 | 1989-08-09 | Hewlett-Packard Company | Hybrider Übertragungsverbindungsadapter mit Ein-/Ausgabe- und Datenübertragungstechnologie |
EP0326696A3 (de) * | 1988-01-29 | 1991-07-24 | Hewlett-Packard Company | Hybrider Übertragungsverbindungsadapter mit Ein-/Ausgabe- und Datenübertragungstechnologie |
DE3828626A1 (de) * | 1988-08-19 | 1990-02-22 | Sir Consulting Gmbh | System zum verbinden eines geraets mit einem pc |
EP0389046A2 (de) * | 1989-03-23 | 1990-09-26 | Koninklijke Philips Electronics N.V. | Intelligenter Ein-/Ausgabeprozessor und Datenverarbeitungssystem |
EP0389046A3 (de) * | 1989-03-23 | 1991-12-11 | Koninklijke Philips Electronics N.V. | Intelligenter Ein-/Ausgabeprozessor und Datenverarbeitungssystem |
DE4135031A1 (de) * | 1990-10-26 | 1992-04-30 | Mitsubishi Electric Corp | Eingabe/ausgabeeinrichtungen |
US5444852A (en) * | 1990-10-26 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space |
Also Published As
Publication number | Publication date |
---|---|
DE3725343C2 (de) | 1996-05-23 |
US5031091A (en) | 1991-07-09 |
JPS6336461A (ja) | 1988-02-17 |
JPH0426743B2 (de) | 1992-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3725343C2 (de) | Vielzweck-Kanalsteuersystem | |
DE2856483C2 (de) | ||
DE2714805C2 (de) | ||
DE2657848C2 (de) | ||
DE4135749B4 (de) | Prozessormodul für eine programmierbare Steuerung mit einer intelligenten Funktionsmodulschnittstelle | |
DE3204905C2 (de) | ||
DE2755952C2 (de) | ||
DE2703394A1 (de) | Datenverarbeitungssystem | |
DE3152435C2 (de) | ||
DE1524102C3 (de) | Elektronische, aus Baueinheiten aufgebaute Datenverarbeitungsmaschine | |
DE3704056A1 (de) | Peripherer dma-controller fuer datenerfassungssysteme | |
DE2243956A1 (de) | Speicherprogrammierte datenverarbeitungsanlage | |
DE2750721A1 (de) | Ein/ausgabe-system | |
DE2411963B2 (de) | Datenverarbeitungsanlage | |
DE2806045A1 (de) | Dv-system mit pufferspeicher | |
DE4018481C2 (de) | ||
EP0006164A1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE2721623A1 (de) | System zur bearbeitung eines zielsystemprogrammes | |
DE1499206C3 (de) | Rechenanlage | |
DE60027357T2 (de) | Eine Unterbrechungssteuerung und ein Mikrorechner, der diese Unterbrechungssteuerung beinhaltet | |
EP0701204A2 (de) | Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür | |
DE19900251B4 (de) | Vorrichtung und Verfahren zum Steuern eines vielseitigen USB-Endpunktkanals | |
DE2935101C2 (de) | ||
DE112019000460T5 (de) | Adapter für direkten speicherzugriff | |
DE2609698C2 (de) | Elektronischer Rechner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |