DE3724795A1 - D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie - Google Patents

D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie

Info

Publication number
DE3724795A1
DE3724795A1 DE19873724795 DE3724795A DE3724795A1 DE 3724795 A1 DE3724795 A1 DE 3724795A1 DE 19873724795 DE19873724795 DE 19873724795 DE 3724795 A DE3724795 A DE 3724795A DE 3724795 A1 DE3724795 A1 DE 3724795A1
Authority
DE
Germany
Prior art keywords
converter
output
resistors
logarithmic characteristic
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873724795
Other languages
English (en)
Inventor
Thomas Wanisch
Heribert Parsiegla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WANISCH JOSEF THOMAS
Original Assignee
WANISCH JOSEF THOMAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WANISCH JOSEF THOMAS filed Critical WANISCH JOSEF THOMAS
Priority to DE19873724795 priority Critical patent/DE3724795A1/de
Publication of DE3724795A1 publication Critical patent/DE3724795A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/02—Reversible analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Stand der Technik
Um bei der Digitalisierung von Musik und Sprache das Quantisierungsrauschen bei kleinen Amplituden der Signale zu senken, werden A/D- und D/A-Wandler verwendet, die eine möglichst logarithmische Kennlinie haben.
Stand der Technik ist es, lineare Wandler, denen logarithmische Verstärker vorgeschaltet bzw. nachgeschaltet werden, zu verwenden oder die Kennlinien der Wandler werden unter Verwendung von nichtlinearen Bauteilen (Dioden, Transistoren) gekrümmt.
Nachteilig ist dabei der hohe Aufwand und die hohe Temperaturabhängigkeit der nichtlinearen Bauteile.
Ein anderes Verfahren kodiert unter Erhöhung der Wortbreite das Bit-Muster, wodurch ebenfalls der Aufwand steigt. (siehe Pat. Nr. 31 20 669.)
Aufgabe der Erfindung ist es, einen logarithmischen D/A-A/D-Wandler zu beschreiben, der mit linearen Bauteilen bei geringem Aufwand und ohne Abgleich arbeitet und nahezu frei von Temperaturdrift ist.
Schaltungsbeschreibung am Beispiel eines 8-Bit-Wandlers (Bild 1)
Bei der Berechnung des R2R-Widerstandsnetzwerkes ergibt sich:
N ist der binäre Zahlenwert, der sich aus den Stellungen der Analogschalter ergibt.
A = Ausgang
E = Eingang
Bei der Berechnung des Eingangs (7) in Abhängigkeit des Ausgangs (6) und des Referenzeingangs (4) ergibt sich:
Bei Gleichsetzung der Formeln 1 und 2 ergibt sich:
1024A = N (URef + 7A)
1024A = N · URef + 7A N
1024 - 7A N = N URef
A (1024 - 7N) = N URef
Der so ausgebildete Ausgangswert (Bild 3) wird mit dem hochwertigsten Bit durch den OP (12) gedreht (Bild 2). Die Funktion ist in Bild 4 dargestellt.
Durch Vorschalten eines Sukzessiven-Approximations-Registers (14) (Bild 2) und eines Komparators (13) wird die Schaltung aus Bild 1 zu einem A/D-Wandler erweitert. Der Komparator (13) vergleicht dabei ständig den Analog-Eingang mit dem Analog-Ausgang. Das Ergebnis wird in Abhängigkeit des hochwertigsten Bits mit dem Gatter (10) gedreht und dem Approximations-Register rückgemeldet. Mit dem Tri-State-Treiber (9) können die Ausgänge des Approximations-Registers hochohmig geschaltet werden, wodurch sich die Gesamtschaltung als A/D- und als D/A-Wandler nutzen läßt.

Claims (6)

1. D/A-Wandler und A/D-Wandler mit näherungsweise idealer logarithmischer Kennlinie, dadurch gekennzeichnet, daß ein R2R-Widerstandsnetzwerk so angeordnet ist, daß am Ausgang ein Spannungssignal zur Verfügung steht, welches mit einem Treiber (1) niederohmig gemacht wird und als Ausgang des A/D-Wandlers verwendet wird und gleichzeitig über zwei in Reihe geschaltete Widerstände (2) (3) mit dem Referenzeingang (4) verbunden ist, wobei der Mittelabgriff der zwei Widerstände, nachdem er mit dem Treiber (5) niederohmig gemacht wurde, als Spannungseingang für das R2R-Widerstandsnetzwerk verwendet wird.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die beschriebene D/A-Wandler-Schaltung mit Hilfe eines Sukzessiven-Approximations-Registers zum A/D-Wandler mit logarithmischer Kennlinie erweitert wird.
3. Einrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß hinter dem Sukzessiven-Approximations-Register ein Tri-State-Treiber (9) geschaltet wird, so daß die Gesamtschaltung als A/D- und D/A-Wandler genutzt werden kann.
4. Einrichtung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Widerstände (3) und (2) durch ein komplexes Netzwerk ersetzt werden, um die Kennlinie weiter zu verbessern.
5. Einrichtung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß der Ausgang der D/A-Wandlerschaltung durch das hochwertigste Bit gedreht wird.
6. Einrichtung nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß der Referenzeingang der D/A-Wandlerschaltung durch das hochwertigste Bit gedreht wird.
DE19873724795 1987-07-27 1987-07-27 D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie Withdrawn DE3724795A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873724795 DE3724795A1 (de) 1987-07-27 1987-07-27 D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873724795 DE3724795A1 (de) 1987-07-27 1987-07-27 D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie

Publications (1)

Publication Number Publication Date
DE3724795A1 true DE3724795A1 (de) 1989-02-09

Family

ID=6332424

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873724795 Withdrawn DE3724795A1 (de) 1987-07-27 1987-07-27 D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie

Country Status (1)

Country Link
DE (1) DE3724795A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202470A1 (de) 2014-02-11 2015-08-13 Continental Teves Ag & Co. Ohg Additive DA-Wandlung über einen einzigen R2R-Netzwerk-Zweig

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202470A1 (de) 2014-02-11 2015-08-13 Continental Teves Ag & Co. Ohg Additive DA-Wandlung über einen einzigen R2R-Netzwerk-Zweig
DE102014202470B4 (de) 2014-02-11 2023-01-12 Continental Automotive Technologies GmbH Additive DA-Wandlung über einen einzigen R2R-Netzwerk-Zweig

Similar Documents

Publication Publication Date Title
DE69726613T2 (de) Verfahren und vorrichtung zur konvertierung einer analogen stromstärke in ein digitales signal
DE10255354B3 (de) A/D-Wandler mit minimiertem Umschaltfehler
DE2511360C3 (de) Seriell-paralleler Analog-Digital-Umsetzer
DE112006001444B4 (de) Gegenkopplungsschaltung und Verfahren und Vorrichtung zur Realisierung von Impedanzanpassung auf einem Chip für eine Übertragungsleitung mittels derselben
DE4002677A1 (de) Doppel-analog-digital-wandler mit einem einzigen folgeapproximationsregister
DE102019120385A1 (de) Analog-digital-wandler mit wechselrichter-basiertem verstärker
DE3100154A1 (de) "offset digital zitter generator"
DE102014020062B3 (de) Verstärkungssystem mit Digital-Analog-Wandler (DAWs) und Ausgangsstufen der DAWs
DE60022294T2 (de) Analog-Digital-Wandleranordnung
DE60312641T2 (de) Ein stromgesteuerter Digital Analog Wandler mit gleichbleibender Genauigkeit
DE2411062C3 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE60017937T2 (de) Digital zu analog-wandler
DE102008050001B4 (de) Digital-Analog-Umsetzer
DE3137590C2 (de)
DE4320691A1 (de) Digital/Analog-Wandler
DE2411069C3 (de) Dynamisch vorgespannte Differentialverstarkeranordnung
DE3724795A1 (de) D/a- und a/d-wandler mit naeherungsweise idealer logarithmischer kennlinie
DE4435428B4 (de) Analog/Digital-Wandler
EP0122300B1 (de) Integrierte Schaltung zur Erzeugung einer mittels eines Digitalsignals einstellbaren Klemmenspannung
DE2906740A1 (de) Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens
DE102006047426B3 (de) Verstärkeranordnung mit einstellbarer Verstärkung sowie Verfahren zum Steuern eines Verstärkungsfaktors
DE4312697A1 (de) Vorrichtung zum Digitalisieren einer Analogspannung
DE2720980C3 (de) Schaltung zur Umwandlung eines analogen Signals in ein digitales Signal
DE1295631B (de) Vorrichtung zur Umsetzung der Amplitude eines sich aendernden Analogsignals in digitale Codekombinationen
DE102022210595A1 (de) Analog/Digital-Wandlereinrichtung und Verfahren zum Betreiben einer Analog/Digital-Wandlereinrichtung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee