DE3711604A1 - Phasentrennvorrichtung fuer mos-integrierte schaltkreise, insbesondere zur steuerung von filtern mit geschalteter kapazitaet - Google Patents
Phasentrennvorrichtung fuer mos-integrierte schaltkreise, insbesondere zur steuerung von filtern mit geschalteter kapazitaetInfo
- Publication number
- DE3711604A1 DE3711604A1 DE19873711604 DE3711604A DE3711604A1 DE 3711604 A1 DE3711604 A1 DE 3711604A1 DE 19873711604 DE19873711604 DE 19873711604 DE 3711604 A DE3711604 A DE 3711604A DE 3711604 A1 DE3711604 A1 DE 3711604A1
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- separation device
- phase separation
- circuit
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
- H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Pulse Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Phasentrennvorrichtung
für MOS-integrierte Schaltkreise, insbesondere
Schaltkreise der Digital-Analogmischart in VLSI-Technologie.
Insbesondere kann die Phasentrennvorrichtung gemäß der Erfindung
bei integrierten Schaltkreisen verwendet werden, die
eingebaute Filter mit geschalteter Kapazität aufweisen, bei
denen es zum richtigen Betrieb der Filter notwendig ist, daß
bei nur öffnenden und schließenden elektronischen Schaltern
auch ein kurzes gleichzeitiges Schließen vermieden wird.
In den letzten Jahren wurden integrierte Schaltkreise entwickelt,
die auf dem gleichen Chip mit digitalen Abschnitten
und mit analogen Abschnitten versehen waren, die alle in der
gleichen MOS-Technologie in VLSI (Very Large Scale Integration)
hergestellt waren. Unter den analogen Abschnitten sind
meistens immer Filter mit geschalteter Kapazität vorgesehen,
bei denen in bekannter Weise integrierte Kondensatoren abwechselnd
durch Eingangssignale geladen und zur Erdung entladen
werden, wobei elektronische Schalter verwendet werden,
die durch ein Taktsignal mit einer geeigneten Frequenz angetrieben
werden, die nebenbei zu Durchgangsfrequenzen des
Filters in Beziehung steht.
Derartige elektronische Schalter bestehen in bekannter Weise
aus Transistoren, deren Gates durch das von einer geeigneten
Quelle zugeführten Taktsignal angetrieben werden.
Bei der Ein-Kanal-Technologie (PMOS oder NMOS) sind die
Schalter einzelne Transistoren, während in der Doppel-Kanal-
Technologie (CMOS) sie aus einem Paar Transistoren bestehen,
die parallel durch die entsprechende wahre Form ( Φ )
und durch die umgekehrte Form () des Taktsignals gesteuert
werden.
Wieder sind im Fall der CMOS-Technologie und insbesondere im
Fall von Filtern mit geschalteter Kapazität zwei Schalter
oder zwei Paare von Transistoren, parallel geschaltet, vorgesehen, die
an einem Ende gemeinsam mit der geschalteten Kapazität und
mit dem anderen Ende zum einen mit dem Eingangssignal und zum anderen
mit der Erde verbunden sind. Auf diese Weise wird eines
der Transistorpaare durch die Taktsignale Φ₁ und ₁ gesteuert,
während das andere durch die Taktsignale Φ₂ und ₂
gesteuert wird, die die entgegengesetzte Phase in bezug zu
den ersten aufweisen. Die zwei Transistorpaare dürfen niemals
gleichzeitig freigegeben werden, auch nicht momentan,
um das Auftreten von momentanen Widerstandsbahnen zu vermeiden,
die die zu den zu filternden Eingangssignalen gehörenden
Grundladungen zerstreuen.
Mit anderen Worten, Φ₁ und Φ₂ dürfen "nicht überlappen", d.
h., wenn eine Phase hochgeht (der entsprechende Schalter
schließt), muß die andere Phase bereits unten sein (der entsprechende
Schalter muß bereits offen sein). Aus diesem
Grund werden sogenannte "Phasentrennvorrichtungs"-Schaltkreise
verwendet, die ausgehend von einem Grundtaktsignal,
zwei Signale in gegenüberliegender Phase erzeugen, die aus
einer Impulsfolge bestehen, die näher aneinanderliegen als
die, die das Grundtaktsignal bilden. Die Zeitdifferenz zwischen
der ansteigenden Kante von Φ₂ und der fallenden Kante
von Φ₁ (oder zwischen der ansteigenden Kante von Φ₁ und der
fallenden Kante von Φ₂) ist als "Trennzeit" t DIS bekannt.
Ein sehr einfacher bekannter Phasentrennvorrichtungsschaltkreis
besteht aus nur vier logischen Gates (die geeignet
bemessen sind, entsprechend der kapazitiven Last, gesehen
für die vier Leitungen der Phasen), wobei jedoch die
Trennzeit niemals von den Kanten unabhängig ist (die aufsteigenden
Zeiten und die fallenden Zeiten der erzeugten
Phasen) und somit ist nur eine sehr genaue Dimensionierung
der logischen Gates möglich, um zu verhindern, daß Φ₁ und
Φ₂ (oder ₁ und ₂) sich in einem bestimmten Zeitpunkt überlappen.
In bestimmten Fällen ist dies ein sehr großer Nachteil, insbesondere,
wenn Filter mit unterschiedlichen Frequenzen miteinander
verbunden werden müssen (ein bei 8 kHz abgetasteter
Filter und ein bei 128 kHz abgetasteter Filter), da, um die
Änderung der gesamten Frequenzantwort der zwei in Kaskadenschaltung
miteinander verbundenen Filter zu vermeiden, es erforderlich
ist, die einem Filter zugehörigen Phasen während
den Trennzeiten der zueinander gehörigen Phasen zu schalten,
wobei es nicht möglich ist, dies sicherzustellen, wenn eine
vollständig unkorrelierte Trennzeit für die Flanke bzw. Kante der erzeugten
Phasen nicht erhalten wird.
Um diesen Nachteil zu überwinden, wurde eine Phasentrennvorrichtung
der digitalen Art vorgeschlagen (im folgenden unter
Bezug auf Fig. 1 und 2 beschrieben), bei der zur Erzeugung
der Trennzeit ein Hilfstaktsignal CLKRIT mit einer höheren
Frequenz als das Grundsignal und hierzu voreilend verwendet
wird. Es ist dann jedoch notwendig, in der Nähe eine zusätzliche
Leitung für das Hilfstaktsignal vorzusehen, wodurch
Platz bei der Auslegung des integrierten Schaltkreises
verschwendet wird, und wobei weitere Schwierigkeiten in der
Auslegung infolge der Tatsache entstehen, daß es erforderlich
ist, die gewünschte Voreilung am Ende sowohl der Bahnen
von Φ und von CLKRIT zu erhalten. Weiter wird die Trennzeit
fest während der Auslegung des Schaltkreises eingestellt,
und es ist nicht erforderlich, sie später zu ändern, ohne
daß große Änderungen in der Auslegung erforderlich sind.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Phasentrennvorrichtung
zu schaffen, die, obwohl sie die Vorteile
der digitalen Phasentrennvorrichtung beibehält, die
Verwendung von Hilfstaktsignalen vermeidet, und weiter den
Platz für die Einnahme einer zugeordneten Leitung vermeidet,
und die entsprechend ebenfalls die kritische zeitliche
Abstimmung zwischen Φ und CLKRIT ausschaltet.
Weiter soll mit der vorliegenden Erfindung eine Phasentrennvorrichtung
geschaffen werden, mit der es einfach und sofort
möglich ist, den Schaltkreis zur Änderung der Phasentrennzeit
zu ändern.
Diese Aufgabe wird durch die in Anspruch 1 gekennzeichnete
Erfindung gelöst, d. h. mit einer Phasentrennvorrichtung für
MOS-integrierte Schaltkreise, insbesondere zur Steuerung von
Filtern mit geschalteter Kapazität mit einem NAND-Gate und
einem NOR-Gate, die jeweils mit einem ersten direkt durch
ein Taktsignal gesteuerten Eingang und mit einem zweiten
durch einen Schaltkreis gesteuerten Eingang versehen sind,
wobei der Schaltkreis eine verzögerte Form des gleichen Taktsignals
liefert, dadurch gekennzeichnet, daß der Schaltkreis
zur Schaffung der verzögerten Form des Taktsignals ein analoger
Verzögerungsschaltkreis ist, der einen durch das Taktsignal
gesteuerten Eingang aufweist.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus
den Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und wird im folgenden näher beschrieben.
Es zeigt
Fig. 1 ein Schaltbild der Phasentrennvorrichtung
der digitalen Art gemäß
dem Stand der Technik;
Fig. 2 verschiedene Diagramme der während
des Betriebs der Phasentrennvorrichtung
von Fig. 1 auftretenden
Wellenformen;
Fig. 3 ein Schaltbild der Phasentrennvorrichtung
gemäß der Erfindung; und
Fig. 4 eine Reihe von Diagrammen der Wellenform
während des Betriebs der Phasentrennvorrichtung
von Fig. 3.
Die in Fig. 1 und 2 dargestellte Phasentrennvorrichtung nach
dem Stand der Technik umfaßt ein NAND-Gate 10 und ein NOR-Gate
12, die jeweils an entsprechenden ersten Eingängen ein
gleiches Taktsignal Φ (dessen Verlauf in Fig. 2 dargestellt
ist) über entsprechende Leitungen 14, 16 empfangen. Das Signal
Φ liegt ebenfalls an einem Verzögerungsschaltkreis an,
der einen elektronischen Schalter 18 aufweist, an dem sich
zwei kaskadengeschaltete Inverter 20, 22 anschließen, zu
denen eine direkte Verbindung vorgesehen ist, die einen
zweiten elektronischen Schalter 24 umfaßt. Der Ausgang des
zweiten Inverters 22 liegt an den entsprechenden zweiten Anschlüssen
der zwei Gates 10, 12 an. Der Schalter wird mittels
eines Hilfstaktsignals CLKRIT mit einer höheren Frequenz als
Φ angetrieben, während seine negierte Form den Schalter
24 antreibt. Das Signal CLKRIT und seine negierte Form
werden durch nicht dargestellte Mittel erzeugt und
dem Schaltkreis zugeführt.
Wie man aus den Bildern von Fig. 2 sieht, führt das Hilfstaktsignal
CLKRIT eine Verzögerung in die Wellenform Φ RIT
ein, die am Ausgang des zweiten Inverters 22 erscheint, der
dem Signal Φ identisch ist, jedoch um eine Zeit t DIS verzögert
ist, die der Voreilung t ANT der Flanke des Hilfstaktsignals
in bezug auf Φ komplementär ist. Die zwei Wellenformen
Φ und Φ RIT , die den entsprechenden NAND- und NOR-Gates
10 und 12 zugeführt werden, erzeugen, wie dies für den Fachmann
ersichtlich ist, die Ausgangswellenformen ₁ und Φ₂ und
durch weiteres Umkehren in den Invertern 38, 40, erzeugen
sie wieder die Signale Φ₁ und ₂, und somit insgesamt die
wahre Form und die negierte Form von Φ₁, die Φ verdoppelt,
und die wahre und die negierte Form von Φ₂, die die nichtüberlappte
Form von ist.
Die Ausgänge der Gates 10 und 12 werden weiter durch die
Inverter 26, 28 umgekehrt, und bilden entsprechend die Signale
Φ₁ und ₂ während die wahren Ausgänge der Gates 10 und
12 die entsprechenden Signale ₁ und Φ₂ bilden.
In Fig. 3 und 4 wird nun eine bevorzugte Ausführungsform der
Phasentrennvorrichtung gemäß der Erfindung beschrieben.
Die Phasentrennvorrichtung umfaßt ein NAND-Gate 30 und ein
NOR-Gate 32, die an entsprechenden ersten Eingängen ein
gleiches Taktsignal Φ (dessen Diagramm in Fig. 4 dargestellt
ist) über entsprechende Leitungen 34, 36 empfangen.
Das Signal Φ wird ebenfalls einem analogen Verzögerungsschaltkreis,
bestehend aus einem Inverter 38 mit einem sehr hohen
Widerstand (z. B. in dem CMOS-Fall versehen mit P-Kanal- und
N-Kanal-Transistoren mit einem sehr kleinen Verhältnis der
Kanalbreite und -länge), woraufhin ein kaskadengeschalteter
zweiter normaler Inverter 40 folgt, dessen Ausgang Φ RIT den
zweiten Eingängen der Gates 30 und 32 zugeführt wird.
Der Ausgang des ersten Inverters 38 ist mit der Erde mittels
eines Kondensators 42 verbunden. Das Laden und Entladen des
Kondensators 42 unter Berücksichtigung des hohen Widerstandes
durch den Inverter 38 bewirkt das Ansteigen und Abfallen
der Flanken des Taktsignals Φ, das am zweiten Inverter
mit einer Verzögerung anliegt, die von der RC-Zeitkonstanten
der Häufungsstelle abhängt. Am Ausgang des zweiten
Inverters 40 erscheint somit die Wellenform Φ RIT , die
dem Signal Φ identisch, jedoch um die Trennzeit t DIS (Fig. 4)
verzögert ist. Man sieht, daß die Zeitanpassung zwischen Φ
und Φ RIT in bezug auf den bekannten Schaltkreis von Fig. 1
unverändert bleibt.
Wie in dem bekannten Schaltkreis von Fig. 1 werden zwei
Wellenformen Φ und Φ RIT entsprechend an die NAND- und NOR-
Gates 30 und 32 angelegt, die zu Ausgangswellenformen ₁ und
Φ₂ führen, und die durch weiteres Umkehren in den Invertern
38, 40 dann wieder die Signale Φ₁ und ₂ und somit insgesamt
die wahre Form und die negierte Form von Φ₁ liefern, welches
Φ verdoppelt, und die wahre und die negierte Form von Φ₂ liefern,
welches die nichtüberlappte Version von ist (mit Ausnahme
der leichten Verzögerungen in der Ausbreitung).
Es ist ersichtlich, daß neben dem Vorteil, daß kein Hilfstakt
erforderlich ist, die Phasentrennvorrichtung gemäß der
Erfindung eine sehr einfache Änderung der Trennzeit t DIS
durch Einwirken auf den Kondensator 42 ermöglicht, und aus
diesem Grund kann in dem integrierten Schaltkreis eine mögliche
metallisierte Schicht vorgesehen sein.
Es wurde eine bevorzugte Ausführungsform der Erfindung beschrieben,
es ist jedoch verständlich, daß äquivalente Änderungen
und Abänderungen im Bereich der Lehre liegen.
Insbesondere kann der die zwei Inverter 38, 40 und den Kondensator
42 umfassende Schaltkreis in unterschiedlicher
Weise vorgesehen sein, und allgemein kann irgendein anderer
geeigneter analoger Verzögerungsschaltkreis verwendet werden.
Claims (7)
1. Phasentrennvorrichtung für MOS-integrierte Schaltkreise,
insbesondere zur Steuerung von Filtern mit geschalteter
Kapazität mit einem NAND-Gate (30) und einem NOR-Gate (32),
die jeweils mit einem ersten direkt durch ein Taktsignal gesteuerten
Eingang und mit einem zweiten, durch einen Schaltkreis
gesteuerten Eingang versehen sind, wobei der Schaltkreis
eine verzögerte Form des gleichen Taktsignales liefert,
dadurch gekennzeichnet, daß der Schaltkreis zur Schaffung
der verzögerten Form des Taktsignals ein analoger Verzögerungsschaltkreis
ist, der einen durch das Taktsignal gesteuerten
Eingang aufweist.
2. Phasentrennvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß der analoge Verzögerungsschaltkreis
als Verzögerungszeitkonstante die Ladung oder Entladung
eines Kondensators (42) in bezug auf eine feste Bezugsspannung
verwendet.
3. Phasentrennvorrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß der Verzögerungsschaltkreis einen
ersten und einen zweiten kaskadengeschalteten Inverter
(38, 40) zwischen dem Taktsignal bzw. den zweiten Eingängen
der NAND- und NOR-Gates (30, 32) umfaßt, und daß der Kondensator
(42) zwischen dem Ausgang des ersten Inverters (38)
und der festen Bezugsspannung geschaltet ist.
4. Phasentrennvorrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß der erste und zweite Inverter
(38, 40) Inverter mit sehr hohem Widerstand sind.
5. Phasentrennvorrichtung nach Anspruch 4,
dadurch gekennzeichnet, daß die Inverter (38, 40) mit sehr
hohem Widerstand mit MOS-Transistoren versehen sind, die
ein niedriges Verhältnis zwischen der Breite und der Länge
der Kanäle aufweisen.
6. Phasentrennvorrichtung nach einem der vorhergehenden
Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß an den Ausgängen der NAND- und
NOR-Gates (30, 32) zwei weitere Inverter (44, 46) geschaltet
sind.
7. MOS-integrierter Schaltkreis, insbesondere mit einem
Filter mit geschalteter Kapazität,
dadurch gekennzeichnet, daß er mit einer eingebauten Phasentrennvorrichtung
gemäß einem der Ansprüche 1 bis 6 versehen
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT20131/86A IT1190324B (it) | 1986-04-18 | 1986-04-18 | Disoverlappatore di fase per circuiti integrati mos,particolarmente per il controllo di filtri a capacita' commutate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3711604A1 true DE3711604A1 (de) | 1987-10-29 |
Family
ID=11164060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873711604 Withdrawn DE3711604A1 (de) | 1986-04-18 | 1987-04-07 | Phasentrennvorrichtung fuer mos-integrierte schaltkreise, insbesondere zur steuerung von filtern mit geschalteter kapazitaet |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS62252209A (de) |
DE (1) | DE3711604A1 (de) |
FR (1) | FR2597681A1 (de) |
GB (1) | GB2189360A (de) |
IT (1) | IT1190324B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19821458C1 (de) * | 1998-05-13 | 1999-11-18 | Siemens Ag | Schaltungsanordnung zur Erzeugung komplementärer Signale |
DE19843159C1 (de) * | 1998-09-21 | 2000-02-24 | Siemens Ag | Integrierte Schaltung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5022593B1 (de) * | 1970-06-15 | 1975-07-31 | ||
US3862440A (en) * | 1972-09-14 | 1975-01-21 | Tokyo Shibaura Electric Co | Pulse transforming circuit arrangements using a clock pulse responsive delayed inverter means |
JPS53121556A (en) * | 1977-03-31 | 1978-10-24 | Toshiba Corp | 2-phase clock pulse generator circuit |
JPS5782620A (en) * | 1980-11-10 | 1982-05-24 | Matsushita Electric Ind Co Ltd | Safety device for combustor |
JPS5787620A (en) * | 1980-11-20 | 1982-06-01 | Fujitsu Ltd | Clock generating circuit |
JPS59181818A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | クロツク信号の発生回路 |
-
1986
- 1986-04-18 IT IT20131/86A patent/IT1190324B/it active
-
1987
- 1987-03-24 GB GB08706986A patent/GB2189360A/en not_active Withdrawn
- 1987-04-07 DE DE19873711604 patent/DE3711604A1/de not_active Withdrawn
- 1987-04-17 JP JP62094981A patent/JPS62252209A/ja active Pending
- 1987-04-17 FR FR8705518A patent/FR2597681A1/fr active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19821458C1 (de) * | 1998-05-13 | 1999-11-18 | Siemens Ag | Schaltungsanordnung zur Erzeugung komplementärer Signale |
US6198328B1 (en) | 1998-05-13 | 2001-03-06 | Siemens Aktiengesellschaft | Circuit configuration for producing complementary signals |
DE19843159C1 (de) * | 1998-09-21 | 2000-02-24 | Siemens Ag | Integrierte Schaltung |
US6278292B1 (en) | 1998-09-21 | 2001-08-21 | Siemens Aktiengesellschaft | Intergrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS62252209A (ja) | 1987-11-04 |
GB2189360A (en) | 1987-10-21 |
GB8706986D0 (en) | 1987-04-29 |
IT8620131A1 (it) | 1987-10-18 |
FR2597681A1 (fr) | 1987-10-23 |
IT1190324B (it) | 1988-02-16 |
IT8620131A0 (it) | 1986-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE2109936C3 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
EP0059802B1 (de) | Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale und deren Verwendung in Farbfernsehempfängern | |
DE60125091T2 (de) | Schaltungsanordnung und Verfahren zur Interpolation von Zeitintervallen und diese Schaltungsanordnung verwendende Takterzeugungsschaltung | |
EP0039076B1 (de) | Integratorschaltung mit Abtaststufe | |
DE102007009848B4 (de) | Ansteuerschaltung | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
EP0334983A1 (de) | Integrierte CMOS/NMOS-Schaltung | |
EP0225960B1 (de) | CMOS-Inverterkette | |
EP1039638B1 (de) | Schaltungsanordnung zum störungsfreien Initialisieren von Verzögerungsregelschleifen mit schneller Verriegelung | |
DE10130123B4 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
DE4214981A1 (de) | Asynchrone Logikschaltung für den 2-Phasen-Betrieb | |
DE68922506T2 (de) | Frequenzteilerschaltung. | |
DE69416554T2 (de) | Ringoszillatorschaltung für spannungsgesteuerten Oszillator mit frequenzunabhängigem Tastverhältnis | |
DE3711604A1 (de) | Phasentrennvorrichtung fuer mos-integrierte schaltkreise, insbesondere zur steuerung von filtern mit geschalteter kapazitaet | |
DE3834760C2 (de) | ||
DE4140686B4 (de) | Signalverarbeitungssystem | |
DE3033867C2 (de) | Impulsfrequenzvervielfacher | |
DE10142657B4 (de) | Schaltungsanordnung zur Erzeugung nicht-überlappender Taktphasen | |
DE2853517A1 (de) | Vielstufige logikschaltung | |
DE3531599C2 (de) | ||
WO1996000965A1 (de) | Schaltungsanordnung mit wenigstens einer schaltungseinheit wie einem register, einer speicherzelle, einer speicheranordnung oder dergleichen | |
EP0067464B1 (de) | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen | |
DE69303086T2 (de) | Phasen- und Frequenzkomparator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |