DE3709149C2

DE3709149C2 - Anordnung zum schnellen Ausschalten eines leitfähigkeitsmodulierten Feldeffekttransistors

Info

Publication number: DE3709149C2
Application number: DE3709149A
Authority: DE
Inventors: Jun Harold Robert Ronan; Jun Carl Franklin Wheatley
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1986-03-21
Filing date: 1987-03-20
Publication date: 1995-11-30
Anticipated expiration: 2007-03-21
Also published as: US4677324A; DE3709149A1; KR870009549A; FR2596594A1; JPS62231518A; FR2596594B1; JPH0564889B2

Description

Die Erfindung betrifft eine Anordnung mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen, wie sie aus der US 45 51 643 bekannt ist.

Eine allgemeine Beschreibung der Grundlagen leitfähigkeits modulierter Feldeffekttransistoren (COMFET) findet sich in einem Artikel von C.F. Wheatley Jr. und G.M. Dolny "COMFET - The Ultimate Power Device; A General Study of Power Devices", er schienen in der Zeitschrift Solid State Technology, November 1985, Seiten 121 bis 128. Auf diesen Artikel sei hier ausdrück lich verwiesen.

Der COMFET hat als Steuerelektrode eine isolierte Gate elektrode, wodurch die vom Eingangskreis benötigte Leistung reduziert wird, so daß die Eingangsschaltung generell verein facht werden kann. Der Source-Drain-Kreis ist jedoch ähnlich wie der Emitter-Kollektor-Kreis eines Bipolartransistors, d. h. er erlaubt eine Stromleitung mit Stromdichten von einigen 100 Ampere pro Quadratzentimeter, während der Durchlaßspannungsabfall vom Source- zum Drain anschluß in der Größenordnung von nur einem Volt liegt. Dieser geringe Durchlaßspannungsabfall existiert bei ho hen Stromdichten wegen des Vorhandenseins von Minoritäts trägern, welche die hochohmige Epitaxialschicht, die den Anodenbereich bildet, in ihrer Leitfähigkeit modulieren. Ein solches Bauelement zeigt nur mittelmäßige Schaltge schwindigkeiten (in der Größenordnung von Bruchteilen von Millisekunden unter Bildung eines Ausschalt-Nachimpulses, der durch langsame Rekombination von Minoritätsträgern ver ursacht wird. Außerdem besteht die Tendenz, daß in einem parasitären gesteuerten Siliziumgleichrichter innerhalb der COMFET-Struktur eine unerwünschte Verriegelung (Latch- up-Effekt) stattfindet.

Um den Leistungsverlust während des Schaltens zu vermin dern, ist es wünschenswert, den COMFET mit möglichst hoher Geschwindigkeit ein- und auszuschalten. Ein schnelleres Schalten erzielt man dadurch, daß man die Gateelektrode des COMFET aus einer Spannungsquelle mit niedrigem Innen widerstand ansteuert, so daß die RC-Zeitkonstante, die das Produkt dieses Widerstandes mit der Gate-Kapazität des COMFET ist, verkürzt ist. Bei solchen höheren Schalt geschwindigkeiten zeigen COMFETs eine unerwünschte Neigung zur Verriegelung und damit zum Verlust der Steuermöglich keit durch eine an die Gateelektrode gelegte Spannung. Wenn man nicht dafür sorgt, daß die verfügbare Energie für den COMFET während des Verriegelungszustandes streng begrenzt wird, dann führt die Verriegelung zur Zerstörung des Bauelementes.

Es wurde nun gefunden, daß keinerlei Verriegelungsproblem auftritt, egal, wie hoch die Geschwindigkeit des Einschal tens ist, wenn man den COMFET so schaltet, daß sich prak tisch Kurzschlußleitung zwischen Source und Drain ergibt. Ferner wurde erkannt, daß eine Verriegelung nur dann ein treten kann, wenn man den COMFET schnell ausschaltet mit dem Ziel, einen praktisch offenen Stromkreis zwischen Source und Drain zu erhalten. Schließlich wurde gefunden, daß eine Verriegelung am wahrscheinlichsten ist, wenn die Source-Drain-Spannung V_DS klein ist, und selbst dann ein treten kann, wenn die Ableitung dieser Spannung nach der Zeit d (V_DS)/dt ziemlich klein ist.

Die vorstehenden Erkenntnisse werden gemäß der Erfindung ausgenutzt, um die technische Aufgabe zu lösen, für einen COMFET eine Schaltungsanordnung zum schnellen Ausschalten unter Vermeidung einer Verriegelung zu schaffen.

Die wesentlichen Merkmale der erfindungsgemäßen Lösung sind im Patentanspruch 1 aufgeführt. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen gekenn zeichnet.

In einer erfindungsgemäßen Schaltungsanordnung wird an die Gateelektrode des COMFET anfänglich ein Ausschalt strom reduzierter Amplitude gelegt. Anschließend, wenn das Potential zwischen Source- und Drainelektrode des COMFET auf einen Wert angestiegen ist, bei dem im Falle des Anlegens eines Ausschaltstroms höherer Amplitude an die Gateelektrode des COMFET keine Verriegelung statt finden würde, wird dieser höhere Ausschaltstrom an die Gateelektrode des COMFET gelegt, um die Umschaltung des COMFET in den nichtleitenden Zustand zu beschleunigen. In vorteilhaften Ausführungsformen der Erfindung wird die Amplitude der Spannung zwischen Source- und Drain elektrode des COMFET gefühlt, um das Anlegen des erhöh ten Ausschaltstroms zu steuern.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert:

Fig. 1 zeigt das Schema einer durch einfachere und vertrautere Elemente dargestellten Ersatzschaltung eines COMFET;

Fig. 2 und 3 sind Schaltbilder von Meßschaltun gen, mit denen herausgefunden wurde, daß eine Verriege lung während des Ausschaltens und nicht während des Ein schaltens stattfindet;

Fig. 4 ist das Schaltbild einer Meßschaltung, mit der herausgefunden wurde, daß eine Verriegelung bei niedri gen Werten der Source-Drain-Spannung eintritt;

Fig. 5 ist das Schaltbild einer Meßschaltung, mit der eine Beziehung herausgefunden wurde zwischen dem Ver riegelungsstrom und der Source-Drain-Spannung, bei wel cher die Verriegelung erstmalig eintritt;

Fig. 6 ist das Schaltbild einer erfindungsgemäßen Schaltungsanordnung zum schnellen Ausschalten eines COMFET.

Die Fig. 1 zeigt eine Ersatzschaltung für einen COMFET 10. Der COMFET 10 hat einen Sourceanschluß 11, einen Drainanschluß 12 und einen Gateanschluß 13. Seine Struk tur ist ähnlich derjenigen eines in Vertikalstruktur aus gelegten MOSFET (Feldeffekttransistor mit Metall-Oxid- Halbleiter-Aufbau) mit n-Kanal, wobei an die n-leitende Drainzone eine p⁺-leitende Epitaxialschicht grenzt, die als Anodengebiet wirkt. Dieses Anodengebiet, das sich in ohmischem Kontakt befindet und mit dem Drainanschluß 12 des COMFET 10 verbunden ist, ist in der Ersatzschaltung die Emitterzone eines pnp-Bipolartransistors 14. Der Kolektor dieses "äquivalenten" pnp-Bipolartransistors 14 ist mit der Basis eines äquivalenten npn-Bipolartran sistors 15 verbunden, dessen Emitterzone in ohmischem Kontakt und mit dem Sourceanschluß 11 des COMFET 10 ver bunden ist. Der Kollektor des npn-Bipolartransistors 15 ist mit der Basis des pnp-Bipolartransistors 14 verbunden, wodurch sich ein rückgekoppelter Kreis ergibt, der sich selbst halten oder "verriegeln" kann und die Ersatzschal tung eines gesteuerten Siliziumgleichrichters oder "Thy ristors" darstellte. Eine Verriegelung oder Thyristor-Wir kung wird dadurch vermieden, daß dem Basis-Emitter-Über gang des äquivalenten npn-Bipolartransistors 15 ein ge nügend großer Leitwert 16 parallelgeschaltet ist. Solange der über den Sourceanschluß 11 fließende Strom nicht be stimmte Grenzen überschreitet, ist der Spannungsabfall längs des Leitwertes 16, der vom hindurchfließenden Kollek torstrom des pnp-Bipolartransistors 14 hervorgerufen wird, nicht groß genug, um den Basis-Emitter-Übergang des äqui valenten npn-Bipolartransistors auf Durchlaß vorzuspannen.

Wenn die äquivalenten Bipolartransistoren 14 und 15 stark leitend gemacht werden, geht die Spannung zwischen dem Sourceanschluß 11 und dem Drainanschluß 12 herunter auf einen Wert, der im wesentlichen gleich dem Spannungsabfall am Leitwert 16 plus der Emitter-Kollektor-Sättigungsspan nung (V_SAT) des äquivalenten Transistors 14 ist. Dieser Vorgang ist begleitet durch eine Entladung der äquivalen ten Kollektor-Basis-Kapazität 17 des pnp-Bipolartransistors 14. Die Kapazität 17 hat keinen festen Wert, sondern wird größer, wenn die Kollektor-Basis-Spannung des pnp-Bipolar transistors 14 den Kollektor-Basis-Übergang dieses Tran sistors nicht stark in Sperrichtung vorspannt.

Wenn die Stromleitung in der Emitter-Kollektor-Strecke des pnp-Bipolartransistors 14 abrupt gesperrt wird, dann fließt ein Verschiebungsstrom, der die Kapazität 17 wieder auflädt. Dieser Verschiebungsstrom ist am Anfang stärker, weil die Kapazität 17 größer ist, wenn der Kollektor-Basis- Übergang des pnp-Transistors 14 nicht stark in Sperrich tung gespannt ist. Der besagte Verschiebungsstrom erzeugt eine dynamische Komponente des Spannungsabfalls am Leit wert 16, die den statischen Spannungsabfall an diesem Leit wert vermehrt. Der Gesamt-Spannungsabfall am Leitwert 16 kann in unerwünschter Weise so groß werden, daß der Basis- Emitter-Übergang des npn-Bipolartransistors 15 in Durch laßrichtung gespannt wird. Sollte dies vorkommen, verrie gelt sich die mit den Bipolartransistoren 14 und 15 gebil dete Rückkopplungsschleife.

Dies ist der Verriegelungszustand, der mit der vorliegen den Erfindung verhindert werden soll.

Der in Vertikalstruktur ausgelegte Leistungs-MOSFET ist im Ersatzschaltbild eine Kaskodeschaltung eines äquivalen ten n-Kanal-MOSFET 18 vom Anreicherungstyp und eines in Vertikalstruktur ausgelegten äquivalenten Sperrschicht- oder "Junction"-Feldeffekttransistors (abgekürzt JFET) 19 vom Verarmungstyp mit isolierter Gateelektrode und n-Kanal. Die Gateelektrode des äquivalenten MOSFET 18 ist der Gateanschluß 13 des COMFET 10. Die Sourcezone des MOSFET 18 ist dasselbe n⁺-Gebiet wie die Emitterzone des äquivalenten npn-Bipolartransistors 15, die wie erwähnt in ohmischem Kontakt mit dem Sourceanschluß 11 ist. Die ses n⁺-Gebiet ist von einem isolierenden p-Gebiet umgeben.

Die Gatezone des äquivalenten JFET 19 ist ein Teil dieses p-Gebietes, das in ohmischem Kontakt mit dem Sourcean schluß 11 verbunden ist. Die Drainzone des MOSFET 18 ist dasselbe Gebiet wie die Sourcezone des JFET 19 und ist ein elektrostatisch induziertes n-Gebiet, gebildet durch einen Film aus Elektroden an der Oberfläche der n-Epita xialzone in nächster Nähe des isolierenden p-Gebietes. Dieses elektrostatisch induzierte n-Gebiet wird durch die Sourcefolgerwirkung des JFET 19 nahe dem Potential des Sourceanschlusses 11 gehalten. Hierdurch kann der äquivalente MOSFET 18 ein Element mit kleiner Kanallänge sein, ohne befürchten zu müssen, daß eine hohe Spannung zwischen Sourceanschluß 11 und Drainanschluß 12 eine Überlastung und damit Zerstörung des äquivalenten MOSFET 18 bewirkt. Die Drainzone des äquivalenten JFET 19 ist daßelbe n-Gebiet wie die Basiszone des äquivalenten pnp- Bipolartransistors 14. Das Potential dieses n-Gebietes wird gegenüber dem Potential des Drainanschlusses 12 inner halb eines Abstandes von 1 V_BE (Basis-Emitter-Durchlaß spannung) gehalten, und zwar durch die gleichrichtende Verbindung dieses Gebietes mit dem p⁺-Anodengebiet. Dieses Anodengebiet ist die Emitterzone des äquivalenten pnp- Bipolartransistors 14, die zur Verbindung mit dem Drain anschluß 12 ohmisch kontaktiert ist.

Es wurden bestimmte Experimente durchgeführt, um das Phänomen der Verriegelung zu erforschen. Die Ergebnisse dieser Experimente bestätigen den Verdacht, daß das Fließen von Verschiebungsstrom während der Wiederaufla dung der Kapazität 17 den Spannungsabfall am Leitwert 16 vergrößert und dadurch die Verriegelung der durch die äquivalenten Bipolartransistoren 14 und 15 gebildeten Thyristorkonfiguration bewirkt. Es wurde eine Meßschal tung benutzt, die den in den Fig. 2 und 3 gezeigten Meßschaltungen glich, mit dem einzigen Unterschied, daß die stromgleichrichtende Diode 20 fehlte. In dieser Meß schaltung wurde der mit deiner Sourceelektrode an Masse liegende COMFET 10 mit einer ohmschen Last 21 versehen, die zwischen seine Drainelektrode und eine Betriebspoten tialquelle V_DD geschaltet wurde. Normalerweise führt das Eintreten des Verriegelungszustandes zur Zerstörung eines COMFET; hält man jedoch die zum Fließenlassen von Strömen während des Verriegelungszustandes verfügbare Energie in engen Grenzen, dann läßt sich eine Zerstörung trotz auf tretender Verriegelung vermeiden. Dies gestattet eine nä here Untersuchung der Verriegelung. Zwischen eine Span nungsquelle 24, die ein Gate-Ansteuersignal liefert, und den COMFET 10 wurde ein Gate-Ansteuerwiderstand geschal tet, der aus zwei hintereinanderliegenden Teilwiderstän den 22 und 23 bestand. Bei einer ersten Untersuchung wurden verschiedene Werte für diesen Gate-Ansteuerwider stand und für den Drain-Lastwiderstand 21 benutzt. Es schien, daß eine Verriegelung etwas leichter eintrat, wenn der Gate-Ansteuerwiderstand (22+23) vermindert wurde, und daß die Verriegelung etwas weniger leicht eintrat, wenn der Drain-Lastwiderstand 21 erhöht wurde. Dies legt die Vermutung nahe, daß das Eintreten einer Verriegelung weniger wahrscheinlich ist, wenn d (V_DS)/dt kleiner ge halten wird.

Die Meßschaltung wurde dann gemäß der Fig. 2 modifiziert, indem der Teil 23 des Gate-Ansteuerwiderstandes durch die stromgleichrichtende Diode 20 in der gezeigten Polung überbrückt wurde. Die Hinzufügung der Diode 20 in der Schaltung nach Fig. 2 hatte keinen Einfluß auf das Ein setzen des Verriegelungszustandes. Die Diode 20 könnte das Verhalten der Schaltung nur während des Einschaltens ändern, wenn die Diode 20 leitet und dadurch den Teil 23 des Gate-Ansteuerwiderstandes überbrückt. So wurde ge funden, daß die Verriegelung nicht mit dem Einschalten des COMFET 10 verknüpft ist.

Die Modifizierung der Prüfschaltung wurde dann geändert, indem die Polung der stromgleichrichtenden Diode 20 ge mäß der Fig. 3 umgedreht wurde. Bei dieser Modifizierung der ursprünglichen Prüfschaltung, bei welcher die Diode 20 nur während des Ausschaltens leitet, war das Eintre ten eines Verriegelungszustandes wahrscheinlicher.

Dies bestätigte die Annahme, daß die Verriegelung mit dem Ausschalten des COMFET 10 verbunden ist.

Um die Empfindlichkeit der Verriegelung gegenüber der Größe d (V_DS)/dt zu untersuchen, wurde in die ursprüngli che Prüfschaltung eine veränderbare Kapazität 25 einge fügt, wie es die Fig. 4 zeigt. Die Gruppe notwendiger Be dingungen für das Eintreten einer Verriegelung wurde dann durch oszilloskopische Beobachtung von V_DS bestimmt. Es wurde gefunden, daß das Einsetzen einer Verriegelung un abhängig vom schnell ansteigenden Teil der Spannung V_DS ist. Das heißt, es wurde beobachtet, daß die Verriegelung vom Wert der Kapazität 25 praktisch nicht beeinflußt wird. Hieraus ist zu schließen (vorausgesetzt, die vorherigen Beobachten waren richtig), daß die Verriegelung während des Ausschaltens auftreten muß, wo der Wert von V_DS noch klein und ein merkliches d (V_DS)/dt vorhanden ist, auch wenn dieses d (V_DS)/dt vergleichsweise ziemlich klein ist.

Um zu prüfen, ob dieser Schluß richtig ist, wurde die ursprüngliche Meßschaltung so modifiziert, wie es die Fig. 5 zeigt. Der dort vorhandene MOSFET 26 wird durch ein positiv gerichtetes Ansteuersignal eingeschaltet, das aus einer Hilfs-Steuerspannungsquelle 27 über einen Widerstand 28 an die Gateelektrode des MOSFET gelegt wird. Der positiv gerichtete Übergang dieses Ansteuer signals erscheint mit einstellbarer Verzögerung nach dem negativ gerichteten Übergang des anderen Ansteuersignals, das von der Spannungsquelle 24 zum Ausschalten des COMFET 10 geliefert wird. Somit kann der COMFET 10 durch das Gate-Ansteuersignal von der Spannungsquelle 24 über den Gate-Ansteuerwiderstand (22+23) in den Sperrzustand ge trieben werden, bis V_DS genügend weit angestiegen ist, um über den Bereich der niedrigen V_DS-Werte hinaus zu sein, in dem eine Verriegelung wahrscheinlich ist. Dann wird, bei leitend gemachtem MOSFET 26, ein Gate-Ansteuer signal über einen wesentlich kleineren Gate-Ansteuerwider stand, nämlich den Widerstand 29, an den COMFET 10 gelegt. Mit der Prüfschaltung nach Fig. 5 kann nachgewiesen werden, daß die Leitendmachung des MOSFET 26 zu einem Zeitpunkt, in dem die Spannung V_DS des COMFET 10 einen gegebenen Wert erreicht, einen gegebenen Verriegelungsstrom liefert.

Aus diesen Prüfergebnissen läßt sich die Erkenntnis ge winnen, daß ein COMFET schneller als bisher ohne die Ge fahr einer zerstörerischen Verriegelung ausgeschaltet wer den kann, wenn man folgende Maßnahmen trifft: Erstens wäre dafür zu sorgen, daß an die Gateelektrode des COMFET an fänglich ein Ausschaltstrom verminderter Amplitude gelegt wird. Zweitens wäre dafür zu sorgen, daß anschließend ein Ausschaltstrom erhöhter Amplitude an die Gateelektrode des COMFET gelegt wird, nachdem die Spannung V_DS des COMFET genügend weit angestiegen ist, um außerhalb des Bereichs derjenigen V_DS-Werte zu sein, bei denen der erhöhte Aus schaltstrom zu einer Verriegelung führen könnte.

Es ist möglich, die zweitgenannte Maßnahme wirksam zu treffen, ohne vorher zu wissen, wie sich die Anstiegs zeit der Spannung V_DS für irgendeine spezielle Drainlast des COMFET verhält. Ein Weg besteht z. B. darin, eine Ein richtung vorzusehen, die abhängig von einem Steuersignal wahlweise den Ausschaltstrom erhöhter Amplitude an die Gateelektrode des COMFET legt. Zur Erzeugung des genannten Steuersignals braucht nur eine Einrichtung vorgesehen zu werden, die lediglich fühlt, wann die Spannung V_DS des COMFET wesentlich höher ist als diejenigen Werte, bei de nen das Auftreten einer Verriegelung im Falle des besagten erhöhten Ausschaltstroms wahrscheinlich wäre.

Die Fig. 6 zeigt eine repräsentative Ausführungsform für eine Schaltungsanordnung, mit der die in den beiden voran gegangenen Abschnitten beschriebene Technik realisiert wird. Ein COMFET Q1 ist mit seiner Sourceelektrode an eine erste Klemme T1 und mit seiner Drainelektrode an eine zweite Klemme T2 angeschlossen. Die Klemme T1 liegt im dar gestellten Fall an Masse. Mit der Klemme T1 sind die ne gativen Pole einer Haupt-Betriebsspannungsquelle B1, einer Hilfs-Betriebsspannungsquelle B2 und einer Klemmspannungs quelle B3 verbunden. Eine dritte Klemme T3 empfängt eine Spannung V_IN, die zwischen einem Ausschaltpegel mit dem Wert des Massepotentials und einem Einschaltpegel mit po sitivem Wert umschaltbar ist, um die Stromleitung im COM FET Q1 zu steuern. Die Hilfs-Betriebsspannungsquelle ist mit ihrem positiven Pol an eine vierte Klemme T4 angeschlos sen. Die Drainlast für Q1 ist als Serienschaltung eines Lastwiderstandes R_L und einer Lastinduktivität L darge stellt; diese Serienschaltung liegt zwischen der zweiten Klemme T2 und einer fünften Klemme T5, an die der positive Pol der Haupt-Betriebsspannungsquelle B1 angeschlossen ist. Diese Drainlast sei z. B. das Äquivalent bzw. die Ersatz schaltung des Eingangskreises eines Rücklauftransformators in einem Fernsehempfänger. Wenn das die Induktivität L um gebende Feld beim Ausschalten von Q1 zusammenbricht, ent steht eine Rücklaufspannung. Um zu verhindern, daß diese Rücklaufspannung zur Erzeugung einer überstarken Spannung V_DS am COMFET Q1 führt, wird die Klemme T2 durch Durchlaß- Stromleitung einer Gleichrichterdiode CR1 geklemmt, die an eine sechste Klemme T6 angeschlossen ist, welche vom po sitiven Pol der Klemmspannungsquelle B3 eine Klemmspannung empfängt.

Für die nachstehende Beschreibung der Arbeitsweise der Schaltungsanordnung nach Fig. 6 sei angenommen, daß der COMFET Q1 anfänglich nichtleitend zwischen seiner Source- und Drainelektrode ist. Die an die dritte Klemme T3 geleg te Spannung V_IN hat den Wert des Massepotentials und wird über einen Widerstand R1 gekoppelt, der im Vergleich zu einem anderen Widerstand R2 einen relativ hohen Wider standswert hat. Der Widerstand R2 und die Drain-Source- Strecke eines MOSFET Q2, die leitend ist, klemmen die Gateelektrode Q1 auf das an der Klemme T1 liegende Masse potential. Der MOSFET Q2 wird leitend gehalten durch die Spannungsteilerwirkung zwischen einem Widerstand R3 und der Reihenschaltung zweier Widerstände R4 und R5, wodurch die an die Klemme T4 gelegte Hilfs-Betriebsspannung herun tergeteilt wird. Diese Spannungsteilerwirkung entsteht, weil ein MOSFET Q3, dessen Sourceelektrode an T1 und dessen Drainelektrode an Q2 angeschlossen ist, nicht leitet. Ebenfalls durch Spannungsteilerwirkung zwischen einem Wi derstand R5 und der Reihenschaltung der beiden Widerstände R3 und R4 wird ein Bruchteil der über die Klemme T4 ge lieferten Hilfs-Betriebsspannung an die Gateelektrode ei nes anderen MOSFET Q4 gelegt; dieser Bruchteil ist genügend groß, um Q4 in den leitenden Zustand zu spannen.

Wenn Q4 nichtleitend wäre, hätte die ohmsche Spannungstei lerwirkung zwischen einem Widerstand R8 und der Reihen schaltung zweier Widerstände R6 und R7 zur Folge, daß ein Bruchteil der an der Klemme T4 herrschenden Hilfs-Betriebs spannung an die Gateelektrode von Q3 gelegt wird, wobei dieser Bruchteil genügend groß wäre, um Q3 in den leiten den Zustand zu spannen. Durch die Leitfähigkeit von Q4 wird jedoch der Knotenpunkt zwischen dessen Drainelektro de und den Enden von R6 und R7 auf das Massepotential ge klemmt, das über die Klemme T1 an die Sourceelektrode von Q4 gelegt ist. Somit wird die Gateelektrode von Q3 über R7 und über den Widerstand R8 auf Massepotential gehalten, so daß Q3 in den nichtleitenden Zustand gespannt ist.

Jeder Kenner von Grundschaltungen wird bemerken, daß die MOSFETs Q3 und Q4 eine Flipflop-Schaltung bilden, die nur zwei stabile Zustände hat: einen ersten Zustand, in dem Q3 leitend und Q4 nichtleitend ist, und einen zweiten Zu stand, in dem Q4 leitend und Q3 nichtleitend ist. Der Grund dafür ist, daß die über Kreuz geschalteten Drain- Gate-Verbindungen von Q3 und Q4 eine Mitkopplung bilden, die ein gleichzeitiges Leiten von Q3 und Q4 zu einem in stabilen Betriebszustand macht.

Wenn V_IN auf den positiven Pegel wechselt, bei dem der COMFET Q1 in den leitenden Zustand umgeschaltet wird, wird die Flipflop-Schaltung von Q3 und Q4 in denjenigen stabilen Betriebszustand gezwungen, in dem Q3 leitend und Q4 nichtleitend ist. Eine stromgleichrichtende Diode CR2 leitet in Durchlaßrichtung, um das Gatepotential von Q3 auf einen Wert anzuheben, der gleich ist dem positiven Pegel von V_IN minus der Offsetspannung von CR2. Da die Drain-Source-Strecke von Q4 leitend ist und demzufolge die eine Seite eines Kondensators C2 auf das Massepoten tial an der Drainelektrode von Q4 klemmt, wird der Konden sator C2 durch V_IN in positiver Richtung zur Schwellen spannung von Q3 hin aufgeladen. Durch das ansteigende Gatepotential von Q3 wird die Drain-Source-Strecke von Q3 leitend, so daß der Knotenpunkt zwischen den Widerstän den R3 und R4 auf das Massepotential gezogen wird, das über die Klemme T1 an die Sourceelektrode von Q3 gelegt ist. Dies reduziert die Durchlaß-Gatespannung und damit die Leitfähigkeit von Q4. Wenn die Drainelektrode von Q4 durch den sich vermindern den Spannungsabfall am Widerstand R6 in Richtung auf die Hilfs-Betriebsspannung an der Klem me T4 gezogen wird, hört die Aufladung des Kondensators C2 auf. Das an steigende Drainpotential an Q4, das über den Kondensator 92 angelegt wird und durch die zusätzli che positive Spannung erhöht wird, die am Kondensator C2 infolge dessen vorheriger Aufladung erscheint, treibt den MOSFET Q3 noch stärker in den Leitzustand. Die Flip flop-Schaltung der MOSFETs Q3 und Q4 wechselt schnell in ihren anderen stabilen Betriebszustand, in dem Q3 leitend und Q4 gesperrt ist.

Durch die Leitfähigkeit des MOSFET Q3 wird dessen Drain elektrode auf das über die Klemme T1 an seine Sourceelektro de gelegte Massepotential geklemmt, so daß die Gateelektrode von Q2 keine Durchlaß-Vorspannung empfängt. Somit ist Q2 nichtleitend, so daß die Gateelektrode von Q1 nicht mehr über einen leitenden Q2 und den Widerstand R2 auf das an der Klemme T1 herrschende Massepotential geklemmt wird. Somit hört auch die Spannungsteilerwirkung zwischen den Widerständen R1 und R2 auf, die bisher den zur Gateelektro de von Q1 gelangenden Anteil der Spannung V_IN stark dämpfte.

Es gelangt nun der volle positive Einschaltpegel von V_IN an die Gateelektrode von Q1, und zwar über eine relativ hohe Gate-Ansteuerimpedanz, verursacht durch den Wider stand R1. Der COMFET Q1 wird in den leitenden Zustand ge schaltet. Die Änderung der Drainspannung von Q1 bewirkt, daß ein Verschiebungsstrom über eine Kapazität C1 fließt, der zwei Avalanche-Dioden Z1 und Z2 in Durchlaßrichtung spannt. Die Durchlaß-Stromleitung der Diode Z2 verhindert, daß die Gateelektroden von Q2 und Q4 so weit unter Masse potential getrieben werden, daß die Gateisolierung dieser Transistoren überbeansprucht werden könnte.

Zu einem nachfolgenden Zeitpunkt kehrt V_IN auf den Pegel des Massepotentials zurück, wodurch der COMFET Q1 ausge schaltet werden soll. Das Fließen von Durchlaßstrom über die Diode CR2 hört auf. Infolge der Spannungsteilerwirkung zwischen dem Widerstand R8 und der Reihenschaltung der Widerstände R6 und R7 gelangt ein Bruchteil der an der Klemme T4 herrschenden Hilfs-Betriebsspannung an die Gateelektrode von Q3. Die Durchbruchsspannung in Sperr richtung an der Diode CR2 ist höher als der erwähnte Bruchteil der Hilfs-Betriebsspannung, so daß CR2 keinen Strom in Sperrichtung leitet.) Das Potential an der Gate elektrode des MOSFET Q3 hält diesen MOSFET im leitenden Zustand. Da die Drainelektrode von Q3 noch auf Masse ge klemmt ist, liegt das Gatepotential von Q2 nahe an Masse, so daß Q2 im nichtleitenden Zustand gehalten wird. Der Ausschaltpegel der Spannung an der Klemme T3 wird über den Widerstand R1 auf den COMFET Q1 gekoppelt. Die RC- Zeitkonstante, die sich durch die Kombination dieses Gate- Ansteuerwiderstandes mit der Gatekapazität von Q1 ergibt, ist relativ groß, so daß die anfängliche Ausschaltung von Q1 verlangsamt wird. Die Geschwindigkeit, mit der sich die Kollektor-Basis-Kapazität des äquivalenten pnp-Tran sistors im COMFET Q1 wieder auflädt, wird so niedrig ge halten, daß der über diese Kapazität fließende Verschie bungsstrom nicht stark genug ist, um die zur Verriegelung führende Thyristorwirkung hervorzurufen.

Die Änderung der Drain-Source-Spannung V_DS am COMFET Q1 wird auf die Kathode der Avalanche-Diode Z1 gekoppelt, die mit einer Durchbruchsspannung von 50 Volt ausgelegt ist. Solange die Spannung V_DS an Q1 niedriger ist als 50 Volt, wird die Diode Z1 nicht genügend weit in Sperr richtung vorgespannt, um durchzubrechen. Wenn V_DS über 50 Volt steigt, erfolgt der Avalanche-Durchbruch in der Diode Z1, und ein weiterer Anstieg von V_DS an Q1 führt zum Ansteigen der Durchlaß-Gatespannung an Q4. Die Source- Drain-Strecke von Q4 wird leitend und klemmt die Drain elektrode dieses MOSFET auf das Potential seiner Source elektrode, die über die Klemme T1 mit Masse verbunden ist. Der Kondensator C2 ist ein Beschleunigungskondensator, der bewirkt, daß der volle Ausschlag des Drainpotentials des MOSFET Q4 bei dessen Einschalten als Sperr-Vorspannungs potential an die Gateelektrode von Q3 gelangt. Dies bringt Q3 aus dem leitenden Zustand und kippt das durch die MOSFETs Q3 und Q4 gebildete Flipflop in seinen anderen stabilen Betriebszustand, in dem Q4 leitend und Q3 nichtleitend ist. Bei ausgeschaltetem Q3 zieht der Widerstand R3 das Gatepotential von Q2 in Richtung auf das an der Klemme T4 herrschende Potential der Hilfs-Betriebsspannung. Auf grund dieses Anstiegs des Gatepotentials von Q2 wird die Source-Drain-Strecke von Q2 stark leitend. Die Gateelektro de von Q1 wird über den niedrigen Widerstand, den nun die Source-Drain-Strecke von Q2 in Reihe mit R2 bildet, auf Massepotential geklemmt. Die RC-Zeitkonstante dieses Gate- Ansteuerwiderstandes in Verbindung mit der Gatekapazität von Q1 ist klein, so daß sich das Ausschalten von Q1 mit viel höherer Geschwindigkeit fortsetzt, wie es das Ziel der Erfindung ist.

Wenn die Drain-Source-Spannung V_DS des COMFET Q1 ganz hoch ist, wird die Avalanche-Diode Z2 in den Durchbruch zustand gespannt, um zu verhindern, daß das Gatepotential am MOSFET Q4 übermäßig hoch wird. Wenn die Änderungsge schwindigkeit von V_DS kleiner wird oder wenn die Änderung von V_DS dadurch angehalten wird, daß die Diode CR1 in Durchlaßrichtung gespannt wird und damit ihre Klemmwirkung entfaltet, wird der über die Kapazität C1 fließende Ver schiebungsstrom beschnitten. Die Dioden Z1 und Z2 werden dann nicht mehr in ihrem Durchbruchzustand gehalten. Der MOSFET Q4 ist jedoch noch in Durchlaßrichtung gespannt, und zwar infolge der Spannungsteilerwirkung zwischen R5 und der Reihenschaltung von R3 und R4. Somit bleibt Q4 lei tend, und Q3 bleibt nichtleitend. Bei nichtleitendem Q3 wird durch Spannungsteilerwirkung zwischen R3 und der Reihenschal tung von R4 und R5 eine Durchlaß-Vorspannung an der Gate elektrode von Q2 aufrechterhalten, so daß Q2 leitend bleibt.

Die Betriebszustände kehren auf diejenigen Zustände zu rück, von denen am Beginn der Beschreibung der Fig. 6 aus gegangen wurde.

Claims

1. Schaltungsanordnung zum schnellen Ausschalten eines leit fähigkeitsmodulierten Feldeffekttransistors, der zu innerer Ver riegelung neigt, wenn seinem Gate bei geringer Source-Drain- Spannung ein über einem vorgegebenen Wert liegender Ausschalt strom zugeführt wird, gekennzeichnet durch
eine Einrichtung (R1) zum anfänglichen Anlegen eines Aus schaltstroms reduzierter, unter dem vorgegebenen Wert liegender Amplitude an die Gateelektrode des leitfähigkeitsmodulierten Feldeffekttransistors (Q1),
eine Einrichtung (B2, R3-R8, CR2, Z1, Z2, Q3, Q4, C1, C2, R2, Q2), die nach einer Zeitdauer, welche ausreicht, um die Spannung zwischen Source- und Drainelektrode einen Wert erreichen zu lassen, bei dem im Falle des Anlegens eines Ausschaltstroms erhöhter Ampli tude an die Gateelektrode keine Verriegelung eintritt, diesen Ausschaltstrom erhöhter Amplitude an die Gateelektrode des leit fähigkeitsmodulierten Feldeffekttransistors legt.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch
eine Fühleinrichtung (C1, Z1) zum Feststellen, wann die Source- Drain-Spannung des Feldeffekttransistors (Q1) den vorge gebenen Wert erreicht, und
eine Einrichtung, die beim Erreichen dieses vorgege benen Wertes den Ausschaltstrom erhöhter Amplitude an die Gate elektrode des Feldeffekttransistors (Q1) anlegt.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Feld effekttransistor (Q1) mit seiner Sourceelektrode an eine erste Klemme (T1) und mit seiner Drainelektrode an eine zweite Klemme (T2) angeschlossen ist, und daß zwischen die erste Klemme und eine dritte Klemme (T3) eine Eingangssignalspannung zur An steuerung gelegt wird und zwischen die dritte Klemme und die Gateelektrode des Feldeffekttransistors (Q1) ein erster Widerstand geschaltet ist und zwischen der ersten und der zweiten Klemme (T1, T2) eine Einrichtung zur Bildung der Source-Drain-Spannung und einer Lastimpedanz (L, R_L) für den Feldeffekttransistor ange ordnet ist,
daß ferner zum schnellen Ausschalten des Feldeffekttransistors eine Schaltung vorgesehen ist
mit einem zweiten, dritten und vierten Transistor (Q2, Q3, Q4), deren jeder eine zwischen seiner ersten und seiner zweiten Elek trode liegende Hauptstromstrecke hat, deren Leitfähigkeit in Abhängigkeit von einer einen Schwellenwert übersteigenden Span nung zwischen seiner ersten und seiner dritten Elektrode steuer bar ist und deren jeweils erste Elektroden mit der ersten Klemme verbunden sind,
mit einem zweiten Widerstand (R2), der zwischen die Gateelek trode des Feldeffekttransistors (Q1) und die zweite Elektrode des zweiten Transistors (Q2) geschaltet ist,
mit einer Einrichtung (B2, T4, R3, R4, R5), die dann, wenn keine Leitfähigkeit zwischen der ersten und der zweiten Elektrode des dritten Transistors (Q3) besteht, zwischen die erste Elektrode und die dritte Elektrode sowohl des zweiten als auch des vier ten Transistors (Q2, Q4) jeweils eine genügend hohe Spannung legt, um diese beiden Transistoren zwischen ihrer ersten und zweiten Elektrode leiten zu lassen,
mit einer Einrichtung (B2, T4, R6, R7, R8), die dann, wenn keine Leitfähigkeit zwischen der ersten und der zweiten Elektrode des vierten Transistors (Q4) besteht, zwischen die erste und die dritte Elektrode des dritten Transistors (Q3) eine genügend hohe Spannung legt, um den dritten Transistor (Q3) zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen, mit einer Einrichtung (CR2, R8), die dann, wenn die ansteuernde Eingangssignalspannung (V_IN) einen Pegel zur Leitendmachung der Source-Drain-Strecke des Feldeffekttransistors (Q1) hat, zwischen die erste und die dritte Elektrode des dritten Transistors (Q3) eine Spannung legt, die genügend hoch ist, um den dritten Tran sistor zwischen seiner ersten und seiner zweiten Elektrode lei ten zu lassen, und
mit einer Einrichtung (C1, Z1, Z2), die dann, wenn die Spannung zwischen der ersten und der zweiten Klemme (T1, T2) einen vorge schriebenen Wert übersteigt, zwischen die erste und die dritte Elektrode des vierten Transistors (Q4) eine Spannung legt, die genügend hoch ist, um den vierten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß der zweite, der dritte und der vierte Transistor (Q2, Q3 und Q4) sämtlich Anreicherungs-Feldeffekttransistoren sind, deren erste Elektrode eine Sourceelektrode, deren zweite Elektrode eine Drainelektrode und deren dritte Elektrode eine Gateelektrode ist.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß zwischen der ersten Klemme (T1) und einer vierten Klemme (T4) eine Hilfs-Betriebsspannungsquelle (B2) liegt und daß die Einrichtung zur Bildung der Source-Drain-Spannung und der Lastimpedanz für den Feldeffekttransistor (Q1) eine Haupt- Betriebsspannungsquelle (B1) zwischen der ersten und einer fünften Klemme (T1 und T5) und eine zwischen die zweite und die fünfte Klemme (T2 und T5) geschaltete, die Lastimpedanz dar stellende Last (L, R_L) aufweist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekenn zeichnet, daß die Einrichtung, die bei Nichtbestehen einer Leit fähigkeit zwischen der ersten und der zweiten Elektrode des dritten Transistors (Q3) zwischen die erste und die dritte Elektrode sowohl des zweiten als auch des vierten Transistors (Q2, Q4) Spannungen oberhalb des Schwellenwertes legt,
einen dritten Widerstand (R3), dessen erstes Ende mit der vier ten Klemme (T4) verbunden ist und dessen zweites Ende mit der dritten Elektrode des zweiten Transistors (Q2) und mit der zweiten Elektrode des dritten Transistors (Q3) verbunden ist, und
einen vierten Widerstand (R4), der zwischen das zweite Ende des dritten Widerstandes (R3) und die dritte Elektrode des vierten Transistors (Q4) geschaltet ist, aufweist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekenn zeichnet, daß die Einrichtung, die bei einen vorgeschriebenen Wert überschreitender Spannung zwischen der ersten und der zweiten Klemme (T1 und T2) zwischen die erste und die dritte Elektrode des vierten Transistors (Q4) eine genügend hohe Spannung anlegt, um die Stromstrecke zwischen seiner ersten und zweiten Elektrode leitend zu machen, folgendes aufweist:
eine erste Diode (Z1), die leitet, wenn die an ihr liegende Spannung einen ersten bestimmten Wert übersteigt,
einen ersten Kondensator (C1), der in Reihe mit der ersten Diode zwischen die zweite Klemme (T2) und die dritte Elektrode des vierten Transistors (Q4) geschaltet ist,
einen fünften Widerstand (R5), der zwischen die erste Klemme (T1) und die dritte Elektrode des vierten Transistors (Q4) geschaltet ist,
einen Spannungsbegrenzer (Z2) zur Begrenzung der Potential differenz zwischen der ersten Klemme (T1) und der dritten Elektrode des vierten Transistors (Q4), wenn diese Differenz denjenigen Wert wesentlich zu überschreiten droht, bei welchem der vierte Transistor zwischen seiner ersten und seiner zweiten Elektrode leitend wird.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekenn zeichnet, daß der Spannungsbegrenzer eine zweite Diode (Z2) enthält, die zwischen die erste Klemme (T1) und die dritte Elektrode des vierten Transistors (Q4) geschaltet ist und leitend wird, wenn die an ihr liegende Spannung einen zweiten bestimmten Wert übersteigt.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekenn zeichnet, daß der zweite bestimmte Wert kleiner als der erste bestimmte Wert ist.

10. Schaltungsanordnung nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß die Einrichtung, die dann, wenn die an steuernde Eingangssignalspannung den Wert zum Leitendmachen der Source-Drain-Strecke des Feldeffekttransistors (Q1) erreicht, zwi schen die erste und die dritte Elektrode des dritten Transistors (Q3) eine genügend hohe Spannung zur Leitendmachung der Strom strecke zwischen der ersten und der zweiten Elektrode des drit ten Transistors legt,
eine zwischen die dritte Klemme (T3) und die dritte Elektrode des dritten Transistors (Q3) geschaltete Gleichrichterdiode (CR2) solcher Polung aufweist, daß sie bei Anlegen einer Ein schaltspannung für den Feldeffekttransistor an die dritte Klemme leitet, und nicht leitet, wenn an der dritten Klemme eine Span nung liegt, bei der die Source-Drain-Strecke des Feldeffektransi stors gesperrt ist.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekenn zeichnet, daß die Einrichtung, die bei nicht bestehender Leit fähigkeit zwischen der ersten und der zweiten Elektrode des vierten Transistors (Q4) zwischen die erste und die dritte Elektrode des dritten Transistors (Q3) eine genügend hohe Span nung zur Leitendmachung der Stromstrecke zwischen der ersten und der zweiten Elektrode des dritten Transistors (Q3) legt, einen sechsten Widerstand (R6), dessen erstes Ende mit der vierten Klemme (T4) und dessen zweites Ende mit der zweiten Elektrode des vierten Transistors (Q4) verbunden ist,
einen siebten Widerstand (R7), der zwischen das zweite Ende des sechsten Widerstandes und die dritte Elektrode des dritten Transistors (Q3) geschaltet ist, und
einen zweiten Kondensator (C2), der zwischen das zweite Ende des sechsten Widerstandes und die dritte Elektrode des dritten Transistors geschaltet ist, aufweist.

12. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß die Einrichtung, die dann, wenn die ansteuernde Eingangssignalspannung einen Wert zum Einschalten der Source- Drain-Strecke des Feldeffekttransistors (Q1) hat, zwischen die erste und die dritte Elektrode des dritten Transistors (Q3) eine genügend hohe Spannung legt, um den dritten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen,
eine zwischen die dritte Klemme (T3) und die dritte Elektrode des dritten Transistors (Q3) geschaltete Gleichrichterdiode solcher Polung aufweist, daß sie leitet, wenn an der dritten Klemme die Einschaltspannung für den Feldeffekttransistor (Q1) ge legt wird, und nicht leitet, wenn an der dritten Klemme ein Spannungswert liegt, bei dem die Source-Drain-Strecke des Feldeffekttransistors gesperrt ist.

13. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung, die dann, wenn die Spannung zwischen der ersten und der zweiten Klemme (T1 und T2) einen vorgeschriebenen Wert überschreitet, zwischen die erste und die dritte Elektrode des vierten Transistors (Q4) eine ge nügend hohe Spannung legt, um den vierten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen, eine erste Diode (Z1), die leitet, wenn die an ihr liegende Spannung einen ersten bestimmten Wert übersteigt,
einen ersten Kondensator (C1), der in Reihe mit der ersten Diode zwischen die zweite Klemme (T2) und die dritte Elektrode des vierten Transistors (Q4) geschaltet ist,
einen fünften Widerstand (R5), der zwischen die erste Klemme (T1) und die dritte Elektrode des vierten Transistors (Q4) ge schaltet ist, und
einen Spannungsbegrenzer (Z2) für die Potentialdifferenz zwi schen der ersten Klemme und der dritten Elektrode des vierten Transistors, wenn diese Differenz denjenigen Wert wesentlich zu überschreiten droht, bei dem der vierte Transistor zwischen seiner ersten und seiner zweiten Elektrode leitend wird, auf weist.

14. Schaltungsanordnung nach einem der Ansprüche 1 bis 13, gekennzeichnet durch die Kombination folgender Teile:
den leitfähigkeitsmodulierten Feldeffekttransistor (Q1) mit Source-, Drain- und Gateelektrode,
eine erste Klemme (T1), an welche die Sourceelektrode des Feldeffekttransistors angeschlossen ist,
eine zweite Klemme (T2), an welche die Drainelektrode des Feldeffekttransistors angeschlossen ist,
eine dritte Klemme (T3), zwischen die und die erste Klemme eine ansteuernde Eingangssignalspannung (V_IN) gelegt wird, die einen Einschaltpegel und einen Ausschaltpegel hat,
ein erster Widerstand (R1), der zwischen die dritte Klemme (T3) und die Gateelektrode des Feldeffekttransistors (Q1) geschaltet ist und über den die ansteuernde Eingangssignalspannung an die Gateelektrode des Feldeffekttransistors (Q1) gelegt wird, um seine Source-Drain-Strecke leiten zu lassen, wenn diese Spannung den Einschaltpegel hat, bzw. zu sperren, wenn sie den Ausschalt pegel hat,
eine zwischen die erste und die zweite Klemme (T1 und T2) ge schaltete Einrichtung (B1, T5, R_L, L) zur Bildung einer Source- Drain-Spannung und einer Lastimpedanz für den Feldeffekttransistor (Q1),
eine vierte Klemme (T4),
eine zwischen die erste und die vierte Klemme (T1 und T4) ge schaltete Hilfs-Betriebsspannungsquelle (B2),
einen zweiten, einen dritten und einen vierten Transistor (Q2, Q3 und Q4), deren jeder zwischen einer ersten Elektrode und einer zweiten Elektrode eine Hauptstromstrecke hat, deren Leit fähigkeit abhängig von einer einen Schwellenwert übersteigenden Spannung zwischen seiner ersten Elektrode und seiner dritten Elektrode steuerbar ist, und deren jeweils erste Elektrode mit der ersten Klemme verbunden ist,
ein zweiter Widerstand (R2), der zwischen die Gateelektrode des Feldeffekttransistors (Q1) und die zweite Elektrode des zwei ten Transistors (Q2) geschaltet ist,
ein dritter Widerstand (R3), dessen erstes Ende mit der vierten Klemme (T4) und dessen zweites Ende mit der dritten Elektrode des zweiten Transistors (Q2) und mit der zweiten Elektrode des dritten Transistors (Q3) verbunden ist,
ein vierter Widerstand (R4), der zwischen das zweite Ende des dritten Widerstandes (R3) und die dritte Elektrode des vierten Transistors (Q4) geschaltet ist,
eine zwischen der zweiten Klemme (T2) und der dritten Elektrode des vierten Transistors (Q4) angeordnete Reihenschaltung aus einer ersten Lawinen-Diode (Z1) und einer ersten Kapazität (C1),
eine zweite Lawinen-Diode (Z2) und ein fünfter Widerstand (R5), die jeweils zwischen die erste Klemme (T1) und die dritte Elek trode des vierten Transistors (Q4) geschaltet sind,
ein sechster Widerstand (R6), dessen erstes Ende mit der vier ten Klemme (T4) und dessen zweites Ende mit der zweiten Elek trode des vierten Transistors (Q4) verbunden ist,
ein siebter Widerstand (R7), der zwischen das zweite Ende des sechsten Widerstandes (R6) und die dritte Elektrode des dritten Transistors (Q3) geschaltet ist,
ein zweiter Kondensator (C2), der zwischen das zweite Ende des sechsten Widerstandes (R6) und die dritte Elektrode des dritten Transistors (Q3) geschaltet ist,
ein zwischen die dritte Klemme (T3) und die dritte Elektrode des dritten Transistors (Q3) geschalteter Gleichrichter (CR2) solcher Polung, daß er leitet, wenn die ansteuernde Eingangs signalspannung den Einschaltpegel hat, und nicht leitet, wenn die ansteuernde Eingangssignalspannung den Ausschaltpegel hat, und ein achter Widerstand (R8), der zwischen die erste Klemme (T1) und die dritte Elektrode des dritten Transistors (Q3) geschaltet ist.

15. Schaltungsanordnung nach Anspruch 14, dadurch gekenn zeichnet, daß die Einrichtung zur Bildung der Source-Drain- Spannung und der Lastimpedanz für den Feldeffekttransistor (Q1) eine zwischen die erste (T1) und eine fünfte Klemme (T5) ge schaltete Haupt-Betriebsspannungsquelle (B1) und eine zwischen die zweite und die fünfte Klemme (T1, T5) geschaltete, die Last impedanz darstellende Last (R_L, L) aufweist.