DE3709149A1

DE3709149A1 - Anordnung zum schnellen ausschalten eines leitfaehigkeitsmodulierten feldeffekttransistors

Info

Publication number: DE3709149A1
Application number: DE19873709149
Authority: DE
Inventors: Jun Harold Robert Ronan; Jun Carl Franklin Wheatley
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1986-03-21
Filing date: 1987-03-20
Publication date: 1987-09-24
Anticipated expiration: 2007-03-21
Also published as: KR870009549A; DE3709149C2; JPH0564889B2; FR2596594B1; US4677324A; JPS62231518A; FR2596594A1

Description

Die Erfindung betrifft eine Anordnung zum Ausschalten der Stromleitung über die Source-Drain-Strecke leitfähig keitsmodulierter Feldeffekttransistoren. Solche Tran sistoren sind bekannt unter der international üblichen Kurzbezeichnung COMFET (conductivity modulated field effect transistors), die auch im vorliegenden Fall ver wendet wird.

Eine allgemeine Beschreibung der Grundlagen des COMFET findet sich in einem Artikel von C.F. Wheatley Jr. und G.M. Dolny "COMFET - The Ultimate Power Device; A Gene ral Study of Power Devices", erschienen in der Zeitschrift Solid State Technology, November 1985, Seiten 121 bis 128. Auf diesen Artikel sei hier ausdrücklich verwiesen.

Der COMFET hat als Steuerelektrode eine isolierte Gate elektrode, wodurch die vom Eingangskreis benötigte Lei stung reduziert wird, so daß die Eingangsschaltung gene rell vereinfacht werden kann. Der Source-Drain-Kreis ist jedoch ähnlich wie der Emitter-Kollektor-Kreis eines Bipolartransistors, d.h. er erlaubt eine Stromleitung mit Stromdichten von einigen 100 Ampere pro Quadratzentimeter, während der Durchlaßspannungsabfall vom Source- zum Drain anschluß in der Größenordnung von nur einem Volt liegt. Dieser geringe Durchlaßspannungsabfall existiert bei ho hen Stromdichten wegen des Vorhandenseins von Minoritäts trägern, welche die hochohmige Epitaxialschicht, die den Anodenbereich bildet, in ihrer Leitfähigkeit modulieren. Ein solches Bauelement zeigt nur mittelmäßige Schaltge schwindigkeiten (in der Größenordnung von Bruchteilen von Millisekunden) unter Bildung eines Ausschalt-Nachimpulses, der durch langsame Rekombination von Minoritätsträgern ver ursacht wird. Außerdem besteht die Tendenz, daß in einem parasitären gesteuerten Siliziumgleichrichter innerhalb der COMFET-Struktur eine unerwünschte Verriegelung (Latch- up-Effekt) stattfindet.

Um den Leistungsverlust während des Schaltens zu vermin dern, ist es wünschenswert, den COMFET mit möglichst hoher Geschwindigkeit ein- und auszuschalten. Ein schnelleres Schalten erzielt man dadurch, daß man die Gateelektrode des COMFET aus einer Spannungsquelle mit niedrigem Innen widerstand ansteuert, so daß die RC-Zeitkonstante, die das Produkt dieses Widerstandes mit der Gate-Kapazität des COMFET ist, verkürzt ist. Bei solchen höheren Schalt geschwindigkeiten zeigen COMFETs eine unerwünschte Neigung zur Verriegelung und damit zum Verlust der Steuermöglich keit durch eine an die Gateelektrode gelegte Spannung. Wenn man nicht dafür sorgt, daß die verfügbare Energie für den COMFET während des Verriegelungszustandes streng begrenzt wird, dann führt die Verriegelung zur Zerstörung des Bauelementes.

Es wurde nun gefunden, daß keinerlei Verriegelungsproblem auftritt, egal, wie hoch die Geschwindigkeit des Einschal tens ist, wenn man den COMFET so schaltet, daß sich prak tisch Kurzschlußleitung zwischen Source und Drain ergibt. Ferner wurde erkannt, daß eine Verriegelung nur dann ein treten kann, wenn man den COMFET schnell ausschaltet mit dem Ziel, einen praktisch offenen Stromkreis zwischen Source und Drain zu erhalten. Schließlich wurde gefunden, daß eine Verriegelung am wahrscheinlichsten ist, wenn die Source-Drain-Spannung V _DS klein ist, und selbst dann ein treten kann, wenn die Ableitung dieser Spannung nach der Zeit d (V_DS )/dt ziemlich klein ist.

Die vorstehenden Erkenntnisse werden gemäß der Erfindung ausgenutzt, um die technische Aufgabe zu lösen, für einen COMFET eine Schaltungsanordnung zum schnellen Ausschalten unter Vermeidung einer Verriegelung zu schaffen. Die we sentlichen Merkmale erfindungsgemäßer Lösungen sind in den Patentansprüchen 1, 3 und 15 aufgeführt. Vorteilhafte Ausgestaltungen sind jeweils in Unteransprüchen gekenn zeichnet.

In einer erfindungsgemäßen Schaltungsanordnung wird an die Gateelektrode des COMFET anfänglich ein Ausschalt strom reduzierter Amplitude gelegt. Anschließend, wenn das Potential zwischen Source- und Drainelektrode des COMFET auf einen Wert angestiegen ist, bei dem im Falle des Anlegens eines Ausschaltstroms höherer Amplitude an die Gateelektrode des COMFET keine Verriegelung statt finden würde, wird dieser höhere Ausschaltstrom an die Gateelektrode des COMFET gelegt, um die Umschaltung des COMFET in den nichtleitenden Zustand zu beschleunigen. In vorteilhaften Ausführungsformen der Erfindung wird die Amplitude der Spannung zwischen Source- und Drain elektrode des COMFET gefühlt, um das Anlegen des erhöh ten Ausschaltstroms zu steuern.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert:

Fig. 1 zeigt das Schema einer durch einfachere und vertrautere Elemente dargestellten Ersatzschaltung eines COMFET;

Fig. 2 und 3 sind Schaltbilder von Meßschaltun gen, mit denen herausgefunden wurde, daß eine Verriege lung während des Ausschaltens und nicht während des Ein schaltens stattfindet;

Fig. 4 ist das Schaltbild einer Meßschaltung, mit der herausgefunden wurde, daß eine Verriegelung bei niedri gen Werten der Source-Drain-Spannung eintritt;

Fig. 5 ist das Schaltbild einer Meßschaltung, mit der eine Beziehung herausgefunden wurde zwischen dem Ver riegelungsstrom und der Source-Drain-Spannung, bei wel cher die Verriegelung erstmalig eintritt;

Fig. 6 ist das Schaltbild einer erfindungsgemäßen Schaltungsanordnung zum schnellen Ausschalten eines COMFET.

Die Fig. 1 zeigt eine Ersatzschaltung für einen COMFET 10. Der COMFET 10 hat einen Sourceanschluß 11, einen Drainanschluß 12 und einen Gateanschluß 13. Seine Struk tur ist ähnlich derjenigen eines in Vertikalstruktur aus gelegten MOSFET (Feldeffekttransistor mit Metall-Oxid- Halbleiter-Aufbau) mit n-Kanal, wobei an die n-leitende Drainzone eine p⁺-leitende Epitaxialschicht grenzt, die als Anodengebiet wirkt. Dieses Anodengebiet, das sich in ohmischem Kontakt befindet und mit dem Drainanschluß 12 des COMFET 10 verbunden ist, ist in der Ersatzschaltung die Emitterzone eines pnp-Bipolartransistors 14. Der Kollektor dieses "äquivalenten" pnp-Bipolartransistors 14 ist mit der Basis eines äquivalenten npn-Bipolartran sistors 15 verbunden, dessen Emitterzone in ohmischem Kontakt und mit dem Sourceanschluß 11 des COMFET 10 ver bunden ist. Der Kollektor des npn-Bipolartransistors 15 ist mit der Basis des pnp-Bipolartransistors 14 verbunden, wodurch sich ein rückgekoppelter Kreis ergibt, der sich selbst halten oder "verriegeln" kann und die Ersatzschal tung eines gesteuerten Siliziumgleichrichters oder "Thy ristors" darstellt. Eine Verriegelung oder Thyristor-Wir kung wird dadurch vermieden, daß dem Basis-Emitter-Über gang des äquivalenten npn-Bipolartransistors 15 ein ge nügend großer Leitwert 16 parallelgeschaltet ist. Solange der über den Sourceanschluß 11 fließende Strom nicht be stimmte Grenzen überschreitet, ist der Spannungsabfall längs des Leitwertes 16, der vom hindurchfließenden Kollek torstrom des pnp-Bipolartransistors 14 hervorgerufen wird, nicht groß genug, um den Basis-Emitter-Übergang des äqui valenten npn-Bipolartransistors auf Durchlaß vorzuspannen.

Wenn die äquivalenten Bipolartransistoren 14 und 15 stark leitend gemacht werden, geht die Spannung zwischen dem Sourceanschluß 11 und dem Drainanschluß 12 herunter auf einen Wert, der im wesentlichen gleich dem Spannungsabfall am Leitwert 16 plus der Emitter-Kollektor-Sättigungsspan nung (V _SAT ) des äquivalenten Transistors 14 ist. Dieser Vorgang ist begleitet durch eine Entladung der äquivalen ten Kollektor-Basis-Kapazität 17 des pnp-Bipolartransistors 14. Die Kapazität 17 hat keinen festen Wert, sondern wird größer, wenn die Kollektor-Basis-Spannung des pnp-Bipolar transistors 14 den Kollektor-Basis-Übergang dieses Tran sistors nicht stark in Sperrichtung vorspannt.

Wenn die Stromleitung in der Emitter-Kollektor-Strecke des pnp-Bipolartransistors 14 abrupt gesperrt wird, dann fließt ein Verschiebungsstrom, der die Kapazität 17 wieder auflädt. Dieser Verschiebungsstrom ist am Anfang stärker, weil die Kapazität 17 größer ist, wenn der Kollektor-Basis- Übergang des pnp-Transistors 14 nicht stark in Sperrich tung gespannt ist. Der besagte Verschiebungsstrom erzeugt eine dynamische Komponente des Spannungsabfalls am Leit wert 16, die den statischen Spannungsabfall an diesem Leit wert vermehrt. Der Gesamt-Spannungsabfall am Leitwert 16 kann in unerwünschter Weise so groß werden, daß der Basis- Emitter-Übergang des npn-Bipolartransistors 15 in Durch laßrichtung gespannt wird. Sollte dies vorkommen, verrie gelt sich die mit den Bipolartransistoren 14 und 15 gebil dete Rückkopplungsschleife.

Dies ist der Verriegelungszustand, der mit der vorliegen den Erfindung verhindert werden soll.

Der in Vertikalstruktur ausgelegte Leistungs-MOSFET ist im Ersatzschaltbild eine Kaskodeschaltung eines äquivalen ten n-Kanal-MOSFET 18 vom Anreicherungstyp und eines in Vertikalstruktur ausgelegten äquivalenten Sperrschicht- oder "Junction"-Feldeffekttransistors (abgekürzt JFET) 19 vom Verarmungstyp mit isolierter Gateelektrode und n-Kanal. Die Gateelektrode des äquivalenten MOSFET 18 ist der Gateanschluß 13 des COMFET 10. Die Sourcezone des MOSFET 18 ist dasselbe n⁺-Gebiet wie die Emitterzone des äquivalenten npn-Bipolartransistors 15, die wie erwähnt in ohmischem Kontakt mit dem Sourceanschluß 11 ist. Die ses n⁺-Gebiet ist von einem isolierenden p-Gebiet umgeben.

Die Gatezone des äquivalenten JFET 19 ist ein Teil dieses p-Gebietes, das in ohmischem Kontakt mit dem Sourcean schluß 11 verbunden ist. Die Drainzone des MOSFET 18 ist dasselbe Gebiet wie die Sourcezone des JFET 19 und ist ein elektrostatisch induziertes n-Gebiet, gebildet durch einen Film aus Elektroden an der Oberfläche der n-Epita xialzone in nächster Nähe des isolierenden p-Gebietes. Dieses elektrostatisch induzierte n-Gebiet wird durch die Sourcefolgerwirkung des JFET 19 nahe dem Potential des Sourceanschlusses 11 gehalten. Hierdurch kann der äquivalente MOSFET 18 ein Element mit kleiner Kanallänge sein, ohne befürchten zu müssen, daß eine hohe Spannung zwischen Sourceanschluß 11 und Drainanschluß 12 eine Überlastung und damit Zerstörung des äquivalenten MOSFET 18 bewirkt. Die Drainzone des äquivalenten JFET 19 ist dasselbe n-Gebiet wie die Basiszone des äquivalenten pnp- Bipolartransistors 14. Das Potential dieses n-Gebietes wird gegenüber dem Potential des Drainanschlusses 12 inner halb eines Abstandes von 1 V_BE (Basis-Emitter-Durchlaß spannung) gehalten, und zwar durch die gleichrichtende Verbindung dieses Gebietes mit dem p⁺-Anodengebiet. Dieses Anodengebiet ist die Emitterzone des äquivalenten pnp- Bipolartransistors 14, die zur Verbindung mit dem Drain anschluß 12 ohmisch kontaktiert ist.

Es wurden bestimmte Experimente durchgeführt, um das Phänomen der Verriegelung zu erforschen. Die Ergebnisse dieser Experimente bestätigen den Verdacht, daß das Fließen von Verschiebungsstrom während der Wiederaufla dung der Kapazität 17 den Spannungsabfall am Leitwert 16 vergrößert und dadurch die Verriegelung der durch die äquivalenten Bipolartransistoren 14 und 15 gebildeten Thyristorkonfiguration bewirkt. Es wurde eine Meßschal tung benutzt, die den in den Fig. 2 und 3 gezeigten Meßschaltungen glich, mit dem einzigen Unterschied, daß die stromgleichrichtende Diode 20 fehlte. In dieser Meß schaltung wurde der mit seiner Sourceelektrode an Masse liegende COMFET 10 mit einer ohmschen Last 21 versehen, die zwischen seine Drainelektrode und eine Betriebspoten tialquelle V _DD geschaltet wurde. Normalerweise führt das Eintreten des Verriegelungszustandes zur Zerstörung eines COMFET; hält man jedoch die zum Fließenlassen von Strömen während des Verriegelungszustandes verfügbare Energie in engen Grenzen, dann läßt sich eine Zerstörung trotz auf tretender Verriegelung vermeiden. Dies gestattet eine nä here Untersuchung der Verriegelung. Zwischen eine Span nungsquelle 24, die ein Gate-Ansteuersignal liefert, und den COMFET 10 wurde ein Gate-Ansteuerwiderstand geschal tet, der aus zwei hintereinanderliegenden Teilwiderstän den 22 und 23 bestand. Bei einer ersten Untersuchung wurden verschiedene Werte für diesen Gate-Ansteuerwider stand und für den Drain-Lastwiderstand 21 benutzt. Es schien, daß eine Verriegelung etwas leichter eintrat, wenn der Gate-Ansteuerwiderstand (22+23) vermindert wurde, und daß die Verriegelung etwas weniger leicht eintrat, wenn der Drain-Lastwiderstand 21 erhöht wurde. Dies legt die Vermutung nahe, daß das Eintreten einer Verriegelung weniger wahrscheinlich ist, wenn d (V _DS )/dt kleiner ge halten wird.

Die Meßschaltung wurde dann gemäß der Fig. 2 modifiziert, indem der Teil 23 des Gate-Ansteuerwiderstandes durch die stromgleichrichtende Diode 20 in der gezeigten Polung überbrückt wurde. Die Hinzufügung der Diode 20 in der Schaltung nach Fig. 2 hatte keinen Einfluß auf das Ein setzen des Verriegelungszustandes. Die Diode 20 könnte das Verhalten der Schaltung nur während des Einschaltens ändern, wenn die Diode 20 leitet und dadurch den Teil 23 des Gate-Ansteuerwiderstandes überbrückt. So wurde ge funden, daß die Verriegelung nicht mit dem Einschalten des COMFET 10 verknüpft ist.

Die Modifizierung der Prüfschaltung wurde dann geändert, indem die Polung der stromgleichrichtenden Diode 20 ge mäß der Fig. 3 umgedreht wurde. Bei dieser Modifizierung der ursprünglichen Prüfschaltung, bei welcher die Diode 20 nur während des Ausschaltens leitet, war das Eintre ten eines Verriegelungzustandes wahrscheinlicher.

Dies bestätigte die Annahme, daß die Verriegelung mit dem Ausschalten des COMFET 10 verbunden ist.

Um die Empfindlichkeit der Verriegelung gegenüber der Größe d (V _DS )/dt zu untersuchen, wurde in die ursprüngli che Prüfschaltung eine veränderbare Kapazität 25 einge fügt, wie es die Fig. 4 zeigt. Die Gruppe notwendiger Be dingungen für das Eintreten einer Verriegelung wurde dann durch oszilloskopische Beobachtung von V _DS bestimmt. Es wurde gefunden, daß das Einsetzen einer Verriegelung un abhängig vom schnell ansteigenden Teil der Spannung V _DS ist. Das heißt, es wurde beobachtet, daß die Verriegelung vom Wert der Kapazität 25 praktisch nicht beeinflußt wird. Hieraus ist zu schließen (vorausgesetzt, die vorherigen Beobachten waren richtig), daß die Verriegelung während des Ausschaltens auftreten muß, wo der Wert von V _DS noch klein und ein merkliches d (V _DS )/dt vorhanden ist, auch wenn dieses d (V _DS )/dt vergleichsweise ziemlich klein ist.

Um zu prüfen, ob dieser Schluß richtig ist, wurde die ursprüngliche Meßschaltung so modifiziert, wie es die Fig. 5 zeigt. Der dort vorhandene MOSFET 26 wird durch ein positiv gerichtetes Ansteuersignal eingeschaltet, das aus einer Hilfs-Steuerspannungsquelle 27 über einen Widerstand 28 an die Gateelektrode des MOSFET gelegt wird. Der positiv gerichtete Übergang dieses Ansteuer signals erscheint mit einstellbarer Verzögerung nach dem negativ gerichteten Übergang des anderen Ansteuersignals, das von der Spannungsquelle 24 zum Ausschalten des COMFET 10 geliefert wird. Somit kann der COMFET 10 durch das Gate-Ansteuersignal von der Spannungsquelle 24 über den Gate-Ansteuerwiderstand (22+23) in den Sperrzustand ge trieben werden, bis V_DS genügend weit angestiegen ist, um über den Bereich der niedrigen V _DS-Werte hinaus zu sein, in dem eine Verriegelung wahrscheinlich ist. Dann wird, bei leitend gemachtem MOSFET 26, ein Gate-Ansteuer signal über einen wesentlich kleineren Gate-Ansteuerwider stand, nämlich den Widerstand 29, an den COMFET 10 gelegt. Mit der Prüfschaltung nach Fig. 5 kann nachgewiesen werden, daß die Leitendmachung des MOSFET 26 zu einem Zeitpunkt, in dem die Spannung V _DS des COMFET 10 einen gegebenen Wert erreicht, einen gegebenen Verriegelungsstrom liefert.

Aus diesen Prüfergebnissen läßt sich die Erkenntnis ge winnen, daß ein COMFET schneller als bisher ohne die Ge fahr einer zerstörerischen Verriegelung ausgeschaltet wer den kann, wenn man folgende Maßnahmen trifft: Erstens wäre dafür zu sorgen, daß an die Gateelektrode des COMFET an fänglich ein Ausschaltstrom verminderter Amplitude gelegt wird. Zweitens wäre dafür zu sorgen, daß anschließend ein Ausschaltstrom erhöhter Amplitude an die Gateelektrode des COMFET gelegt wird, nachdem die Spannung V _DS des COMFET genügend weit angestiegen ist, um außerhalb des Bereichs derjenigen V _DS-Werte zu sein, bei denen der erhöhte Aus schaltstrom zu einer Verriegelung führen könnte.

Es ist möglich, die zweitgenannte Maßnahme wirksam zu treffen, ohne vorher zu wissen, wie sich die Anstiegs zeit der Spannung V _DS für irgendeine spezielle Drainlast des COMFET verhält. Ein Weg besteht z.B. darin, eine Ein richtung vorzusehen, die abhängig von einem Steuersignal wahlweise den Ausschaltstrom erhöhter Amplitude an die Gateelektrode des COMFET legt. Zur Erzeugung des genannten Steuersignals braucht nur eine Einrichtung vorgesehen zu werden, die lediglich fühlt, wann die Spannung V _DS des COMFET wesentlich höher ist als diejenigen Werte, bei de nen das Auftreten einer Verriegelung im Falle des besagten erhöhten Ausschaltstroms wahrscheinlich wäre.

Die Fig. 6 zeigt eine repräsentative Ausführungsform für eine Schaltungsanordnung, mit der die in den beiden voran gegangenen Abschnitten beschriebene Technik realisiert wird. Ein COMFET Q 1 ist mit seiner Sourceelektrode an eine erste Klemme T 1 und mit seiner Drainelektrode an eine zweite Klemme T 2 angeschlossen. Die Klemme T 1 liegt im dar gestellten Fall an Masse. Mit der Klemme T 1 sind die ne gativen Pole einer Haupt-Betriebsspannungsquelle B 1, einer Hilfs-Betriebsspannungsquelle B 2 und einer Klemmspannungs quelle B 3 verbunden. Eine dritte Klemme T 3 empfängt eine Spannung V _IN, die zwischen einem Ausschaltpegel mit dem Wert des Massepotentials und einem Einschaltpegel mit po sitivem Wert umschaltbar ist, um die Stromleitung im COM FET Q 1 zu steuern. Die Hilfs-Betriebsspannungsquelle ist mit ihrem positiven Pol an eine vierte Klemme T 4 angeschlos sen. Die Drainlast für Q 1 ist als Serienschaltung eines Lastwiderstandes R _L und einer Lastinduktivität L darge stellt; diese Serienschaltung liegt zwischen der zweiten Klemme T 2 und einer fünften Klemme T 5, an die der positive Pol der Haupt-Betriebsspannungsquelle B 1 angeschlossen ist. Diese Drainlast sei z.B. das Äquivalent bzw. die Ersatz schaltung des Eingangskreises eines Rücklauftransformators in einem Fernsehempfänger. Wenn das die Induktivität L um gebende Feld beim Ausschalten von Q 1 zusammenbricht, ent steht eine Rücklaufspannung. Um zu verhindern, daß diese Rücklaufspannung zur Erzeugung einer überstarken Spannung V _DS am COMFET Q 1 führt, wird die Klemme T 2 durch Durchlaß- Stromleitung einer Gleichrichterdiode CR 1 geklemmt, die an eine sechste Klemme T 6 angeschlossen ist, welche vom po sitiven Pol der Klemmspannungsquelle B 3 eine Klemmspannung empfängt.

Für die nachstehende Beschreibung der Arbeitsweise der Schaltungsanordnung nach Fig. 6 sei angenommen, daß der COMFET Q 1 anfänglich nichtleitend zwischen seiner Source- und Drainelektrode ist. Die an die dritte Klemme T 3 geleg te Spannung V _IN hat den Wert des Massepotentials und wird über einen Widerstand R 1 gekoppelt, der im Vergleich zu einem anderen Widerstand R 2 einen relativ hohen Wider standswert hat. Der Widerstand R 2 und die Drain-Source- Strecke eines MOSFET Q 2, die leitend ist, klemmen die Gateelektrode Q 1 auf das an der Klemme T 1 liegende Masse potential. Der MOSFET Q 2 wird leitend gehalten durch die Spannungsteilerwirkung zwischen einem Widerstand R 3 und der Reihenschaltung zweier Widerstände R 4 und R 5, wodurch die an die Klemme T 4 gelegte Hilfs-Betriebsspannung herun tergeteilt wird. Diese Spannungsteilerwirkung entsteht, weil ein MOSFET Q 3, dessen Sourcelektrode an T 1 und dessen Drainelektrode an Q2 angeschlossen ist, nicht leitet. Ebenfalls durch Spannungsteilerwirkung zwischen einem Wi derstand R 5 und der Reihenschaltung der beiden Widerstände R 3 und R 4 wird ein Bruchteil der über die Klemme T 4 ge lieferten Hilfs-Betriebsspannung an die Gateelektrode ei nes anderen MOSFET Q 4 gelegt; dieser Bruchteil ist genügend groß, um Q 4 in den leitenden Zustand zu spannen.

Wenn Q 4 nicht leitend wäre, hätte die ohmsche Spannungstei lerwirkung zwischen einem Widerstand R 8 und der Reihen schaltung zweier Widerstände R 6 und R 7 zur Folge, daß ein Bruchteil der an der Klemme T 4 herrschenden Hilfs-Betriebs spannung an die Gateelektrode von Q 3 gelegt wird, wobei dieser Bruchteil genügend groß wäre, um Q 3 in den leiten den Zustand zu spannen. Durch die Leitfähigkeit von Q 4 wird jedoch der Knotenpunkt zwischen dessen Drainelektro de und den Enden von R 6 und R 7 auf das Massepotential ge klemmt, das über die Klemme T 1 an die Sourceelektrode von Q 4 gelegt ist. Somit wird die Gateelektrode von Q 3 über R 7 und über den Widerstand R 8 auf Massepotential gehalten, so daß Q 3 in den nichtleitenden Zustand gespannt ist.

Jeder Kenner von Grundschaltungen wird bemerken, daß die MOSFETs Q 3 und Q 4 eine Flipflop-Schaltung bilden, die nur zwei stabile Zustände hat: einen ersten Zustand, in dem Q 3 leitend und Q 4 nichtleitend ist, und einen zweiten Zu stand, in dem Q 4 leitend und Q 3 nichtleitend ist. Der Grund dafür ist, daß die über Kreuz geschalteten Drain- Gate-Verbindungen von Q 3 und Q 4 eine Mitkopplung bilden, die ein gleichzeitiges Leiten von Q 3 und Q 4 zu einem in stabilen Betriebszustand macht.

Wenn V _IN auf den positiven Pegel wechselt, bei dem der COMFET Q 1 in den leitenden Zustand umgeschaltet wird, wird die Flipflop-Schaltung von Q 3 und Q 4 in denjenigen stabilen Betriebszustand gezwungen, in dem Q 3 leitend und Q 4 nichtleitend ist. Eine stromgleichrichtende Diode CR 2 leitet in Durchlaßrichtung, um das Gatepotential von Q 3 auf einen Wert anzuheben, der gleich ist dem positiven Pegel von V _IN minus der Offsetspannung von CR 2. Da die Drain-Source-Strecke von Q 4 leitend ist und demzufolge die eine Seite eines Kondensators C 2 auf das Massepoten tial an der Drainelektrode von Q 4 klemmt, wird der Konden sator C 2 durch V _IN in positiver Richtung zur Schwellen spannung von Q 3 hin aufgeladen. Durch das ansteigende Gatepotential von Q 3 wird die Drain-Source-Strecke von Q 3 leitend, so daß der Knotenpunkt zwischen den Widerstän den R 3 und R 4 auf das Massepotential gezogen wird, das über die Klemme T 1 an die Sourcelektrode von Q 3 gelegt ist. Dies reduziert die Durchlaß-Gatespannung und damit die Leitfähigkeit von Q 4. Wenn die Drainelektrode von Q 4 durch den sich vermindernden Spannungsabfall am Widerstand R 6 in Richtung auf die Hilfs-Betriebsspannung an der Klem me T 4 gezogen wird, hört die Aufladung des Kondensators C 2 auf. Das ansteigende Drainpotential an Q 4, das über den Kondensator C 2 angelegt wird und durch die zusätzli che positive Spannung erhöht wird, die am Kondensator C 2 infolge dessen vorheriger Aufladung erscheint, treibt den MOSFET Q 3 noch stärker in den Leitzustand. Die Flip- flop-Schaltung der MOSFETs Q 3 und Q 4 wechselt schnell in ihren anderen stabilen Betriebszustand, in dem Q 3 leitend und Q 4 gesperrt ist.

Durch die Leitfähigkeit des MOSFET Q 3 wird dessen Drain elektrode auf das über die Klemme T 1 an seine Sourceelektro de gelegte Massepotential geklemmt, so daß die Gateelektrode von Q 2 keine Durchlaß-Vorspannung empfängt. Somit ist Q 2 nichtleitend, so daß die Gateelektrode von Q 1 nicht mehr über einen leitenden Q 2 und den Widerstand R 2 auf das an der Klemme T 1 herrschende Massepotential geklemmt wird. Somit hört auch die Spannungsteilerwirkung zwischen den Widerständen R 1 und R 2 auf, die bisher den zur Gateelektro de von Q 1 gelangenden Anteil der Spannung V _IN stark dämpfte.

Es gelangt nun der volle positive Einschaltpegel von V _IN an die Gateelektrode von Q 1, und zwar über eine relativ hohe Gate-Ansteuerimpedanz, verursacht durch den Wider stand R 1. Der COMFET Q 1 wird in den leitenden Zustand ge schaltet. Die Änderung der Drainspannung von Q 1 bewirkt, daß ein Verschiebungsstrom über eine Kapazität C 1 fließt, der zwei Avalanche-Dioden Z 1 und Z 2 in Durchlaßrichtung spannt. Die Durchlaß-Stromleitung der Diode Z 2 verhindert, daß die Gateelektroden von Q 2 und Q 4 so weit unter Masse potential getrieben werden, daß die Gateisolierung dieser Transistoren überbeansprucht werden könnte.

Zu einem nachfolgenden Zeitpunkt kehrt V _IN auf den Pegel des Massepotentials zurück, wodurch der COMFET Q 1 ausge schaltet werden soll. Das Fließen von Durchlaßstrom über die Diode CR 2 hört auf. Infolge der Spannungsteilerwirkung zwischen dem Widerstand R 8 und der Reihenschaltung der Widerstände R 6 und R 7 gelangt ein Bruchteil der an der Klemme T 4 herrschenden Hilfs-Betriebsspannung an die Gateelektrode von Q 3. (Die Durchbruchsspannung in Sperr richtung an der Diode CR 2 ist höher als der erwähnte Bruchteil der Hilfs-Betriebsspannung, so daß CR 2 keinen Strom in Sperrichtung leitet.) Das Potential an der Gate elektrode des MOSFET Q 3 hält diesen MOSFET im leitenden Zustand. Da die Drainelektrode von Q 3 noch auf Masse ge klemmt ist, liegt das Gatepotential von Q 2 nahe an Masse, so daß Q 2 im nichtleitenden Zustand gehalten wird. Der Ausschaltpegel der Spannung an der Klemme T 3 wird über den Widerstand R 1 auf den COMFET Q 1 gekoppelt. Die RC- Zeitkonstante, die sich durch die Kombination dieses Gate- Ansteuerwiderstandes mit der Gatekapazität von Q 1 ergibt, ist relativ groß, so daß die anfängliche Ausschaltung von Q 1 verlangsamt wird. Die Geschwindigkeit, mit der sich die Kollektor-Basis-Kapazität des äquivalenten pnp-Tran sistors im COMFET Q 1 wieder auflädt, wird so niedrig ge halten, daß der über diese Kapazität fließende Verschie bungsstrom nicht stark genug ist, um die zur Verriegelung führende Thyristorwirkung hervorzurufen.

Die Änderung der Drain-Source-Spannung V TDS am COMFET Q 1 wird auf die Kathode der Avalanche-Diode Z 1 gekoppelt, die mit einer Durchbruchsspannung von 50 Volt ausgelegt ist. Solange die Spannung V _DS an Q 1 niedriger ist als 50 Volt, wird die Diode Z 1 nicht genügend weit in Sperr richtung vorgespannt, um durchzubrechen. Wenn V _DS über 50 Volt steigt, erfolgt der Avalanche-Durchbruch in der Diode Z 1, und ein weiterer Anstieg von V _DS an Q 1 führt zum Ansteigen der Durchlaß-Gatespannung an Q 4. Die Source- Drain-Strecke von Q 4 wird leitend und klemmt die Drain elektrode dieses MOSFET auf das Potential seiner Source elektrode, die über die Klemme T 1 mit Masse verbunden ist. Der Kondensator C 2 ist ein Beschleunigungskondensator, der bewirkt, daß der volle Ausschlag des Drainpotentials des MOSFET Q 4 bei dessen Einschalten als Sperr-Vorspannungs potential an die Gateelektrode von Q 3 gelangt. Dies bringt Q 3 aus dem leitenden Zustand und kippt das durch die MOSFETs Q 3 und Q 4 gebildete Flipflop in seinen anderen stabilen Betriebszustand, in dem Q 4 leitend und Q 3 nichtleitend ist. Bei ausgeschaltetem Q 3 zieht der Widerstand R 3 das Gatepotential von Q 2 in Richtung auf das an der Klemme T 4 herrschende Potential der Hilfs-Betriebsspannung. Auf grund dieses Anstiegs des Gatepotentials von Q 2 wird die Source-Drain-Strecke von Q 2 stark leitend. Die Gateelektro de von Q 1 wird über den niedrigen Widerstand, den nun die Source-Drain-Strecke von Q 2 in Reihe mit R 2 bildet, auf Massepotential geklemmt. Die RC-Zeitkonstante dieses Gate- Ansteuerwiderstandes in Verbindung mit der Gatekapazität von Q 1 ist klein, so daß sich das Ausschalten von Q 1 mit viel höherer Geschwindigkeit fortsetzt, wie es das Ziel der Erfindung ist. Wenn die Drain-Source-Spannung V _DS des COMFET Q 1 ganz hoch ist, wird die Avalanche-Diode Z 2 in den Durchbruch zustand gespannt, um zu verhindern, daß das Gatepotential am MOSFET Q 4 übermäßig hoch wird. Wenn die Änderungsge schwindigkeit von V _DS kleiner wird oder wenn die Änderung von V _DS dadurch angehalten wird, daß die Diode CR 1 in Durchlaßrichtung gespannt wird und damit ihre Klemmwirkung entfaltet, wird der über die Kapazität C 1 fließende Ver schiebungsstrom beschnitten. Die Dioden Z 1 und Z 2 werden dann nicht mehr in ihrem Durchbruchzustand gehalten. Der MOSFET Q 4 ist jedoch noch in Durchlaßrichtung gespannt, und zwar infolge der Spannungsteilerwirkung zwischen R 5 und der Reihenschaltung von R 3 und R 4. Somit bleibt Q 4 lei tend, und Q 3 bleibt nichtleitend. Bei nichtleitendem Q 3 wird durch Spannungsteilerwirkung zwischen R 3 und der Reihenschal tung von R 4 und R 5 eine Durchlaß-Vorspannung an der Gate elektrode von Q 2 aufrechterhalten, so daß Q 2 leitend bleibt. Die Betriebszustände kehren auf diejenigen Zustände zu rück, von denen am Beginn der Beschreibung der Fig. 6 aus gegangen wurde.

Claims

1. Schaltungsanordnung zum schnellen Ausschalten eines leitfähigkeitsmodulierten Feldeffekttransistors, gekennzeichnet durch:
eine Einrichtung (R 2, Q 2) zum anfänglichen Anlegen eines Ausschaltstroms reduzierter Amplitude an die Gateelektrode des leitfähigkeitsmodulierten Feldeffekt transistors (Q 1);
eine Einrichtung (B 2, R 3- R 8, CR 2, Z 1, Z 2, Q 3, Q 4, C 1, C 2), die nach einer Zeitdauer, welche ausreicht, um die Spannung zwischen Source- und Drainelektrode einen Wert erreichen zu lassen, bei dem im Falle des Anlegens eines Ausschaltstroms erhöhter Amplitude an die Gateelektrode keine Verriegelung (Latch-up-Effekt) eintritt, diesen Ausschaltstrom erhöhter Amplitude an die Gateelektrode des leitfähigkeitsmodulierten Feld effekttransistors legt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn zeichnet, daß die Einrichtung zum Anlegen des Aus schaltstroms erhöhter Amplitude an die Gateelektrode des leitfähigkeitsmodulierten Feldeffekttransistors folgendes aufweist:
eine Einrichtung (C 1, Z 1), die fühlt, wann die Am plitude der Spannung zwischen Source- und Drainelektro des des leitfähigkeitsmodulierten Feldeffekttransistors (Q 1) einen vorgeschriebenen Wert erreicht;
eine Einrichtung (Q 3, Q 4), die beim Erreichen des besagten vorgeschriebenen Wertes anspricht, um den Ausschaltstrom erhöhter Amplitude an die Gateelektrode des leitfähigkeitsmodulierten Feldeffekttransistors zu legen.

3. Schaltungsanordnung mit einem ersten Transistor, der ein leitfähigkeitsmodulierter Feldeffekttransistor ist und eine Source-, eine Drain- und eine Gateelektro de hat, ferner mit einer ersten Klemme, an welche die Sourceelektrode des ersten Transistors angeschlossen ist, einer zweiten Klemme, an welche die Drainelektro de des ersten Transistors angeschlossen ist und einer dritten Klemme, zwischen die und die erste Klemme eine Eingangssignalspannung zur Ansteuerung gelegt wird, ferner mit einem zwischen die dritte Klemme und die Gateelektrode des ersten Transistors geschalteten er sten Widerstand und mit einer zwischen der ersten und der zweiten Klemme angeordneten Einrichtung zur Bildung einer Source-Drain-Spannung und einer Lastimpedanz für den ersten Transistor, dadurch gekenn zeichnet, daß zum schnellen Ausschalten des ersten Transistors folgendes vorgesehen ist: ein zweiter, ein dritter und ein vierter Transistor (Q 2, Q 3 und Q 4), deren jeder einen zwischen einer er sten und einer zweiten Elektrode liegenden Hauptstrom weg hat, dessen Leitfähigkeit als Antwort auf eine ei nen Schwellenwert übersteigende Spannung steuerbar ist, die zwischen die erste und eine dritte Elektrode des betreffenden Transistors gelegt wird;
jeweils eine Verbindung von den ersten Elektroden des ersten, des zweiten und des dritten Transistors zur er sten Klemme (T 1);
einen zweiten Widerstand (R 2), der zwischen die Gate elektrode des ersten Transistors (Q 1) und die zweite Elektrode des zweiten Transistors (Q 2) geschaltet ist;
eine Einrichtung (B 2, T 4, R 3, R 4, R 5), die dann, wenn keine Leitfähigkeit zwischen der ersten und der zweiten Elektrode des dritten Transistors (Q 3) besteht, zwi schen die erste Elektrode und die dritte Elektrode so wohl des zweiten als auch des vierten Transistors (Q 2, Q 4) jeweils eine Spannung legt, die genügend hoch ist, um den jeweils betreffenden Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen;
eine Einrichtung (B 2, T 4, R 6, R 7, R 8), die dann, wenn keine Leitfähigkeit zwischen der ersten und der zweiten Elektrode des vierten Transistors (Q 4) besteht, zwischen die erste und die dritte Elektrode des dritten Transistors (Q 3) eine Spannung legt, die genügend hoch ist, um den dritten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen;
eine Einrichtung (CR 2, R 8), die dann, wenn die an steuernde Eingangssignalspannung (V _IN) einen Pegel zur Leitendmachung der Source-Drain-Strecke des ersten Tran sistors (Q 1) hat, zwischen die erste und die dritte Elektrode des dritten Transistors (Q 3) eine Spannung legt, die hoch genug ist, um den dritten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen;
eine Einrichtung (C 1, Z 1, Z 2), die dann, wenn die Spannung zwischen der ersten und der zweiten Klemme (T 1, T 2) einen vorgeschriebenen Wert übersteigt, zwi schen die erste und die dritte Elektrode des vierten Transistors (Q 4) eine Spannung legt, die hoch genug ist, um den vierten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß der zweite, der dritte und der vierte Transistor (Q 2, Q 3 und Q 4) alles Feldeffekttransistoren vom Anreicherungstyp sind und daß bei jedem dieser Transistoren die erste Elektrode seine Sourceelektrode, die zweite Elektrode seine Drainelektrode und die drit te Elektrode seine Gateelektrode ist.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß die Anordnung zum schnellen Ausschalten eine vierte Klemme (T 4) und eine Hilfs-Betriebsspan nungsquelle zwischen der ersten (T 1) und der vierten Klemme enthält.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekenn zeichnet, daß die Einrichtung zur Bildung der Source- Drain-Spannung und der Lastimpedanz für den ersten Transistor (Q 1) folgendes aufweist:
eine fünfte Klemme (T 5);
eine Haupt-Betriebsspannungsquelle zwischen der er sten und der fünften Klemme (T 1 und T 5);
eine Last (L, R _L), welche die Lastimpedanz darstellt und zwischen die zweite und die fünfte Klemme (T 2 und T 5) geschaltet ist.

7. Schaltungsanordnung nach Anspruch 5, dadurch gekenn zeichnet, daß die Einrichtung, die bei Nichtbestehen einer Leitfähigkeit zwischen der ersten und der zwei ten Elektrode des dritten Transistors (Q 3) zwischen die erste und die dritte Elektrode sowohl des zweiten als auch des vierten Transistors Spannungen oberhalb des Schwellenwertes legt, folgendes aufweist:
einen dritten Widerstand (R 3), dessen erstes Ende mit der vierten Klemme verbunden ist und dessen zweites Ende mit der dritten Elektrode des zweiten Transistors (Q 2) und mit der zweiten Elektrode des dritten Tran sistors (Q 3) verbunden ist;
einen vierten Widerstand (R 4), der zwischen das zwei te Ende des dritten Widerstandes (R 3) und die dritte Elektrode des vierten Transistors (Q 4) geschaltet ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekenn zeichnet, daß die Einrichtung, die bei Bestehen einer einen vorgeschriebenen Wert überschreitenden Spannung zwischen der ersten und der zweiten Klemme (T 1 und T 2) zwischen die erste und die dritte Elektrode des vierten Transistors (Q 4) eine genügend hohe Spannung zur Lei tendmachung des Stromweges zwischen der ersten und der zweiten Elektrode des vierten Transistors (Q 4) legt, folgendes aufweist:
eine erste Diode (Z 1), die leitet, wenn die an ihr liegende Spannung einen ersten bestimmten Wert über steigt;
einen ersten Kondensator (C 1), der in Reihe mit der ersten Diode zwischen die zweite Klemme (T 2) und die dritte Elektrode des vierten Transistors (Q 4) geschal tet ist;
einen fünften Widerstand (R 5), der zwischen die erste Klemme (T 1) und die dritte Elektrode des vierten Tran sistors (Q 4) geschaltet ist;
eine Einrichtung (Z 2), welche die Potentialdifferenz zwischen der ersten Klemme (T 1) und der dritten Elektro de des vierten Transistors (Q 4) begrenzt, wenn diese Differenz dazu neigt, denjenigen Wert wesentlich zu überschreiten, bei welchem der vierte Transistor zwi schen seiner ersten und seiner zweiten Elektrode lei tend wird.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekenn zeichnet, daß die Einrichtung zur Begrenzung der Span nungsdifferenz zwischen der ersten Klemme (T 1) und der dritten Elektrode des vierten Transistors (Q 4) eine zweite Diode (Z 2) enthält, die zwischen die erste Klem me und die dritte Elektrode des vierten Transistors geschaltet ist und leitend wird, wenn die an ihr lie gende Spannung einen zweiten bestimmten Wert übersteigt.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekenn zeichnet, daß sich der zweite bestimmte Wert vom er sten bestimmten Wert unterscheidet und kleiner ist als der erste bestimmte Wert.

11. Schaltungsanordnung nach Anspruch 8, dadurch gekenn zeichnet, daß die Einrichtung, die dann, wenn die an steuernde Eingangssignalspannung den Pegel zum Leitend machen der Source-Drain-Strecke des ersten Transistors (Q 1) erreicht, zwischen die erste und die dritte Elek trode des dritten Transistors (Q 3) eine genügend hohe Spannung zur Leitendmachung der Strecke zwischen der ersten und der zweiten Elektrode des dritten Tran sistors legt, folgendes aufweist:
eine stromgleichrichtende Diode (CR2), die zwischen die dritte Klemme (T 3) und die dritte Elektrode des dritten Transistors (Q 3) geschaltet ist und so gepolt ist, daß sie leitet, wenn an die dritte Klemme der Pegel zum Einschalten des ersten Transistors gelegt wird, und daß sie nicht leitet, wenn an die dritte Klemme ein Pegel gelegt wird, bei dem die Leitfähig keit zwischen Source- und Drainelektrode des ersten Transistors ausgeschaltet wird.

12. Schaltungsanordnung nach Anspruch 11, dadurch gekenn zeichnet, daß die Einrichtung, die bei nicht bestehen der Leitfähigkeit zwischen der ersten und der zweiten Elektrode des vierten Transistors (Q 4) zwischen die er ste und die dritte Elektrode des dritten Transistors eine genügend hohe Spannung zur Leitendmachung der Strecke zwischen der ersten und der zweiten Elektrode des dritten Transistors (Q 3) legt, folgendes aufweist:
einen sechsten Widerstand (R 6), dessen erstes Ende mit der vierten Klemme (T 4) und dessen zweites Ende mit der zweiten Elektrode des vierten Transistors (Q 4) verbunden ist;
einen siebten Widerstand (R 7), der zwischen das zwei te Ende des sechsten Widerstandes und die dritte Elek trode des dritten Transistors (Q 3) geschaltet ist;
einen zweiten Kondensator (C 2), der zwischen das zweite Ende des sechsten Widerstandes und die dritte Elektrode des dritten Transistors geschaltet ist.

13. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß die Einrichtung, die dann, wenn die an steuernde Eingangssignalspannung einen Pegel zum Ein schalten der Leitfähigkeit zwischen Source- und Drain elektrode des ersten Transistors (Q 1) hat, zwischen die erste und die dritte Elektrode des dritten Transistors (Q 3) eine genügend hohe Spannung legt, um den dritten Transistor zwischen seiner ersten und seiner zweiten Elektrode leiten zu lassen, folgendes aufweist:
eine stromgleichrichtende Diode (CR 2), die zwischen die dritte KIemme (T 3) und die dritte Elektrode des dritten Transistors (Q 3) geschaltet ist und so gepolt ist, daß sie leitet, wenn an die dritte Klemme der Pe gel zum Einschalten des ersten Transistors (Q 1) gelegt wird, und daß sie nicht leitet, wenn an die dritte Klemme ein Pegel gelegt wird, bei dem die Leitfähigkeit zwischen Source- und Drainelektrode des ersten Tran sistors ausgeschaltet wird.

14. Schaltungsanordnung nach Anspruch 3, dadurch gekenn zeichnet, daß die Einrichtung, die dann, wenn die Span nung zwischen der ersten und der zweiten Klemme (T 1 und T 2) einen vorgeschriebenen Wert überschreitet, zwi schen die erste und die dritte Elektrode des vierten Transistors (Q 4) eine genügend hohe Spannung legt, um den vierten Transistor zwischen seiner ersten und sei ner zweiten Elektrode leiten zu lassen, folgendes auf weist:
eine erste Diode (Z 1), die leitet, wenn die an ihr liegende Spannung einen ersten bestimmten Wert über steigt;
einen ersten Kondensator (C 1), der in Reihe mit der ersten Diode zwischen die zweite Klemme (T 2) und die dritte Elektrode des vierten Transistors (Q 4) geschal tet ist;
einen fünften Widerstand (R 5), der zwischen die er ste Klemme (T 1) und die dritte Elektrode des vierten Transistors (Q 4) geschaltet ist;
eine Einrichtung (Z 2), welche die Potentialdifferenz zwischen der ersten Klemme und der dritten Elektrode des vierten Transistors begrenzt, wenn diese Differenz dazu neigt, denjenigen Wert wesentlich zu überschrei ten, bei dem der vierte Transistor zwischen seiner er sten und seiner zweiten Elektrode leitend wird.

15. Schaltungsanordnung, gekennzeichnet durch die Kombination folgender Teile:
ein erster Transistor (Q 1), der ein leitfähigkeits modulierter Feldeffekttransistor ist und eine Source- eine Drain- und eine Gateelektrode aufweist;
eine erste Klemme (T 1), an welche die Sourceelektrode des ersten Transistors angeschlossen ist;
eine zweite Klemme (T 2), an welche die Drainelektrode des ersten Transistors angeschlossen ist;
eine dritte Klemme (T 3), zwischen die und die erste Klemme eine ansteuernde Eingangssignalspannung (V _IN) gelegt wird, die einen Einschaltpegel und einen Aus schaltpegel hat;
ein erster Widerstand (R 1), der zwischen die dritte Klemme und die Gateelektrode des ersten Transistors geschaltet ist und über den die ansteuernde Eingangs signalspannung an die Gateelektrode des ersten Tran sistors gelegt wird, um den ersten Transistor zwischen seiner Source- und seiner Drainelektrode leiten zu lassen, wenn diese Spannung den Einschaltpegel hat, und um den ersten Transistor zwischen seiner Source und seiner Drainelektrode nichtleitend zu machen, wenn die besagte Spannung den Ausschaltpegel hat;
eine zwischen die erste und die zweite Klemme (T 1 und T 2) geschaltete Einrichtung (B 1, T 5, R _L, L) zur Bildung einer Source-Drain-Spannung und einer Last impedanz für den ersten Transistor;
eine vierte Klemme (T 4);
eine zwischen die erste und die vierte Klemme (T 1 und T 4) geschaltete Hilfs-Betriebsspannungsquelle (B 2);
einen zweiten, einen dritten und einen vierten Tran sistor (Q 2, Q 3 und Q 4), deren jeder zwischen einer er sten Elektrode und einer zweiten Elektrode einen Haupt stromweg hat, dessen Leitfähigkeit abhängig von einer einen Schwellenwert übersteigenden Spannung steuerbar ist, die zwischen die erste Elektrode und eine dritte Elektrode des jeweils betreffenden Transistors gelegt wird;
Verbindungen von den ersten Elektroden des zweiten, des dritten und des vierten Transistors zur ersten Klemme;
ein zweiter Widerstand (R 2), der zwischen die Gate elektrode des ersten Transistors und die zweite Elek trode des zweiten Transistors geschaltet ist;
ein dritter Widerstand (R 3), dessen erstes Ende mit der vierten Klemme (T 4) und dessen zweites Ende mit der dritten Elektrode des zweiten Transistors und mit der zweiten Elektrode des dritten Transistors verbun den ist;
ein vierter Widerstand (R 4), der zwischen das zweite Ende des dritten Widerstandes und die dritte Elektrode des vierten Transistors geschaltet ist;
eine zwischen der zweiten Klemme und der dritten Elektrode des vierten Transistors angeordnete Reihen schaltung aus einer ersten Avalanche-Diode (Z 1) und einer ersten Kapazität (C 1);
eine zweite Avalanche-Diode (Z 2) und ein fünfter Widerstand (R 5), die jeder zwischen die erste Klemme und die dritte Elektrode des vierten Transistors ge schaltet sind;
ein sechster Widerstand (R 6), dessen erstes Ende mit der vierten Klemme und dessen zweites Ende mit der zwei ten Elektrode des vierten Transistors verbunden ist;
ein siebter Widerstand (R 7), der zwischen das zweite Ende des sechsten Widerstandes und die dritte Elektro de des dritten Transistors geschaltet ist;
ein zweiter Kondensator (C 2), der zwischen das zweite Ende des sechsten Widerstandes und die dritte Elektro de des dritten Transistors geschaltet ist;

- ein stromgleichrichtendes Element (CR 2), das zwi schen die dritte Klemme und die dritte Elektrode des dritten Transistors geschaltet und so gepolt ist, daß es leitet, wenn die ansteuernde Eingangssignalspannung den Einschaltpegel hat, und daß es nicht leitet, wenn die ansteuernde Eingangssignalspannung den Ausschalt pegel hat;
ein achter Widerstand (R 8), der zwischen die erste Klemme und die dritte Elektrode des dritten Transistors geschaltet ist.

16. Schaltungsanordnung nach Anspruch 15, dadurch gekenn zeichnet, daß die Einrichtung zur Bildung der Source- Drain-Spannung und der Lastimpedanz für den ersten Tran sistor folgendes aufweist:
eine fünfte Klemme (T 5);
eine Haupt-Betriebsspannungsquelle (B 1), die zwischen die erste und die fünfte Klemme geschaltet ist;
eine Last (R _L, L), welche die Lastimpedanz darstellt und zwischen die zweite und die fünfte Klemme geschal tet ist.