DE3686510T2 - Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen. - Google Patents

Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen.

Info

Publication number
DE3686510T2
DE3686510T2 DE8686107450T DE3686510T DE3686510T2 DE 3686510 T2 DE3686510 T2 DE 3686510T2 DE 8686107450 T DE8686107450 T DE 8686107450T DE 3686510 T DE3686510 T DE 3686510T DE 3686510 T2 DE3686510 T2 DE 3686510T2
Authority
DE
Germany
Prior art keywords
logic
programmable
circuit
signal
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8686107450T
Other languages
English (en)
Other versions
DE3686510D1 (de
Inventor
Yiu-Fai Chan
Robert J Frankovich
Robert F Hartman
Jung-Shing Ou
Hock Chuen So
Sau-Ching Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of DE3686510D1 publication Critical patent/DE3686510D1/de
Application granted granted Critical
Publication of DE3686510T2 publication Critical patent/DE3686510T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die vorliegende Erfindung betrifft einen programmierbaren logischen Schaltkreis und insbesondere die Verwendung von EPROM- oder EEPROM-Transistorelementen in programmierbaren, integrierten Schaltlogikfeldeinheiten zum Zwecke der Architektursteuerung.
  • Bei der Verwendung von integrierten Schalteinheiten (IC) ist es erwünscht, daß die Einheiten derart programmiert werden können, daß ihre Betriebsweise auf besondere Anwendungen angepaßt werden kann. Weiter ist es erwünscht, daß ein Menü von Möglichkeiten gegeben ist, aus denen ein Endverwender des IC dasjenige auswählen kann, das seiner besonderen Anwendung am besten entspricht. Die Auswahl von Positionen aus einem Menü kann als Konfiguration der Architektur des IC bezeichnet werden. Verschiedene Mittel zum Auswählen von IC- Architekturen werden heute verwendet. Zwei üblicherweise verwendete Methoden sind (1) die Vorsehung von Maskenoptionen und (2) die Vorsehung von "Modus-" oder "Steuer"-Registern (Speicherelementen), deren Registerausgänge als Architektursteuerungen wirken. Diese Verfahren haben jedoch ihnen eigene Nachteile.
  • Das erste Verfahren, d. h. das Verfahren, bei dem zur Herstellung des IC verwendete Masken programmiert werden, hat den Nachteil, daß die Konfiguration des IC während des Herstellungsprozesses implementiert werden muß.
  • Typischerweise wird eine solche Programmierung während des Metallmaskierungsschrittes bei der Produktion des IC bewirkt. Der Nachteil dieses Ansatzes ist es, daß die Konfigurationsauswahl vor der Beendigung des Herstellungsprozesses ausgeführt sein muß. Dies bedingt lange Vorlaufzeiten und viele Herstellungs- und Entwicklungsprobleme bei der Herstellung, dem Testen und dem Entwickeln von anwendungsbezogenen IC. Wenn später Änderungen erforderlich sind, sind alle Entwicklungen, die nach dem Punkt der Herstellung gereift sind, zu dem die anwendungsbezogene Ausbildung stattfindet, obsolet und damit nutzlos.
  • Bei dem zweiten Verfahren, also bei Verwendung von Modusregistern wird das Problem der Vorlaufzeit und das der Herstellung- und Entwicklungsprobleme insoweit gelöst, als die IC-Teile durch den Verwender nach Abschluß der Herstellung konfiguriert werden kann. Das IC kann, mit anderen Worten durch Einschreiben von neuen Werten in das Modusregister neu programmiert werden, wenn Änderungen erforderlich sind. Der Nachteil dieses Ansatzes ist, daß Registerdaten verloren gehen, wenn das System nicht mit Spannung versorgt wird. Infolgedessen ist die Anwendung von Einheiten, die derart ausgebildet sind, begrenzt.
  • Ein Papier von S. A. Kazmi mit dem Titel "Implementing custom designs with erasable programmable logic devices" in ELECTRO AND MINI/MICRO NORTHEAST, New York, 23-25, April 1985, S. 1-6, beschreibt einen logischen Schaltkreis mit flexibler Architektur, in dem die gewöhnlichen, schmelzbaren Verbindungen, die die Architektur des logischen Schaltkreises bestimmen, direkt durch EPL ersetzt werden, wodurch eine elektrische Programmierung und Neuprogrammierung durch Programmieren der EPL ermöglicht wird. Das Programmieren von EPL bestimmt direkt die Architektur des logischen Schaltkreises, in den sie eingebunden sind.
  • Die US-Patentschrift 4488246 offenbart einen programmierbaren, logischen Schaltkreis, in dem in einem Feld des logischen Schaltkreises eingebaute EPROM- Transistoren selbst direkt durch ein Eingabeprogramm und Adressdaten programmierbar sind, um die Architektur des logischen Schaltkreises und den Status des als Ausgang des Schaltkreises gemessenen EPROM-Transistors zu bestimmen.
  • Die veröffentlichte, internationale Patentanmeldung WO 85/05202 des Anmelders, die am 21. November 1985 veröffentlicht worden ist und daher nur einen Stand der Technik nach Art. 54 (3) und (4) EPÜ bildet, offenbart in dem Zusammenhang einer programmierbaren, logischen Feldeinheit elektronische Logikschaltmittel, die auf wenigstens ein Steuersignal ansprechen und eine bestimmte logische Funktion bezüglich wenigstens eines Eingangsdatensignals ausführen, um wenigstens ein geeignetes Ausgangssignal zu erzeugen und programmierbare Steuermittel zum Schaffen einer selektiven Architektursteuerung, um zu bewirken, daß die logischen Schaltmittel bestimmte Konfigurationen haben.
  • Die vorliegende Erfindung soll ein verbessertes Mittel zum Schaffen einer selektiven Architektursteuerung in programmierbaren, logischen Feldeinheiten schaffen, die reprogrammierbare Speichereinheiten verwenden.
  • Die Erfindung schafft entsprechend eine programmierbare, integrierte Schaltlogik-Feldeinheit, wie sie in Anspruch 1 beansprucht ist.
  • Ein bevorzugtes Ausführungsbeispiel der Erfindung weist, kurz gesagt, einen Schaltkreis auf, der EPROM- (oder EEPROM-) Transistoren verwendet, um eine selektive Architektursteuerung in einem IC zu bewirken. Der Basisschaltkreis besteht aus einem EPROM-Transistor in Verbindung mit Lese- und Schreibsteuerschaltungen und Meßschaltungen. Typischerweise werden die Senke und das Gitter des EPROM-Transistors durch die Lese- und Schreibsteuerschaltung gesteuert, während die Quelle des Transistors mit Masse verbunden ist. Die Meßschaltung ist weiter mit der Senke des Transistors verbunden und wird verwendet, um dessen programmierten oder nicht programmierten Zustand zu bestimmen und in Antwort ein Ausgangssignal zu erzeugen, das verwendet wird, um eine andere Schaltung in dem IC zu steuern.
  • Zum besseren Verständnis der Erfindung werden jetzt Ausführungsbeispiele der Erfindung beispielhaft unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Dabei zeigt:
  • Fig. 1 eine schematische Darstellung, die einen EPROM-Transistor wiedergibt, der zur Verwendung als ein Architektursteuerelement ausgebildet ist;
  • Fig. 2 ein verallgemeinertes Blockdiagramm, das die Basiskomponenten eines Architektursteuerkreises in Übereinstimmung mit der vorliegenden Erfindung wiedergibt;
  • Fig. 3 einen schematischen Schaltkreis, der bestimmte Ausführungsbeispiele der vorliegenden Erfindung wiedergibt, der in einem Transmissions-Gitter-Multiplexer-Schaltkreis verwendet wird;
  • Fig. 4 eine Darstellung, die schematisch die Verwendung der vorliegenden Erfindung bei einer Inversionssteuerschaltung wiedergibt;
  • Fig. 5 eine schematische Darstellung, die die Verwendung der vorliegenden Erfindung in einer digitalen Multiplexer-Schaltung wiedergibt;
  • Fig. 6 eine Darstellung, die die Verwendung der vorliegenden Erfindung in einer Transmissions-Gitter-Multiplexer-Schaltung schematisch wiedergibt; und
  • Fig. 7 eine Darstellung, die die Verwendung der vorliegenden Erfindung in einer Transmissions-Gitter-Inversions-Steuerschaltung schematisch wiedergibt.
  • Zur Einführung ist eine schematische Darstellung eines bekannten EPROM-Schaltkreises in Fig. 1 gezeigt, die in Übereinstimmung mit der vorliegenden Erfindung zur Erzeugung eines Steuersignals verwendet werden kann. Zum Zwecke der Diskussion ist ein N-Kanal-Transistor gezeigt, es versteht sich, daß entsprechend eine P-Kanal-Einheit verwendet werden könnte. Weiter versteht es sich, daß der Begriff EPROM sowohl EPROM- als auch EEPROM-Einheiten einschließen soll. In Fig. 1 hat der EPROM-Transistor 10 ein Steuergitter 12, das mit einem Eingangsanschluß 14 verbunden ist, eine Quelle 16, die mit der Masse der Schaltung verbunden ist, und eine Senke 18, die mit einem Ausgangsknoten 20 verbunden ist und über einen Lastwiderstand 22 mit einer Versorgungsspannung Vcc an einem Anschluß 24 verbunden ist.
  • Wenn angenommen wird, daß das floatierende Gitter 13 des Transistors zunächst nicht programmiert ist, kann erwartet werden, daß der Transistor wie folgt arbeitet. Immer wenn eine positive Spannung, die größer als ein bestimmter Schwellwert (Vt) ist, an das Steuergitter 12 angelegt wird, wird ein Kanal unter dem Gitterbereich des Transistors induziert, der einen Stromfluß zwischen dem Senke-Bereich und dem Quelle-Bereich erlaubt. Bei einer typischen N-Kanal-Einheit mit floatierendem Gitter ist Vt etwa 1,5 Volt. Die Signale, die typischerweise an das Steuergitter angelegt werden, betragen normalerweise zwischen 0 Volt und 5 Volt. Wenn keine Eingangsspannung an dem Anschluß 14 anliegt, ist der Transistor 10 in einem nicht leitenden oder Aus- Zustand, der Knoten 20 wird durch das Lastelement 22 auf Vcc gezogen und ist so in einem logischen 1-Zustand.
  • Wenn dagegen eine Eingangsspannung Vcc (nominell +5 Volt) an das Gitter 12 angelegt wird, wird der Transistor 10 veranlaßt, zu leiten (eingeschaltet), was einen Strompfad zwischen dem Anschluß 24 und der Masse des Schaltkreises über das Lastelement 22 bewirkt. Das Lastelement 22 und der Transistor 10 sind so ausgebildet, daß das an dem Knoten 20 erscheinende Steuersignal bei leitendem Transistor 10 kleiner ist als die Schwellenspannung der Schaltung, die durch das Steuersignal zu steuern ist. Der Transistor 10 wird daher eingeschaltet, der Knoten 20 wird auf Massepotential gezogen und ist so in einem logischen 0-Zustand.
  • Der effektive Schwellenwert des Transistors 10 wird durch Verursachung von Ladungen, die an dem floatierenden Gitter 13 eingefangen sind, geändert. Insbesondere können Elektronen durch Anlegen einer hohen Spannung (typischerweise 21 volt) an das Steuergitter und die Senke (durch nichtgezeigte Mittel) veranlaßt werden, zu dem floatierenden Gitter 13 zu fließen. Wenn die hohe Spannung entfernt wird, verbleiben die an dem floatierenden Gitter 13 eingefangenen Ladungen und verursachen eine Erhöhung des effektiven Schwellenwertes der Einrichtung auf einen Wert, der größer ist als die Spannung, die normalerweise auf das Steuergitter 12 aufgebracht werden könnte. Die Anlegung einer derart hohen Spannung und das nachfolgende Einfangen von Ladung an dem floatierenden Gitter 13 wird als "Programmierung" bezeichnet.
  • Nachdem der Transistor 10 programmiert ist, wird, wenn ein 5-Volt-Signal wie Vcc an das Gitter 12 angelegt wird, kein Kanal zwischen der Quelle und der Senke erzeugt werden, ein Strom wird zwischen diesen nicht fließen. Entsprechend verbleibt der Transistor 10 in seinem ausgeschalteten Zustand, was ein Hinaufziehen des Knotens 20 auf Vcc durch das Lastelement 22 bewirkt. Das an dem Knoten 20 erzeugte Steuersignal wird so größer sein als die Schwellenspannung des zu steuernden Schaltkreises und wird daher als ein logischer 1-Zustand betrachtet.
  • Die EPROM-Einheit kann so als ein programmierbarer Schalter betrachtet werden. In dem nicht programmierten Zustand öffnet und schließt der Schalter in Antwort auf die Anlegung von 0 Volt bzw. 5 Volt an das Steuergitter 12. In dem programmierten Zustand wird der Schalter dagegen immer offen sein, unabhängig davon, ob 0 Volt oder 5 Volt auf das Steuergitter 12 aufgebracht werden. Unter normalen Umweltbedingungen bleiben die Ladungen an dem floatierenden Gitter für lange Zeitdauern gefangen, typischerweise mehr als zehn Jahre.
  • Es wird jetzt auf Fig. 2 der Zeichnung Bezug genommen. Ein schematisiertes Blockdiagramm wird dargestellt, das repräsentativ eine Makrozelle 28, die einen Architektursteuerkreis 30 aufweist, der mit einem zu steuernden, logischen oder sonstigen Schaltkreis 32 verbunden ist. In Übereinstimmung mit der vorliegenden Erfindung besteht der Schaltkreis 30 aus einem EPROM- (oder EEPROM-) Transistor 34, Lese- und Schreib-Steuerunterschaltkreise 36 und einer Meßunterschaltung 38. Typischerweise werden die Senke 40 und das Gitter 42 des Transistors 34 durch den Lese- und Schreib- Steuerschaltkreis 36 gesteuert, während die Quelle 44 des Transistors an Masse liegt. Der Meßschaltkreis 38 koppelt die Senke 40 an die zu steuernde Schaltung 32. Weiter "mißt" der Schaltkreis 38 den programmierten oder nicht programmierten Zustand des Transistors 34 und erzeugt ein entsprechendes logisches 1- oder logisches 0-Ausgangssignal bei 46, das verwendet wird, um einen oder mehrere Unterschaltkreise der Schaltung 32 zu steuern.
  • Obwohl nur ein einziger EPROM-Architektursteuerschaltkreis 30 dargestellt ist, werden im üblichen Fall eine Mehrzahl derartiger Schaltkreise kombiniert, um eine selektive Bestimmung des Betriebs eines bestimmten logischen oder sonstigen Schaltkreises, wie bei 32 angegeben ist, zu erlauben. Es ist jedoch zu beachten, daß die beabsichtigte Funktion der verschiedenen Architektursteuerschaltkreise ist, eine logische 1 oder eine logische 0 auf bestimmte Gitter des gesteuerten Schaltkreises anzulegen, um so die Betriebsbesonderheiten des Schaltkreises derart zu bestimmen, daß sie einer bestimmten Anwendung entsprechen.
  • Es wird jetzt Fig. 3 der Zeichnung betrachtet, in der eine eingehende schematische Darstellung eines Ausführungsbeispiels der Erfindung in einer Anwendung gezeigt wird, in der EPROM-Steuerkreise zum Steuern eines Transmissions-Gitter-Multiplexer-Schaltkreises verwendet werden. In diesem Ausführungsbeispiel sind drei Architektursteuerschaltkreise 30, 30' und 30'' in Kombination mit einer multiplexenden Schaltung gezeigt, die im allgemeinen als 33 angegeben ist, die wiederum verwendet wird, um die Signalkombination zwischen dem Ausgang, der Rückführung und dem I/O eines AND-OR- Logikfeldes 440 zu steuern. Das gesamte Architektursteuersystem beinhaltet die drei Steuerschaltungen 30, 30' und 30'', die jeweils die Schreib- und Lese- Steuer-Unterschaltkreise 36, 36' und 36'' der EPROM 34, 34' und 34'' und die Meß-Unterschaltkreise 38, 38' und 38'' beinhalten.
  • Die zu steuernde Schaltung 33 ist, wie erwähnt, ein Transmissions-Gitter-Multiplexer mit drei Eingängen, der aus Schalttransistoren 50, 52 und 54 besteht, die einen Teil einer AND-OR-Feld-Makrozelle von der Art sind, wie sie in der gleichzeitig anhängigen Patentanmeldung WO 85/05202 offenbart ist, die dem Inhaber der vorliegenden Anmeldung übertragen worden ist. Der Transistor 50 verwendet wahlweise den Ausgang des AND-OR- Feldes 440 mit einem Verstärker 56 in einer Feedback- Schleife, der Transistor 52 verbindet wahlweise den Ausgang eines D-Flip-Flops mit dem Verstärker 56, und der Transistor 54 verbindet wahlweise ein I/O-Element 64 mit einem Verstärker 56 über einen I/O-Treiber 62. Es versteht sich, daß mittels des Steuerschaltkreises 30 jede Kombination der Gitter 50-54 betätigt werden kann, um das dargestellte Feld zu bilden.
  • Es wird jetzt auf den Schaltkreis 30 Bezug genommen. Die Steuerschaltung 36 besteht aus einem P-Kanalladungstransistor 102, drei Pull-Down-Transistoren 103, 104 und 105, deren Gitter mit Adressieranschlüssen 121, 122 und 123 verbunden sind, einem Blockiertransistor 106 und einem Pegelschiebe- oder Übersetzungsschaltkreis, der aus drei P-Kanaltransistoren 107, 108 und 109 und zwei N-Kanaltransistoren 110 und 111 besteht, wobei der Ausgang des Übersetzungsschaltkreises mit dem Gitter des EPROM 34 verbunden ist. Die Schaltung 36 weist weiter einen P-Kanaltransistor 113 und einen N-Kanaltransistor 114 auf, deren Gitter mit einem Programmierdateneingangsanschluß 112 verbunden sind und ein an diesen angelegtes Eingangssignal invertieren, sowie einen Transistor 115, dessen Gitter mit den Senken der Transistoren 113 und 114 verbunden ist. Die Quelle 116 des Transistors 115 ist mit der Senke des EPROM 34 verbunden.
  • Ein Meßschaltkreis 38 weist einen Gitter-Transistor 132, eine P-Kanalladungseinheit 134 und einen Schmidt- Trigger-Schaltkreis 135 auf, der einen P-Kanaltransistor 136 und N-Kanaltransistoren 137-139 aufweist. Der Ausgangsknoten 141 des Schmidt-Trigger- Schaltkreises 135 ist mit dem Gitter des Transistors 50 des Multiplexer-Schaltkreises 33 gekoppelt.
  • Entsprechend bestehen die anderen beiden (oder mehr) Steuerschaltkreise aus Lese/Schreib-Schaltkreisen 36' und 36'', EPROM-Transistoren 34' und 34'' und Meßschaltkreisen 38' und 38'', die mit den Gittern von Transistoren 52 und 54 gekoppelt sind. Es ist zu beachten, daß die Schaltkreise 36, 36' und 36'' sich eine gemeinsame Datenleitung 112 und gemeinsame Adressierleitungen 121-123 teilen. Die Verwendung von Invertern zum Verbinden geeigneter Adressierleitungen mit den Schaltkreisen 36' und 36'' erlauben eine Auswahl eines bestimmten der EPROM 34' und 34'', der durch die Datensignaleingabe auf der Programmierdateneingabeleitung zu programmieren ist.
  • Der Betrieb des dargestellten Schaltkreises kann wie folgt erklärt werden:
  • Es wird angenommen, daß die EPROM-Transistoren 34, 34' und 34'' ursprünglich in einem gelöschten Zustand sind und daß es erwünscht ist, einen Wert auf die floatierenden Gatter zu schreiben. Zum Zwecke dieser Diskussion wird nur eine Beschreibung des "Schreib"-Vorgangs für nur einen Transistor 34 durchgeführt, obwohl dies für die Transistoren 34' und 34'' ähnlich ist. Während des Schreibens wird die Vpp/Vcc-Leitung auf Vpp (typischerweise 21 Volt) geschaltet. Der Transistor 102 dient als Lasttransistor und die Transistoren 103, 104 und 105 sind Pull-Down-Transistoren, die ein NOR-Gatter mit drei Eingängen bilden. Wenn die Adressiereingänge 121, 122 und 123 alle logisch 0 sind, wird der Ausgang des NOR-Gatters an dem Knoten 101 logisch 1. Wenn Vcc an dem Gitter des Transistors 106 anliegt, wird dieser leitend und logisch 1 wird zu dem Knoten 117 geführt. Da das Gitter des Transistors 106 mit Vcc verbunden ist, wird die anfängliche Knotenspannung bei 117 Vcc-Vt oder ungefähr 4 Volt. Dies ist ausreichend hoch, um den Transistor 110 einzuschalten, aber nicht ausreichend, um den P-Kanaltransistor 108 auszuschalten.
  • Wenn der Transistor 110 eingeschaltet ist, beginnt der Knoten 118, auf Masse gezogen zu werden. Dies schaltet den P-Kanaltransistor 107 ein und zieht den Knoten 117 auf Vpp, was wiederum den Transistor 108 vollständig einschaltet. Wenn der Knoten 118 auf Masse liegt, ist der N-Kanaltransistor 111 ausgeschaltet und der P-Kanaltransistor 109 ist eingeschaltet, wodurch der Knoten 119 auf Vpp gezogen wird, was die gewünschte Programmiergitterspannung für den EPROM-Transistor 38 ist. Die Leitung 112 beinhaltet das zu programmierende Datum. Wenn das Datum auf der Leitung 112 ein logisches 0 ist, wird der Transistor 115 eingeschaltet und der EPROM-Transistor 34 wird programmiert, wenn die Senke 133 des Transistors 34 über den N-Kanaltransistor 115 auf Vpp gezogen wird. Wenn die Signaleingabe auf der Leitung 112 eine logische 1 ist, bleibt der Transistor 115 ausgeschaltet und der EPROM-Transistor wird nicht programmiert.
  • Wenn der EPROM-Transistor 34 programmiert ist, kann dies durch den Meßschaltkreis 38 gemessen werden. Während des normalen Betriebs (nach dem Programmieren) wird die Leitung 112 auf logisch 1 gezwungen, Vpp/Vcc wird auf Vcc gezwungen und die Leitungen 121, 122 und 123 nehmen logisch 0 an, so daß der Knoten 119 auf einem Vcc-Pegel liegt.
  • Der Meßschaltkreis arbeitet wie folgt: Zunächst wird angenommen, daß der Transistor 34 in seinem gelöschten Zustand ist. Bei einem Anlegen von 5 Volt an seinem Gitter wird dieser eingeschaltet. Der P-Kanaltransistor 134 wirkt als ein Lastelement für den Transistor 34 über den Paß-Gitter-Transistor 132. Die Größe der Transistoren 132, 134 und des EPROM 34 werden derart gewählt, daß der Knoten 140 nahe Masse (logisch 0) ist, wenn der EPROM 34 in seinem gelöschten Zustand ist. Dieser Pegel wird durch den Schmidt-Trigger-Schaltkreis 135 gemessen. Ein logisch 0 an dem Knoten 140 erzeugt ein logisch 1 an dem Knoten 141. Ein gelöschter (nicht programmierter) EPROM-Transistor wird als logisch 1 gemessen.
  • Nachfolgend wird angenommen, daß das EPROM 34 programmiert ist und in seinem ausgeschalteten Zustand ist. Wenn an seinem Gitter 5 Volt anliegen, wird dieser in seinem ausgeschalteten Zustand bleiben. Dies wird von dem Schmidt-Trigger gemessen und ein logisches 0 wird bei 141 ausgegeben. Ein programmierter EPROM-Transistor erzeugt so an dem Knoten 141 ein logisches 0.
  • Auf entsprechende Weise können die EPROM-Transistoren 34' und 34'' durch ihre jeweiligen Lese/Schreib- Steuer-Schaltkreise 36' und 36'' programmiert werden. Nach dem Programmieren der EPROM-Transistoren 34, 34' und 34'' werden die gesteuerten Signale, die sich auf den Leitungen 142, 242 und 342 entwickeln, zur Steuerung des Transmissions-Multiplexers (TMUX) verwendet. Typischerweise ist in einem TMUX nur ein Weg aktiv. Wenn, beispielsweise, angenommen wird, daß das Gitter des Transistors 50 logisch 1 ist und die Gitter der Transistoren 52 und 54 logisch 0 sind, werden Daten von dem logischen UND/ODER-Feld 440 über die Leitung 442 durch den Transistor 50 zu dem Knoten 444 geführt, wo das Datum durch den Multiplexer-Verstärker 56 verstärkt und (in dieser Darstellung) zu dem UND/ODER-Feld 440 rückgeführt. Wenn der Transistor (nicht also der Transistor 50) ausgewählt ist, werden Daten von dem D-Flip-Flop 60 zu dem UND/ODER-Feld 440 rückführt. Wenn der Transistor 54 ausgewählt ist, werden I/O-Daten durch den Verstärker 56 zu dem UND/ODER-Feld 440 geführt.
  • Es können auch viele andere Schaltkreise durch die EPROM-Architektur-Steuer-Schaltkreise von der beschriebenen Art gesteuert werden. Fig. 4 zeigt beispielhaft einen Inversions-Steuer-Schaltkreis, in den ein EPROM- Architektur-Steuer-Schaltkreis 70 ein Steuer-Signal C auf einer Steuerleitung 72 erzeugt. Durch Aufbringen des Steuersignals C auf einen Eingang eines Exklusiv- NOR-Gitters 74 wird das Ausgangssignal Y bei 76 etwa dasselbe oder aber die logische Inversion des logischen Signals I, das bei 78 eingegeben wird, sein. Die folgende Wahrheitstabelle gibt die Anwendung wieder:
  • Es ergibt sich, daß bei C=0, Y=1 und bei C=1, =1.
  • Fig. 5 zeigt einen digitalen Multiplexer, in dem eine Mehrzahl von EPROM-Architektur-Steuer-Schaltkreisen 80, 81 und 82, Steuersignale C1, C2, ... Cn für die Multiplexer-Schaltung schaffen, die aus den UND-Gittern 83, 84 und 85 bestehen, deren Ausgänge in ein ODER- Gitter 86 eingegeben werden. Das Ausgangssignal Y des ODER-Gitters 86 wird das logische ODER aller Signale I1, I2, ... In sein, dessen Steuersignale C1, C2, ... Cn auf logisch 1 gesetzt sind. Die logische Gleichung für diesen Schaltkreis ist:
  • Y = C1 I1 + C2 I2 + ... Cn In
  • Beispielsweise ist Y = I2, wenn C1 = 0, C2 = 1 und C3 bis Cn = 0.
  • In Fig. 6 ist eine weitere Version eines Multiplexer- Schaltkreises gezeigt, in dem Paßgatter T1, T2, ... Tn durch EPROM-Architektur-Steuer-Schaltkreise 87, 88 und 89 gesteuert werden. Bei diesem Typ des Schaltkreises, der normalerweise als Transmissions-Gitter-Multiplexer bezeichnet wird, kann nur eines der Paßgatter aktiviert werden, da sonst ein Konflikt an dem Knoten 90 entsteht und das Ausgangssignal Y undef iniert ist. Unter der Annahme, daß nur ein Steuersignal, beispielsweise C1, in dem Zustand eines logischen 1 ist, arbeitet der Schaltkreis wie folgt: Der Transistor T1 ist eingeschaltet und die Transistoren T2 ... Tn sind ausgeschaltet. Das Signal DS1 wird sodann zu dem Knoten 90 geführt. Wenn DS1 logisch 0 ist, wird der Knoten 90 auf logisch 0 gezogen, der Ausgang 91 des Inverters 92 liegt auf logisch 1, was den Transistor TP1 ausschaltet. Der Ausgang Y von dem Inverter 93 wird so logisch 0.
  • Wir nehmen jetzt an, daß DS1 den Zustand logisch 1 annimmt. Ursprünglich kann der Knoten 90 nur so hoch gehen wie Vcc - Vt (unter der Annahme, daß der Pegel logisch 1 von C1 gleich Vcc ist). Der Inverter 92 ist derart ausgebildet, daß Vcc - Vt ausreichend ist, um den Knoten 94 nach unten zu ziehen. Dies wiederum wird Tp1 einschalten und den Knoten 90 auf Vcc ziehen. Der Ausgang Y wird dann den Zustand logisch 1 annehmen in Antwort auf ein logisch 0 an dem Knoten 94.
  • In Fig. 7 ist ein Sonderfall eines Transmissions- Gatter-Multiplexers gezeigt, in dem ein EPROM-Architektur-Steuer-Schaltkreis 95 verwendet wird, um eine Inversionssteuerung auszuführen. In diesem Schaltkreis werden zwei Transmissions-Gatter T1 und T2 durch ein EPROM-Architektur-Steuer-Bit C gesteuert. In Abhängigkeit von dem Zustand der Invertier-Steuer-Leitung 96 wird entweder T1 eingeschaltet und T2 ausgeschaltet oder aber T1 ausgeschaltet und T2 eingeschaltet sein. Wenn T1 eingeschaltet ist, wird das logische Signal Z zu dem Knoten 97 geführt und sodann durch den Multiplexer-Verstärker (wie in Fig. 6) zu dem Ausgang 98. In diesem Fall wird der Ausgang 98 dieselben logischen Werte wie der Eingang Z haben. Wenn, dagegen, T2 eingeschaltet ist, wird das logische Signal Z durch das Inverter-Gitter 99 invertiert und zu dem Knoten 97 und somit zu dem Ausgang 98 geführt. In diesem Fall wird der Ausgang 98 das logische Komplement des Eingangssignals Z sein. Der in Fig. 7 Gezeigte Schaltkreis wirkt so als programmierbare Inverter unter Steuerung eines EPROM-Steuer-Bits.

Claims (8)

1. Programmierbare integrierte Schaltlogikbereichseinheit, mit: elektronischen Schaltlogikmitteln (32), die auf wenigstens ein geeignetes Steuersignal (46) ansprechen und zur Durchführung einer bestimmten Logikfunktion auf wenigstens ein Eingangsdatensignal wirken, um wenigstens ein entsprechendes Ausgangsdatensignal zu erzeugen, und programmierbaren Steuermitteln (30) zum Schaffen einer selektiven Architektursteuerung, um die elektronischen Logikschaltmittel (32) zur Annahme bestimmter Konfigurationen zu veranlassen, dadurch gekennzeichnet, daß die elektronischen Logikschaltmittel (32) mit einem Multiplexer (33) versehen sind, der wenigstens eine Mehrzahl von ersten Eingängen, die jeweils zum Aufnehmen wenigstens eines Eingangsdatensignals und eine Mehrzahl von zweiten Eingängen (142, 242, 342), die zum Aufnehmen von entsprechenden Steuersignalen, die von den programmierbaren Steuermitteln (30) entwickelt werden, dienen, aufweist, und das ein Ausgangssignal erzeugt, das von einem bestimmten der geeigneten Steuersignalen ausgewählt ist, aufweist, und wobei die programmierbaren Steuermittel (30) eine Mehrzahl von reprogrammierbaren Speichereinheit (34) aufweisen, von denen jede programmiert werden kann, um entweder ein Logiksignal eines ersten Zustandes oder aber ein Logiksignal eines zweiten Zustandes zu erzeugen, eine Mehrzahl von Programmiermitteln (36), die jeweils mit einem der reprogrammierbaren Speichereinheiten (34) verbunden sind und auf Eingangsprogrammdatensignale (112) und entsprechende Adressignale (121-123) ansprechen und zum Programmieren einer entsprechenden reprogrammierbaren Speichereinheit (34) durch Aufbringen eines Programmierpotentials auf dieses wirken, und eine Mehrzahl von Lesemitteln (38), die mit einer der reprogrammierbaren Speichereinheiten zum Lesen des Status des dadurch erzeugten logischen Signals und zum Erzeugen des geeigneten Steuersignals zum Steuern des Multiplexers (33) und so der elektronischen Logikschaltmittel (32) verbunden sind, aufweisen.
2. Programmierbare integrierte Schaltlogikbereichseinheit nach Anspruch 1, wobei jedes Programmiermittel (36) eine Programmierschaltung (113-115), die auf ein Eingangsprogrammierdatensignal (112) anspricht und zur Aufbringung eines Programmierpotentials auf eine entsprechende programmierbare Speichereinheit (34) wirkt, ein NOR-Gitter (103, 104, 105), das auf ein Adressignal (111-123) anspricht und zur Erzeugung eines logischen Ausgangs (101) wirkt und Schaltmittel (107-111), die auf den logischen Ausgang (101) der NOR-Gitter ansprechen und zur Kopplung des Programmierpotentials auf die reprogrammierbare Speichereinheit (34) wirken, um dessen Programmierung zu bewirken, aufweist.
3. Programmierbare integrierte Schaltlogikbereichseinheit nach Anspruch 2, wobei die Programmierschaltung (113-115) ein erstes Schaltelement (115) zum Koppeln des programmierbaren Potentials an die reprogrammierbare Speichereinheit (34) und eine Invertierschaltung (113-114) zum Invertieren des Programmierdatensignals (112) aufweist.
4. Programmierbare integrierte Schaltlogikbereichseinheit nach einem der vorangehenden Ansprüche, wobei jedes Lesemittel (38) eine Schmidt-Trigger-Schaltung (135), die mit der Speichereinrichtung (34) gekoppelt ist und zur Erzeugung eines entsprechenden Steuersignals entsprechend dem Status des Logiksignals, das durch die Programmierbaren Speichereinheit (34) erzeugt wird, wirkt, aufweist.
5. Programmierbare integrierte Schaltlogikbereichseinheit nach einem der vorangehenden Ansprüche, wobei der Multiplexer (33) eine Mehrzahl von AND-Gattern (83-85) aufweist, die jeweils mit wenigstens einem der ersten Eingänge und einem der zweiten Eingänge verbunden ist, wobei die Ausgänge der AND-Gitter miteinander durch eine OR-Funktion (86) miteinander verbunden sind, um das selektierte Ausgangssignal zu erzeugen.
6. Programmierbare integrierte Schaltlogikbereichseinheit nach einem der Ansprüche 1 bis 4, wobei der Multiplexer (32) ein Exklusiv-NOR-Gatter (74) aufweist.
7. Programmierbare integrierte Schaltlogikbereichseinheit nach einem der vorangehenden Ansprüche, wobei die reprogrammierbare Speichereinheit (34) ein EPROM-Transistor ist.
8. Programmierbare integrierte Schaltlogikbereichseinheit nach einem der vorangehenden Ansprüche, wobei die reprogrammierbare Speichereinheit ein EEPROM-Transistor ist.
DE8686107450T 1985-06-06 1986-06-02 Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen. Expired - Lifetime DE3686510T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/742,089 US4713792A (en) 1985-06-06 1985-06-06 Programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits

Publications (2)

Publication Number Publication Date
DE3686510D1 DE3686510D1 (de) 1992-10-01
DE3686510T2 true DE3686510T2 (de) 1993-02-11

Family

ID=24983437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686107450T Expired - Lifetime DE3686510T2 (de) 1985-06-06 1986-06-02 Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen.

Country Status (5)

Country Link
US (1) US4713792A (de)
EP (1) EP0204300B1 (de)
JP (2) JPS61284936A (de)
AT (1) ATE79992T1 (de)
DE (1) DE3686510T2 (de)

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
DE3630835C2 (de) * 1985-09-11 1995-03-16 Pilkington Micro Electronics Integrierte Halbleiterkreisanordnungen und Systeme
US5321845A (en) * 1987-09-09 1994-06-14 Hitachi, Ltd. Single-chip microcomputer including non-volatile memory elements
JPS6478023A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Programmable logic device
US4871930A (en) * 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
US4864161A (en) * 1988-05-05 1989-09-05 Altera Corporation Multifunction flip-flop-type circuit
US4912342A (en) * 1988-05-05 1990-03-27 Altera Corporation Programmable logic device with array blocks with programmable clocking
US4903223A (en) * 1988-05-05 1990-02-20 Altera Corporation Programmable logic device with programmable word line connections
US4899070A (en) * 1988-07-13 1990-02-06 Altera Corporation Bit line sense amplifier for programmable logic devices
US4899067A (en) * 1988-07-22 1990-02-06 Altera Corporation Programmable logic devices with spare circuits for use in replacing defective circuits
US4930107A (en) * 1988-08-08 1990-05-29 Altera Corporation Method and apparatus for programming and verifying programmable elements in programmable devices
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
US4906870A (en) * 1988-10-31 1990-03-06 Atmel Corporation Low power logic array device
EP0650257A2 (de) * 1988-12-16 1995-04-26 Advanced Micro Devices, Inc. Initialisierungsschaltung
US4930098A (en) * 1988-12-30 1990-05-29 Intel Corporation Shift register programming for a programmable logic device
US4940909A (en) * 1989-05-12 1990-07-10 Plus Logic, Inc. Configuration control circuit for programmable logic devices
US4974204A (en) * 1989-08-28 1990-11-27 National Semiconductor Corporation Non-volatile programmable interconnection circuit
US5200920A (en) * 1990-02-08 1993-04-06 Altera Corporation Method for programming programmable elements in programmable devices
US5274778A (en) * 1990-06-01 1993-12-28 National Semiconductor Corporation EPROM register providing a full time static output signal
US5111079A (en) * 1990-06-29 1992-05-05 Sgs-Thomson Microelectronics, Inc. Power reduction circuit for programmable logic device
KR920006992A (ko) * 1990-09-28 1992-04-28 정몽헌 Epld의 입력회로의 시험장치 및 시험방법
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
IT1253685B (it) * 1991-09-26 1995-08-22 Sgs Thomson Microelectronics Interruttore cmos a consumo nullo posizionabile mediante programmazione in modo non volatile.
US5412599A (en) * 1991-09-26 1995-05-02 Sgs-Thomson Microelectronics, S.R.L. Null consumption, nonvolatile, programmable switch
US5434514A (en) * 1992-11-19 1995-07-18 Altera Corporation Programmable logic devices with spare circuits for replacement of defects
US5483178A (en) * 1993-03-29 1996-01-09 Altera Corporation Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers
US6294928B1 (en) 1996-04-05 2001-09-25 Altera Corporation Programmable logic device with highly routable interconnect
US6181162B1 (en) 1994-04-10 2001-01-30 Altera Corporation Programmable logic device with highly routable interconnect
US5689195A (en) 1995-05-17 1997-11-18 Altera Corporation Programmable logic array integrated circuit devices
USRE38651E1 (en) * 1994-05-18 2004-11-09 Altera Corporation Variable depth and width memory device
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5850365A (en) * 1994-12-16 1998-12-15 Altera Corporation Sense amplifier with individually optimized high and low power modes
US5525917A (en) * 1994-12-16 1996-06-11 Altera Corporation Sense amplifier with feedback and stabilization
US5537057A (en) * 1995-02-14 1996-07-16 Altera Corporation Programmable logic array device with grouped logic regions and three types of conductors
US5543732A (en) * 1995-05-17 1996-08-06 Altera Corporation Programmable logic array devices with interconnect lines of various lengths
US5592106A (en) * 1995-05-17 1997-01-07 Altera Corporation Programmable logic array integrated circuits with interconnection conductors of overlapping extent
US5543730A (en) * 1995-05-17 1996-08-06 Altera Corporation Techniques for programming programmable logic array devices
US5614840A (en) * 1995-05-17 1997-03-25 Altera Corporation Programmable logic array integrated circuits with segmented, selectively connectable, long interconnection conductors
US5909126A (en) * 1995-05-17 1999-06-01 Altera Corporation Programmable logic array integrated circuit devices with interleaved logic array blocks
US5963049A (en) * 1995-05-17 1999-10-05 Altera Corporation Programmable logic array integrated circuit architectures
GB2300946B (en) * 1995-05-17 1999-10-20 Altera Corp Tri-statable input/output circuitry for programmable logic
US5541530A (en) * 1995-05-17 1996-07-30 Altera Corporation Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks
US5900743A (en) * 1995-05-17 1999-05-04 Altera Corporation Programmable logic array devices with interconnect lines of various lengths
US5659717A (en) * 1995-07-31 1997-08-19 Altera Corporation Methods for partitioning circuits in order to allocate elements among multiple circuit groups
US5581501A (en) * 1995-08-17 1996-12-03 Altera Corporation Nonvolatile SRAM cells and cell arrays
US5565793A (en) * 1995-08-22 1996-10-15 Altera Corporation Programmable logic array integrated circuit devices with regions of enhanced interconnectivity
US5764080A (en) * 1995-08-24 1998-06-09 Altera Corporation Input/output interface circuitry for programmable logic array integrated circuit devices
US5631576A (en) * 1995-09-01 1997-05-20 Altera Corporation Programmable logic array integrated circuit devices with flexible carry chains
US5821773A (en) * 1995-09-06 1998-10-13 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
US5642480A (en) * 1995-09-28 1997-06-24 Motorola, Inc. Method and apparatus for enhanced security of a data processor
US5729495A (en) * 1995-09-29 1998-03-17 Altera Corporation Dynamic nonvolatile memory cell
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
US5670895A (en) * 1995-10-19 1997-09-23 Altera Corporation Routing connections for programmable logic array integrated circuits
US5592102A (en) * 1995-10-19 1997-01-07 Altera Corporation Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices
US5793246A (en) * 1995-11-08 1998-08-11 Altera Corporation High voltage pump scheme incorporating an overlapping clock
US5555214A (en) * 1995-11-08 1996-09-10 Altera Corporation Apparatus for serial reading and writing of random access memory arrays
US5672985A (en) * 1995-12-18 1997-09-30 Altera Corporation Programmable logic array integrated circuits with carry and/or cascade rings
US5767734A (en) * 1995-12-21 1998-06-16 Altera Corporation High-voltage pump with initiation scheme
US5894228A (en) 1996-01-10 1999-04-13 Altera Corporation Tristate structures for programmable logic devices
US6882177B1 (en) 1996-01-10 2005-04-19 Altera Corporation Tristate structures for programmable logic devices
US5691653A (en) * 1996-01-16 1997-11-25 Altera Corporation Product term based programmable logic array devices with reduced control memory requirements
US5787009A (en) * 1996-02-20 1998-07-28 Altera Corporation Methods for allocating circuit design portions among physical circuit portions
US5768372A (en) * 1996-03-13 1998-06-16 Altera Corporation Method and apparatus for securing programming data of a programmable logic device
US6005806A (en) 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US5694058A (en) * 1996-03-20 1997-12-02 Altera Corporation Programmable logic array integrated circuits with improved interconnection conductor utilization
US5835998A (en) * 1996-04-04 1998-11-10 Altera Corporation Logic cell for programmable logic devices
US5872463A (en) * 1996-04-04 1999-02-16 Altera Corporation Routing in programmable logic devices using shared distributed programmable logic connectors
US5869979A (en) * 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US5939790A (en) * 1996-04-09 1999-08-17 Altera Corporation Integrated circuit pad structures
US6107822A (en) 1996-04-09 2000-08-22 Altera Corporation Logic element for a programmable logic integrated circuit
US6034540A (en) * 1997-04-08 2000-03-07 Altera Corporation Programmable logic integrated circuit architecture incorporating a lonely register
US5986465A (en) * 1996-04-09 1999-11-16 Altera Corporation Programmable logic integrated circuit architecture incorporating a global shareable expander
US5949710A (en) * 1996-04-10 1999-09-07 Altera Corporation Programmable interconnect junction
US5998295A (en) * 1996-04-10 1999-12-07 Altera Corporation Method of forming a rough region on a substrate
US5977791A (en) 1996-04-15 1999-11-02 Altera Corporation Embedded memory block with FIFO mode for programmable logic device
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
US6025737A (en) * 1996-11-27 2000-02-15 Altera Corporation Circuitry for a low internal voltage integrated circuit
US6384630B2 (en) 1996-06-05 2002-05-07 Altera Corporation Techniques for programming programmable logic array devices
US5715197A (en) 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
US5959891A (en) 1996-08-16 1999-09-28 Altera Corporation Evaluation of memory cell characteristics
US5771264A (en) * 1996-08-29 1998-06-23 Altera Corporation Digital delay lock loop for clock signal frequency multiplication
US6236597B1 (en) 1996-09-16 2001-05-22 Altera Corporation Nonvolatile memory cell with multiple gate oxide thicknesses
US6018476A (en) * 1996-09-16 2000-01-25 Altera Corporation Nonvolatile configuration cells and cell arrays
US5844854A (en) * 1996-09-18 1998-12-01 Altera Corporation Programmable logic device with two dimensional memory addressing
US5880597A (en) * 1996-09-18 1999-03-09 Altera Corporation Interleaved interconnect for programmable logic array devices
US5914904A (en) 1996-10-01 1999-06-22 Altera Corporation Compact electrically erasable memory cells and arrays
US5977793A (en) * 1996-10-10 1999-11-02 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5999016A (en) * 1996-10-10 1999-12-07 Altera Corporation Architectures for programmable logic devices
US6300794B1 (en) 1996-10-10 2001-10-09 Altera Corporation Programmable logic device with hierarchical interconnection resources
US6292868B1 (en) * 1996-10-15 2001-09-18 Micron Technology, Inc. System and method for encoding data to reduce power and time required to write the encoded data to a flash memory
US5942914A (en) * 1996-10-25 1999-08-24 Altera Corporation PLD with split multiplexed inputs from global conductors
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6091258A (en) * 1997-02-05 2000-07-18 Altera Corporation Redundancy circuitry for logic circuits
US6034536A (en) * 1997-02-05 2000-03-07 Altera Corporation Redundancy circuitry for logic circuits
US6127844A (en) 1997-02-20 2000-10-03 Altera Corporation PCI-compatible programmable logic devices
US7148722B1 (en) 1997-02-20 2006-12-12 Altera Corporation PCI-compatible programmable logic devices
US5982195A (en) * 1997-02-20 1999-11-09 Altera Corporation Programmable logic device architectures
US5999015A (en) * 1997-02-20 1999-12-07 Altera Corporation Logic region resources for programmable logic devices
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6184710B1 (en) 1997-03-20 2001-02-06 Altera Corporation Programmable logic array devices with enhanced interconnectivity between adjacent logic regions
JP3865789B2 (ja) 1997-05-23 2007-01-10 アルテラ コーポレイション インタリーブされた入力回路を備えるプログラマブル論理装置のための冗長回路
US6239612B1 (en) 1997-08-20 2001-05-29 Altera Corporation Programmable I/O cells with multiple drivers
US6130555A (en) * 1997-10-13 2000-10-10 Altera Corporation Driver circuitry for programmable logic devices
US6052327A (en) 1997-10-14 2000-04-18 Altera Corporation Dual-port programmable logic device variable depth and width memory array
US6191998B1 (en) 1997-10-16 2001-02-20 Altera Corporation Programmable logic device memory array circuit having combinable single-port memory arrays
US6107824A (en) * 1997-10-16 2000-08-22 Altera Corporation Circuitry and methods for internal interconnection of programmable logic devices
US6107825A (en) 1997-10-16 2000-08-22 Altera Corporation Input/output circuitry for programmable logic devices
US6084427A (en) 1998-05-19 2000-07-04 Altera Corporation Programmable logic devices with enhanced multiplexing capabilities
US6288970B1 (en) 1997-10-16 2001-09-11 Altera Corporation Programmable logic device memory array circuit having combinable single-port memory arrays
US6121790A (en) 1997-10-16 2000-09-19 Altera Corporation Programmable logic device with enhanced multiplexing capabilities in interconnect resources
US6255850B1 (en) 1997-10-28 2001-07-03 Altera Corporation Integrated circuit with both clamp protection and high impedance protection from input overshoot
US6201404B1 (en) 1998-07-14 2001-03-13 Altera Corporation Programmable logic device with redundant circuitry
US6184707B1 (en) 1998-10-07 2001-02-06 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
US6507216B1 (en) 1998-11-18 2003-01-14 Altera Corporation Efficient arrangement of interconnection resources on programmable logic devices
US6215326B1 (en) 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US7484081B1 (en) 2000-10-10 2009-01-27 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices
US20030229837A1 (en) * 2002-06-06 2003-12-11 Cox William D. Method and apparatus for testing a logic cell in a semiconductor device
US6873185B2 (en) * 2002-06-19 2005-03-29 Viasic, Inc. Logic array devices having complex macro-cell architecture and methods facilitating use of same
US7111110B1 (en) * 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US8612772B1 (en) 2004-09-10 2013-12-17 Altera Corporation Security core using soft key
US8566616B1 (en) 2004-09-10 2013-10-22 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like
US7334208B1 (en) 2004-11-09 2008-02-19 Viasic, Inc. Customization of structured ASIC devices using pre-process extraction of routing information
US7692309B2 (en) * 2007-09-06 2010-04-06 Viasic, Inc. Configuring structured ASIC fabric using two non-adjacent via layers
WO2009066431A1 (ja) * 2007-11-22 2009-05-28 Panasonic Corporation 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム
US8762687B2 (en) * 2008-05-24 2014-06-24 Via Technologies, Inc. Microprocessor providing isolated timers and counters for execution of secure code
US8819839B2 (en) 2008-05-24 2014-08-26 Via Technologies, Inc. Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels
JP5415547B2 (ja) * 2009-09-25 2014-02-12 株式会社東芝 メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路
US8627105B2 (en) 2011-04-29 2014-01-07 Altera Corporation Method and apparatus for securing programming data of a programmable device
US8736299B1 (en) 2011-04-29 2014-05-27 Altera Corporation Setting security features of programmable logic devices
US8719957B2 (en) 2011-04-29 2014-05-06 Altera Corporation Systems and methods for detecting and mitigating programmable logic device tampering
US8461863B2 (en) 2011-04-29 2013-06-11 Altera Corporation Method and apparatus for securing a programmable device using a kill switch
US9026873B2 (en) 2013-07-23 2015-05-05 Altera Coporation Method and apparatus for securing configuration scan chains of a programmable device
CN110245749B (zh) * 2018-03-08 2024-06-14 三星电子株式会社 用于执行同或运算的计算单元、神经网络及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919744A (de) * 1972-02-26 1974-02-21
US3921146A (en) * 1973-01-05 1975-11-18 Gen Electric Programmable data processor and controller system
JPS54152826A (en) * 1978-05-24 1979-12-01 Nec Corp Writing method of nonvolatile memory
JPS6025837B2 (ja) * 1978-09-14 1985-06-20 株式会社東芝 半導体記憶装置
US4317110A (en) * 1980-06-30 1982-02-23 Rca Corporation Multi-mode circuit
JPS5766589A (en) * 1980-10-14 1982-04-22 Fujitsu Ltd Semiconductor storage element
FR2493641A1 (fr) * 1980-11-03 1982-05-07 Efcis Reseau logique integre a programmation electrique simplifiee
US4422072A (en) * 1981-07-30 1983-12-20 Signetics Corporation Field programmable logic array circuit
US4524428A (en) * 1982-01-26 1985-06-18 Hughes Aircraft Company Modular input-programmable logic circuits for use in a modular array processor
US4617479B1 (en) * 1984-05-03 1993-09-21 Altera Semiconductor Corp. Programmable logic array device using eprom technology

Also Published As

Publication number Publication date
EP0204300B1 (de) 1992-08-26
EP0204300A2 (de) 1986-12-10
JPH077225U (ja) 1995-01-31
DE3686510D1 (de) 1992-10-01
US4713792A (en) 1987-12-15
EP0204300A3 (en) 1988-07-27
JPS61284936A (ja) 1986-12-15
ATE79992T1 (de) 1992-09-15

Similar Documents

Publication Publication Date Title
DE3686510T2 (de) Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen.
DE3688472T2 (de) Programmierbare logische Schaltung.
DE69523341T2 (de) Spannungspegelverschieber
DE69514790T2 (de) Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle
DE69618123T2 (de) Ausgangsschaltung
DE69319294T2 (de) Temperatur- und versorgungsspannungsunabhängiger Oszillator mit niedrigem Verbrauch
DE69813974T2 (de) Programmierbares gatterfeld mit erhöhter leistung
DE3740571C2 (de) Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik
DE69428336T2 (de) Integrierte Halbleiterschaltungsanordnung
DE2834110C2 (de)
DE69127320T2 (de) Integrierte Schaltkreise mit lokaler Bedingungskompensation
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE69430165T2 (de) Verriegelungsschaltungsgesteuerter Ausgangstreiber
DE4036973A1 (de) Schaltkreis zum erzeugen einer hochspannung fuer einen halbleiterspeicherschaltkreis
DE3035484C2 (de) Leseschaltung
DE69520266T2 (de) Schnelles NOR-NOR programmierbares logisches Feld mit Einphasentakt
DE19732671C2 (de) Hysterese-Eingangspuffer
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE2643020A1 (de) Schmitt-trigger
DE60019255T2 (de) Verfahren und Vorrichtung zur Trimmung von elektronischen Schaltungen
DE68922766T2 (de) Speisespannungspotentialanstiegsdetektorschaltung.
DE69029634T2 (de) Prüflatchschaltung
DE69601342T2 (de) Eingangsschaltung zum Setzen des Modus
DE69024332T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE19983197B4 (de) Verfahren und Einrichtung für ein schnelles Programmieren während der Herstellung und für In-System-Schreiboperationen bei niedriger Spannung für ein programmierbares logisches Bauelement

Legal Events

Date Code Title Description
8363 Opposition against the patent
8365 Fully valid after opposition proceedings