DE3641375A1 - Verfahren zum unterbrechen elektrischer leiter auf einem substrat, dafuer geeignetes substrat sowie eine anwendung des verfahrens - Google Patents

Verfahren zum unterbrechen elektrischer leiter auf einem substrat, dafuer geeignetes substrat sowie eine anwendung des verfahrens

Info

Publication number
DE3641375A1
DE3641375A1 DE19863641375 DE3641375A DE3641375A1 DE 3641375 A1 DE3641375 A1 DE 3641375A1 DE 19863641375 DE19863641375 DE 19863641375 DE 3641375 A DE3641375 A DE 3641375A DE 3641375 A1 DE3641375 A1 DE 3641375A1
Authority
DE
Germany
Prior art keywords
film
substrate
silver
metal
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863641375
Other languages
English (en)
Other versions
DE3641375C2 (de
Inventor
Peter L Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optical Materials Inc
Original Assignee
Optical Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optical Materials Inc filed Critical Optical Materials Inc
Publication of DE3641375A1 publication Critical patent/DE3641375A1/de
Application granted granted Critical
Publication of DE3641375C2 publication Critical patent/DE3641375C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Unterbrechen elek­ trischer Leiter auf einem Substrat gemäß Gattungsbegriff des Anspruchs 1, ein dafür geeignetes Substrat gemäß Gat­ tungsbegriffs des Anspruchs 31 sowie eine vorteilhafte Anwendung des betreffenden Verfahrens.
In der neuzeitlichen Halbleiterbauteil-Fertigung ist es häufig erforderlich, Redundanzen vorzusehen, um den Anfall von Ausschuß zu verringern, nachdem die Belegungsdichte der betreffenden Chips oder dergl. ständig zunimmt. Stellt sich ein Teilbereich eines solchen Halbleiterbauteils als fehlerhaft heraus, so durchschneidet man gegenwärtig die zu dem fehlerhaften Bereich führenden Leiter auf der Oberfläche des Chips mit einem Laserstrahl, um so den fehlerhaften Bereich von dem übrigen, ordnungsgemäß funktionierenden Bereich zu trennen. Diese Technik wird Laserabtrag (laser ablation) genannt und findet gegenwärtig allgemein Verwen­ dung bei der Herstellung von umfangreichen integrierten Schaltungen, wie z.B. 256K-Speicherchips. Sie ist jedoch eben nur dazu geeignet, Verbindungen auf der Oberfläche des Bauteils zu unterbrechen, so daß es zur Unterbrechung dar­ unterliegender Verbindungen einer Zerstörung des umgebenden Bereiches bedürfte.
Von daher liegt der Erfindung die Aufgabe zugrunde, einen Weg anzugeben, ohne derartige Zerstörungen auch beliebige unter der Oberfläche eines Chips, eines Dünnfilm-Verbindungs­ moduls oder dergl. verlaufende elektrische Leiter unterbre­ chen zu können, und zwar ohne Anfall umweltschädlicher Nebenprodukte.
Diese Aufgabe ist verfahrensmäßig durch die kennzeichnenden Merkmale des Anspruchs 1 und konstruktiv durch die jenigen des Anspruchs 24 gelöst.
In einem bevorzugten Ausführungsbeispiel der Erfindung wird in einem Leiter, der zu einem später von der übrigen Schaltung möglicherweise einmal abzutrennenden Schaltungs­ bereich führt, eine lückenförmige Unterbrechung hergestellt. In diese Unterbrechung hinein wird ein beispielsweise 450 Å dicker, aus Silber bestehender Metallfilm abgelagert derart, daß er die beiden Leiterabschnitte physisch und elektrisch miteinander verbindet. Auf den Metallfilm wird ein isolieren­ der oder dielektrischer Film aufgebracht aus einem Mate­ rial, das geeignet ist, wenn der so entstandene Verbundfilm photolytisch oder thermisch, etwa durch einen fokussierten Strahl oder durch Erhitzen, aktiviert wird, den Metallfilm zu absorbieren. Ist der Metallfilm durch den isolierenden Film absorbiert, so ist die elektrische Verbindung zwischen den beiden Leiterabschnitten praktisch unterbrochen. So also ist es möglich, solange nur der aus dem Metallfilm und dem isolierenden Film bestehende Verbundfilm für einen fokussierten Strahl zugänglich ist oder das betreffende Bauteil in einem Ofen oder dergl. erhitzt werden kann, die zwischen den betreffenden Leiterabschnitten zunächst hergestellte elektrische Verbindung zu unterbrechen, ohne daß es dazu eines Abtragungsprozesses bedarf. Zudem kann diese Unterbrechung auch dann erfolgen, wenn sich die betref­ fenden Leiterabschnitte und der dazwischen eingebrachte Verbundfilm unter der Oberfläche des Bauteils, beispiels­ weise unter einer abdeckenden Oxidschicht, befinden.
Anspruch 46 gibt mit der Herstellung eines unterbrochenen Metallmusters durch Elektroplattieren eine zusätzliche vorteilhafte Anwendungsmöglichkeit der Erfindung an. Die Unteransprüche bezeichnen vorteilhafte Ausgestaltungsmög­ lichkeiten des jeweiligen Erfindungsgegenstandes.
Nachfolgend werden entsprechende Ausführungsbeispiele anhand der Zeichnung genauer beschrieben. Dabei zeigt
Fig. 1 einen perspektivischen Auschnitt eines Halbleiter­ chips, ausgerüstet entsprechend der erfindungsge­ mäßen Unterbrechungstechnik,
Fig. 2 bis 4 einen perspektivischen Ausschnitt aus einem Substrat unter Anwendung erfindungsgemäßer Elektro­ plattierungstechnik in verschiedenen Stadien und
Fig. 5 einen Querschnitt in der Ebene der Linie 5-5 von Fig. 4.
Gemäß Fig. 1 werden, wo immer es irgendwann einmal erwünscht sein mag, einen Schaltungsbereich von der übrigen Schaltung elektrisch zu trennen, auf dem betreffenden Substrat 10 Leiterabschnitte 12 und 14 mit einer dazwischenliegenden Lücke vorgesehen. In dieser Lücke wird, etwa mittels herkömm­ licher Vakuumablagerungstechniken, ein dünner Metallfilm 16, beispielsweise aus Silber, einer Silberlegierung, Kupfer oder Blei niedergeschlagen. Darauf wird ein Film 18 aus einem Isoliermaterial abgelagert, das die Eigenschaft hat, bei Aktivierung etwa durch Bestrahlung oder Erhitzen den Metallfilm, d.h. das Silber, die Silberlegierung, das Kupfer oder das Blei, zu absorbieren. Dieser mit dem Metallfilm 16 zunächst einen Verbundfilm bildende Film 18 besteht vorzugsweise aus einem Silberhalogenid, einem Bleihalogenid oder einem Chalcogenid, beispielsweise GeSe2 oder As2S3. Beide Halogenidfilme können mit irgendeinem der Metalle (Silber, Silberlegierung, Kupfer oder Blei) Verwendung finden. In Verbindung mit dem Chalcogenidfilm besteht der Metallfilm vorzugsweise aus Silber. Zu den bevorzugten Halogenen in dem Silber- bzw. Bleihalogenidfilm gehören Chlor, Brom und Jod. Auf den Verbundfilm 16-18 kann eine Iso­ lierschicht 20 beispielsweise aus einem anorganischen Iso­ liermaterial wie etwa Siliziumdioxid, Siliziumnitrid oder Tantaloxid, oder einem organischen Isoliermaterial, wie etwa Polymethylmethacrylsäureester (PMMA), Polystyrol oder Poly­ imid, aufgebracht werden. Unter normalen Bedingungen, d.h. ohne Aktivierung, ergibt der Film 16, zwischen den Leiterab­ schnitten 12 und 14 eine elektrische Verbindung geringen Widerstandes. Wird jedoch ein Laserstrahl auf den Film 18 fokussiert oder der Verbundfilm 16-18, beispielsweise in einem Ofen, erhitzt, so werden die Silberatome des Filmes 16 von dem Film 18 absorbiert, wodurch die elektrische Verbin­ dung zwischen den Leiterabschnitten 12 und 14 unterbrochen wird. Die Aktivierung besteht aus einem photolytisch oder thermisch ausgelösten Diffusionsprozeß anstatt einem Abtrag­ prozeß und kann selbst dann erfolgen, wenn sich der Film 18 unter der Oberfläche des Chips oder dergl. befindet.
Bei photolytischer Auslösung des Diffusionsprozesses braucht der Verbundfilm nicht erhitzt zu werden, und die Photonen­ energie kann beispielsweise einem fokussierten Laserstrahl entstammen. Dabei ist die Intensität des Laserstrahls nicht kritisch, da sie nur auf die Geschwindigkeit Einfluß hat, mit welcher der Diffusionsprozeß abläuft. Indessen ist die Wellenlänge der Lichtenergie von Bedeutung. Ein rotes Licht aussendender Helium-Neon-Laser hat sich als gute Lichtguelle erwiesen, ebenso wie ein grünes Licht aussenden­ der Argon-Laser. Ein für die vorliegende Erfindung geeig­ neter photolytischer Diffusionsprozeß ist in der DS-PS 43 18 978 beschrieben.
Ein Laser kann indessen auch dazu benutzt werden, den Diffu­ sionsprozeß thermisch in Gang zu bringen. In diesem Fall wird der Verbundfilm mit dem Laserstrahl erhitzt. Dabei ist die Wellenlänge des Laserlichts unwichtig, während jedoch die Intensität von Bedeutung ist, da die Leistung ausreichen muß, um den Verbundfilm auf eine Temperatur in der Größenordnung von 200 bis 500 °C zu bringen.
Die thermische Auslösung des Diffusionsprozessen kann jedoch auch durch Erhitzen des gesamten Chips bzw. Bauteils etwa in einem Ofen erfolgen, der beispielsweise auf 250°C auf­ geheizt wurde. Diese Vorgehensweise ist insbesondere dann geeignet, wenn verhältnismäßig große Bereiche des Verbund­ filmes erhitzt oder viele Unterbrechungen gleichzeitig herbeigeführt werden sollen. Sie kann ebenso für die Tren­ nung von Schaltungsbereichen auf einem einzigen Chip wie auch für die Abtrennung ganzer Chips von anderen Chips auf einem mit einer Mehrzahl Chips bestückten Modul Anwendung finden.
Nachstehend werden Beispiele für die Anwendung der erfin­ dungsgemäßen Technik angegeben:
Beispiel 1
Sollen beispielsweies einzelne Bereiche eines Halbleiter­ chips elektrisch abgetrennt werden, so wird in der Lücke zwischen den betreffenden Leiterabschnitten ein Silberfilm von 450 Å abgeschieden. Auf den Silberfilm wird ein Silber­ chloridfilm von etwa 1500 Å Dicke aufgebracht.
Erweist sich nun der betreffende Schaltungsbereich als fehlerhaft, so wird der Silberchloridfilm einer Strahlung, beispielsweise derjenigen eines Helium-Neon-Lasers, ausge­ setzt, die eine Wellenlänge von 6328 Å hat. Damit ist es möglich, den Silberfilm photolytisch in dem Silberchlorid­ film aufzulösen. Der Strahl des Helium-Neon-Lasers wird auf einen Fleck von etwa 5µ Durchmesser fokussiert. Die Licht­ leistung auf dieser Fläche beträgt etwa 3 mW. Der Laser­ strahl wird nun langsam über den Bereich mit dem Silber- und Silberchloridfilm geführt. Als Folge hiervon nimmt der Widerstand der Verbindung zwischen den betreffenden Leiter­ abschnitten um mindestens 6 Größenordnungen zu, was für alle praktischen Fälle eine elektrische Unterbrechung bedeutet.
Beispiel 2:
Die gleiche Technik kann dazu Verwendung finden, verschiede­ ne Halbleiterchips auf einem gemeinsamen Substrat elektrisch voneinander zu trennen. Wie im Falle eines einzigen Chips, wird eine Unterbrechung in einem Leiter hergestellt, der zu einem Schaltungsbereich führt, der später möglicherweise abgetrennt werden soll. In der Lücke zwischen den betreffen­ den Leiterabschnitten wird durch herkömmliches Wärmeauf­ dampfen ein Silberfilm von mehreren 100 Å abgeschieden. Danach bringt man auf den Silberfilm mit einem gleichfalls herkömmlichen Vakuumabscheideverfahren, beispielsweise Sprühen, einen Germanium-Selen-Film von mehreren 1000 Å Dicke auf, der aus etwa einem Teil Germanium und zwei Teilen Selen besteht. Wiederum dient der Silberfilm dazu, die Leiterabschnitte zu beiden Seiten der Lücke elektrisch miteinander zu verbinden. Wird jedoch der betreffende Be­ reich mit einem fokussierten Strahl bestrahlt oder aber, etwa mittels eines fokussierten Strahls oder in einem Ofen, erhitzt, so diffundieren die Silberatome in den Germanium- Selen-Film, und die Leitungsverbindung wird unterbrochen.
Beispiel 3 :
Eine weitere vorteilhafte Möglichkeit besteht darin, die Erfindung für die Herstellung von nicht miteinander in Verbindung stehenden Leitern durch Elektroplattieren anzu­ wenden. Bekanntlich erfordert das Elektroplattieren im Gegensatz zu einem rein chemischen Plattieren das Anlegen einer elektrischen Spannung. Aufgrund dessen konnten unter­ brochene elektrische Leiter bislang nur in einem rein chemi­ schen Plattierverfahren erzeugt werden, während jedoch das Elektroplattierverfahren eine viel raschere und präzisere Abscheidung auch bei sehr feinen Strukturen ermöglicht und dazu noch bessere elektrische Eigenschaften des abgeschie­ denen Metalls ergibt.
Die Erfindung erlaubt es nun, auch ein unterbrochenes metal­ lisches Muster durch Elektroplattieren zu erzeugen. Dazu wird auf dem betreffenden Substrat mittels herkömmlicher Vakuumabscheidetechnik und photolithographischer Prozesse eine Plattierungsgrundierung erzeugt. In dem Bereich, wo das Metallmuster Unterbrechungen aufweisen soll, wird die Grundierung entweder fortgelassen oder anschließend ent­ fernt. In die so entstandenen Lücken wird ein Verbundfilm wie oben beschrieben eingebracht, der beispielsweise aus einer Schicht Gold von 50 Å, einer Schicht Silber von 400 Å und einer Schicht Silberchlorid von 2000 Å besteht. Dann wird der betreffende Bereich mit einer Isolierschicht bei­ spielsweise aus Siliziumdioxid oder Polyamid bedeckt. Sodann wird das so behandelte Substrat in ein Elektroplattierbad gegeben und damit auf der Plattierungsgrundierung ein Metall­ film niedergeschlagen. Hat dieser Metallfilm die gewünschte Dicke erreicht, so wird das Substrat aus dem Bad entnommen und getrocknet und sodann in einem Ofen 60 min lang auf etwa 250°C erhitzt, um das Metall (Au, Ag) in das Dielektrikum (Agl) hineindiffundieren zu lassen und so die vorausgehend gebildeten Leiterbereiche, die zunächst durch den Verbund­ film elektrisch miteinander verbunden waren, voneinander zu trennen. Statt dessen kann auch ein Laser dazu verwendet werden, den unter dem Isolierfilm (Siliziumdioxid oder Polyamid) liegenden Verbundfilm lokal zu bestrahlen und damit nichtleitend zu machen. Infolgedessen wird ein Teil des elektroplattierten Metallmusters von dem restlichen Muster elektrisch getrennt. Durch Aufbringen von Verbund­ filmen in gewünschten Bereichen kann so jedes beliebige unterbrochene Metallmuster durch Elektroplattieren erzeugt werden.
Diese Vorgehensweise wird durch die Fig. 2 bis 5 illu­ striert. Es sei dabei angenommen, daß auf einem Substrat 28 durch Elektroplattieren ein Metallmuster mit zwei diskreten, durch eine Lücke 34 voneinander getrennten Bereichen 30 und 32 erzeugt werden soll. Dazu wird gemäß Fig. 2 auf das Substrat 28 innerhalb der Bereich 30 und 32 zunächst eine Plattierungsgrundierung mit den Bereichen 36 und 38 aufgebracht. Dies kann durch herkömmliche Vakuum-Ablagerungs­ techniken erfolgen, wobei die Grundierung eine Dicke von etwa 1000 Å erhält. Das die Grundierung bildende Metall kann Kupfer, Chrom, Gold oder irgendein sonstiges Metall oder eine Legierung enthalten, das bzw. die mit dem zu plattierenden Material verträglich ist. In gleicher Weise werden zwischen den Grundierungsbereichen 36 und 38 sowie anschließend an den Grundierungsbereich 38 auch noch weitere Grundierungsbereiche, 40 und 42, gebildet, deren Funktion anschließend noch beschrieben wird. Diese einzelnen Grundie­ rungsbereiche sind voneinander getrennt, und in den Lücken werden Bereiche 44, 46 und 48 des vorausgehend beschriebenen Verbundfilms aufgebracht, um die einzelnen Grundierungs­ bereiche elektrisch miteinander zu verbinden.
Sodann wird nach Fig. 3 auf die gesamte in Fig. 2 gezeigte Struktur eine isolierende Abdeckschicht 50 aufgetragen, die, vergleichbar der vorausgehend beschriebenen Schicht 20, aus einem organischen oder anorganischen dielektrischen Material bestehen kann. In dieser Schicht werden die zu plattierenden Bereiche 30 und 32 ausgespart, so daß dort die Plattierungsgrundierung zutage tritt. Sodann wird der Bereich 42 der Plattierungsgrundierung, vorzugsweise am Band des Substrats 28, mit einer Stromquelle verbunden und das Substrat in ein Plattierungsbad eingebracht. Dort kann nun ein Strom von dem Grundierungsbereich 42 über den Verbundfilmbereich 48, den Grundierungsbereich 38, den Verbundfilmbereich 46, den Plattierungsbereich 40, den Verbundfilmbereich 44 und den Plattierungsbereich 36 fließen. Da das Plattierungsbad jedoch nur zu den Grundie­ rungsbereichen 36 und 38 Zutritt hat, findet nur dort eine Plattierung statt. Der Plattierungsvorgang erfolgt so lange, bis die Plattierung 52 und 54 in den Bereichen 30 und 32 gemäß Fig. 4 und 5 eine gewünschte Dicke erreicht hat. Dann entnimmt man das Substrat aus dem Plattierungsbad und macht die Verbundfilmbereiche 44, 46 und 48 durch photo­ lytische oder thermische Aktivierung nichtleitend.
Zur Erzielung einer solchen Plattierung wäre es auch mög­ lich, zwischen den Bereichen 30 und 32 einen einzigen, durchgehenden Verbundfilmbereich zu verwenden, jedoch hat die Verwendung zweier separater Verbundfilmbereiche wie der Bereiche 44 und 46 in Verbindung mit einem dazwischenlie­ genden Grundierungsbereich 40 den Vorteil, daß auch dann noch eine elektrische Unterbrechung geschaffen werden kann, wenn es in einem der beiden Verbundfilmbereiche mißlingt, eine solche Unterbrechung herbeizuführen. Zudem ist der elektrische Widerstand der Grundierung geringer als der­ jenige des Verbundfilms. So also ergibt eine Kombination aus Grundierungs- und Verbundfilmbereichen zwischen den zu plattierenden Bereichen 30 und 32 eine elektrische Verbin­ dung geringeren Widerstandes, insbesondere wenn der Zwischen­ raum groß ist, und zudem noch eine größere Sicherheit für die elektrische Trennbarkeit der plattierten Bereiche.

Claims (47)

1. Verfahren zum Unterbrechen elektrischer Leiter auf einem Substrat, dadurch gekennzeichnet,
daß zwischen voneinander räumlich getrennten Abschnitten (12, 14) der zu unterbrechenden Leiter ein elektrisch leiten­ der Film (16) auf das Substrat (10) aufgebracht wird, der die Leiterabschnitte elektrisch miteinander verbindet,
daß an den elektrisch leitenden Film (16) angrenzend ein isolierender Film (18) aus einem Material aufgebracht wird, welches bei Aktivierung in der Lage ist, den elektrisch leitenden Film zu absorbieren, und
daß der so gebildete Verbundfilm (16-18) aktiviert wird derart, daß der isolierende Film (18) die Atome des elek­ trisch leitenden Films (16) absorbiert.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß man als elektrisch leitenden Film einen Metallfilm (16) verwendet.
3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß man als Metallfilm (16) einen Silber­ film verwendet.
4. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß man als Metallfilm (16) einen Bleifilm verwendet.
5. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß man als Metallfilm (16) einen solchen aus Kupfer verwendet.
6. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß man als Metallfilm einen solchen aus zwei oder mehr der Metalle Silber, Blei und Kupfer, ggf. in Verbindung mit weiteren Metallen, verwendet.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß man als isolierenden Film (18) einen Silberhalogenidfilm verwendet.
8. Verfahren nach Anspruch 7, dadurch gekenn­ zeichnet, daß man als Silberhalogenidfilm einen Silberchlorid-, Silberbromid- oder Silberjodidfilm verwendet.
9. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß man als isolierenden Film (18) einen Bleihalogenidfilm verwendet.
10. Verfahren nach Anspruch 9, dadurch gekenn­ zeichnet, daß man als Bleihalogenidfilm einen Blei­ chlorid-, Bleibromid- oder Bleÿodidfilm verwendet.
11. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, daß man als isolierenden Film (18) einen Chalcogenidfilm verwendet.
12. Verfahren nach Anspruch 11, dadurch gekenn­ zeichnet, daß man als Chalcogenidfilm einen solchen aus GeSe2 oder As2S3 verwendet.
13. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß man als isolierenden Film (18) einen Silber-, Blei- oder Kupferhalogenidfilm oder einen solchen aus einer Kombination solcher Metallhalogenide verwendet.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man als Substrat (10) einen Halbleiterchip verwendet.
15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß man als Substrat (10) einen Dünnfilm-Verbindungsmodul oder dergl. verwendet, der z.B. mehrere gewünschtenfalls elektrisch voneinander zu trennende Halbleiterchips trägt.
16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß über dem Verbund­ film (16-18) eine weitere Schicht (20) aufgebracht wird.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Verbundfilm (16-18) thermisch aktiviert wird.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß der Verbundfilm (16-18) photolytisch aktiviert wird.
19. Verfahren nach Anspruch 17 oder 18, dadurch ge­ kennzeichnet, daß die Aktivierung des Verbund­ films (16-18) lokal, mittels fokussierter Strahlung, erfolgt.
20. Verfahren nach Anspruch 19, dadurch gekenn­ zeichnet, daß die Bestrahlung mittels eines Laser­ strahls erfolgt.
21. Verfahren nach Anspruch 20, dadurch gekenn­ zeichnet, daß als Laser ein Helium-Neon-Laser verwen­ det wird.
22. Verfahren nach Anspruch 20, dadurch gekenn­ zeichnet, daß als Laser ein Argon-Laser verwendet wird.
23. Verfahren nach Anspruch 17, dadurch gekenn­ zeichnet, daß die Aktivierung durch Erhitzen des Substrats (10) in einem Ofen erfolgt.
24. Substrat mit einer Mehrzahl darauf vorgesehener, zumin­ dest teilweise elektrisch miteinander verbundener Leiterab­ schnitte und Mitteln zum Voneinandertrennen solcher Leiter­ abschnitte, dadurch gekennzeichnet, daß die Mittel zum Trennen zwischen den betreffenden Leiterabschnit­ ten (12, 14) einen Verbundfilm aus einem diese Leiterab­ schnitte elektrisch miteinander verbindenden Metallfilm (16) und einem an diesen Metallfilm (16) angrenzenden isolieren­ den Film (18) aufweisen, der durch die Zuführung von Energie in der Weise aktivierbar ist, daß der Metallfilm (16) von dem isolierenden Film (18) absorbiert wird.
25. Substrat nach Anspruch 24, dadurch gekenn­ zeichnet, daß der Metallfilm (16) auf das Substrat (10) und der isolierende Film (18) auf den Metallfilm (16) aufgebracht ist.
26. Substrat nach Anspruch 24 oder 25, dadurch gekenn­ zeichnet, daß der Metallfilm (16) eine Dicke von 150 bis 1000 Å hat.
27. Substrat nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, daß der Metallfilm (16) ein Silberfilm ist.
28. Substrat nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, daß der Metallfilm (16) ein Bleifilm ist.
29. Substrat nach Anspruch 27, dadurch gekenn­ zeichnet, daß der isolierende Film (18) ein Chalco­ genid-Film ist.
30. Substrat nach Anspruch 29, dadurch gekenn­ zeichnet, daß der Chalcogenidfilm ein solcher aus GeSe2 ist.
31. Substrat nach Anspruch 29, dadurch gekenn­ zeichnet, daß der Chalcogenidfilm ein solcher aus As2S3 ist.
32. Substrat nach einem der Ansprüche 24 bis 28, dadurch gekennzeichnet, daß der isolierende Film (18) ein Halogenidfilm ist.
33. Substrat nach Anspruch 32, dadurch gekenn­ zeichnet, daß der Halogenidfilm eine Dicke von 300 bis 5000 Å hat.
34. Substrat nach Anspruch 32 oder 33, dadurch gekenn­ zeichnet, daß der Halogenidfilm ein Silberhalogenid­ film, vorzugsweise ein Silberchlorid-, Silberbromid- oder Silberjodidfilm, ist.
35. Substrat nach Anspruch 32 oder 33, dadurch gekenn­ zeichnet, daß der isolierende Film (18) ein Blei­ halogenidfilm, vorzugsweise ein Bleichlorid-, Bleibromid­ oder Bleÿodidfilm, ist.
36. Substrat nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, daß der Metallfilm (16) aus Silber, Blei, Kupfer oder einer Kombination hiervon besteht.
37. Substrat nach Anspruch 36, dadurch gekenn­ zeichnet, daß der isolierende Film (18) aus Silber-, Blei- oder Kupferhalogenid oder einer Kombination solcher Metallhalogenide besteht.
38. Substrat nach einem der Ansprüche 24 bis 37, dadurch gekennzeichnet, daß es aus einem Halbleiter­ chip besteht.
39. Substrat nach einem der Ansprüche 24 bis 37, dadurch gekennzeichnet, daß es in Dünnfilmtechnik hergestellte Leiterbahnen aufweist, die z.B. mehrere ge­ wünschtenfalls elektrisch voneinander zu trennende Halb­ leiterchips verbinden.
40. Substrat nach einem der Ansprüche 24 bis 39, dadurch gekennzeichnet, daß der Verbundfilm (16-18) zwischen weiteren Schichten (10, 20) angeordnet ist.
41. Substrat nach einem der Ansprüche 24 bis 40, dadurch gekennzeichnet, daß der Verbundfilm (16-18) photolytisch aktivierbar ist.
42. Substrat nach einem der Ansprüche 24 bis 41, dadurch gekennzeichnet, daß der Verbundfilm (16-18) thermisch aktivierbar ist.
43. Substrat nach Anspruch 41 oder 42, dadurch gekenn­ zeichnet, daß die Aktivierung durch einen fokussier­ ten Laserstrahl, insbesondere eines Helium-Neon-Lasers oder eines Argon-Lasers, erzielbar ist.
44. Substrat nach Anspruch 43, dadurch gekenn­ zeichnet, daß der Verbundfilm (16-18) auf den Laser­ strahl unter der Oberfläche des Substrats bzw. unter einer Deckschicht (20) anzusprechen vermag.
45. Substrat nach Anspruch 42, dadurch gekenn­ zeichnet, daß der Verbundfilm auf Wärmeenergie im Temperaturbereich von 250 bis 500 °C anzusprechen ver­ mag.
46. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 23 zur Herstellung eines unterbrochenen metallischen Musters (52, 54) auf einem Substrat (28) durch Elektroplattieren, dadurch gekennzeichnet,
daß auf das Substrat (28) eine Plattierungsgrundierung als diskontinuierliches Muster aufgebracht wird,
daß die einzelnen Bereiche (36-42) der Plattierungsgrun­ dierung durch einen dünnen Metallfilm elektrisch miteinan­ der verbunden werden,
daß auf den Metallfilm ein isolierender Film aufgebracht wird, der mit dem Metallfilm einen Verbundfilm (Bereiche 44-48) bildet und bei Aktivierung des Verbundfilms in der Lage ist, den Metallfilm zu absorbieren,
daß das so behandelte Substrat in ein Elektroplattierungsbad gegeben und dort in den vorbestimmten Musterbereichen (30, 32) mit dem gewünschten Metall elektroplattiert wird, und daß dann der Verbundfilm (44-48) aktiviert wird, um die einzelnen bislang durch den Metallfilm elektrisch miteinan­ der verbundenen Bereiche (50-52) des metallischen Musters voneinander zu trennen.
47. Verfahren nach Anspruch 46, dadurch gekenn­ zeichnet, daß auf das mit der Plattierungsgrundie­ rung (36-42) und dem Verbundfilm (44-48) versehene Substrat (28) vor dem Einbringen in das Plattierungsbad in den nicht zu plattierenden Bereichen eine isolierende Abdeckschicht (50) aufgebracht wird.
DE19863641375 1985-12-11 1986-12-04 Verfahren zum unterbrechen elektrischer leiter auf einem substrat, dafuer geeignetes substrat sowie eine anwendung des verfahrens Granted DE3641375A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/807,676 US4661214A (en) 1985-12-11 1985-12-11 Method and apparatus for electrically disconnecting conductors

Publications (2)

Publication Number Publication Date
DE3641375A1 true DE3641375A1 (de) 1987-06-19
DE3641375C2 DE3641375C2 (de) 1990-10-04

Family

ID=25196929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863641375 Granted DE3641375A1 (de) 1985-12-11 1986-12-04 Verfahren zum unterbrechen elektrischer leiter auf einem substrat, dafuer geeignetes substrat sowie eine anwendung des verfahrens

Country Status (3)

Country Link
US (1) US4661214A (de)
JP (1) JPS62144341A (de)
DE (1) DE3641375A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124238A (en) * 1988-09-06 1992-06-23 The Boeing Company Fabrication of microelectronics using photosensitive polyimides
US5122440A (en) * 1988-09-06 1992-06-16 Chien Chung Ping Ultraviolet curing of photosensitive polyimides
US4974048A (en) * 1989-03-10 1990-11-27 The Boeing Company Integrated circuit having reroutable conductive paths
JPH0383398A (ja) * 1989-08-26 1991-04-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US5112448A (en) * 1989-11-28 1992-05-12 The Boeing Company Self-aligned process for fabrication of interconnect structures in semiconductor applications
US5102506A (en) * 1991-04-10 1992-04-07 The Boeing Company Zinc-based microfuse
GB2260219B (en) * 1991-10-01 1995-08-30 Northern Telecom Ltd Improvements in integrated circuits
US5963825A (en) * 1992-08-26 1999-10-05 Hyundai Electronics America Method of fabrication of semiconductor fuse with polysilicon plate
JPH07211715A (ja) * 1994-01-20 1995-08-11 Toshiba Corp 半導体装置の製造方法
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801366A (en) * 1971-02-16 1974-04-02 J Lemelson Method of making an electrical circuit
US4318978A (en) * 1976-11-05 1982-03-09 Corning Glass Works Photosensitive film and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801366A (en) * 1971-02-16 1974-04-02 J Lemelson Method of making an electrical circuit
US4318978A (en) * 1976-11-05 1982-03-09 Corning Glass Works Photosensitive film and methods

Also Published As

Publication number Publication date
JPS62144341A (ja) 1987-06-27
DE3641375C2 (de) 1990-10-04
US4661214A (en) 1987-04-28

Similar Documents

Publication Publication Date Title
DE3641375C2 (de)
DE4229399C2 (de) Verfahren und Vorrichtung zum Herstellen einer Funktionsstruktur eines Halbleiterbauelements
DE3604894C2 (de)
DE69734323T2 (de) Ptc thermistor und verfahren zur herstellung
DE3117950C2 (de)
DE10036900C2 (de) Verfahren zur Kontaktierung einer flexiblen Leiterplatte mit einem Kontaktpartner und Anordnung aus flexibler Leiterplatte und Kontaktpartner
DE3634167C2 (de)
DE3423172A1 (de) Verfahren zur herstellung einer solarbatterie
CH688415A5 (de) Verfahren zum Plattieren von Durchgaengen.
DE4344693A1 (de) Dünnfilmsolarzelle, Dünnfilmsolarzellenanordnung und Verfahren zu deren Herstellung
DE4417245A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE3129344A1 (de) Anordnung von photozellen sowie verfahren zur herstellung derselben
DE3638799C2 (de)
DE3635799C2 (de)
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
EP1680949B1 (de) Verfahren zur Herstellung einer Lötstoppbarriere
EP0017979B1 (de) Elektrisches Netzwerk und Herstellungsverfahren
EP2177302B1 (de) Verfahren zum Abtragen von Schichtmaterial eines Schichtaufbaus mittels Laserstrahlung mit einem Hilfsgrabenschritt und einem Abtragschritt
EP0613769A1 (de) Verfahren zur Herstellung einer heizbaren Verbundglasscheibe mit in der thermoplastischen Zwischenschicht angeordneten Metalldrähten
DE3643898A1 (de) Verfahren zur bildung eines leitfaehigen musters auf einer halbleiteroberflaeche
DE3444769C2 (de)
DE3942472A1 (de) Beschichtungsverfahren
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE1590695A1 (de) Verfahren zur Erzeugung elektrisch leitender Anschluesse in Halbleiterkoerpern und dabei erhaeltliche Halbleitervorrichtungen
DE1952221A1 (de) MIS-Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee