DE3641375C2 - - Google Patents
Info
- Publication number
- DE3641375C2 DE3641375C2 DE3641375A DE3641375A DE3641375C2 DE 3641375 C2 DE3641375 C2 DE 3641375C2 DE 3641375 A DE3641375 A DE 3641375A DE 3641375 A DE3641375 A DE 3641375A DE 3641375 C2 DE3641375 C2 DE 3641375C2
- Authority
- DE
- Germany
- Prior art keywords
- film
- substrate according
- substrate
- silver
- halide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Substrat gemäß Gattungsbegriff des
Anspruchs 1, Verfahren zum Aktivieren des betreffenden
Verbundfilms und Verwendungen des Substrats.
In der neuzeitlichen Halbleiterbauteil-Fertigung ist es häufig
erforderlich, Redundanzen vorzusehen, um den Anfall von Ausschuß
zu verringern, nachdem die Belegungsdichte der betreffenden
Chips oder dergl. ständig zunimmt. Stellt sich ein Teilbereich
eines solchen Halbleiterbauteils als fehlerhaft heraus,
so durchschneidet man gegenwärtig die zu dem fehlerhaften Bereich
führenden Leiter auf der Oberfläche des Chips mit einem
Laserstrahl, um so den fehlerhaften Bereich von dem übrigen,
ordnungsgemäß funktionierenden Bereich zu trennen. Diese Technik
wird Laserabtrag genannt und findet gegenwärtig
allgemein Verwendung bei der Herstellung von umfangreichen
integrierten Schaltungen, wie z.B. 256K-Speicherchips. Sie
ist jedoch eben nur dazu geeignet, Verbindungen auf der Oberfläche
des Bauteils zu unterbrechen, so daß es zur Unterbrechung
darunterliegender Verbindungen einer Zerstörung des
umgebenden Bereiches bedürfte.
Aus der US-PS 38 01 366 ist es bereits bekannt, gewünschtenfalls
Unterbrechungen von Leiterbahnen auf einem Substrat dadurch
herzustellen, daß auf diesem Substrat zwischen dafür vorgesehenen
Leiterabschnitten ein Verbundfilm bestehend aus einem
metallischen Film und einem daran angrenzenden weiteren Film
aufgebracht wird, der in der Lage ist, bei Aktivierung den
Metallfilm in einer Weise zu verändern, daß er praktisch nichtleitend
wird, und dann die Aktivierung durch Erwärmen beispielsweise
mittels gebündelter Bestrahlung seitens eines
Lasers herbeizuführen. Die Aktivierung des Metallfilms geschieht mittels
einer chemischen Reaktion.
Der Erfindung liegt die Aufgabe zugrunde, einen Weg
anzugeben, um ohne chemische Reaktion und
ohne Zerstörung benachbarter Bereiche unter der Oberfläche
eines Chips oder dergl. verlaufende elektrische Leiter
physisch unterbrechen zu können.
Diese Aufgabe ist erfindungsgemäß mit den Merkmalen des
Anspruchs 1 gelöst. Die weiteren Ansprüche geben vorteilhafte
Ausgestaltungsmöglichkeiten des betreffenden Substrats, vorteilhafte
Aktivierungsmöglichkeiten für den darin auftretenden
Verbundfilm sowie schließlich Verwendungen des
Substrats nach der Erfindung an.
In einem bevorzugten Ausführungsbeispiel der Erfindung wird in
einem Leiter, der zu einem später von der übrigen Schaltung
möglicherweise einmal abzutrennenden Schaltungsbereich führt,
eine lückenförmige Unterbrechung hergestellt. In diese Unterbrechung
hinein wird ein beispielsweise 45 nm dicker, aus
Silber bestehender Metallfilm abgelagert derart, daß er die
beiden Leiterabschnitte physisch und elektrisch miteinander
verbindet. Auf den Metallfilm wird ein isolierender oder
dielektrischer Film aufgebracht aus einem Material, das geeignet
ist, wenn der so entstandene Verbundfilm photolytisch oder
thermisch, etwa durch einen fokussierten Strahl oder durch Erhitzen,
aktiviert wird, den Metallfilm zu absorbieren. Ist der
Metallfilm durch den isolierenden Film absorbiert, so ist die
elektrische Verbindung zwischen den beiden Leiterabschnitten
physisch unterbrochen. So also ist es möglich, solange nur der
aus dem Metallfilm und dem isolierenden Film bestehende
Verbundfilm für einen fokussierten Strahl zugänglich ist oder das
betreffende Bauteil in einem Ofen oder dergl. erhitzt werden
kann, die zwischen den betreffenden Leiterabschnitten zunächst
hergestellte elektrische Verbindung vollkommen zu unterbrechen,
ohne daß es dazu eines Abtragungsprozesses bedarf. Dabei kann
diese Unterbrechung auch dann erfolgen, wenn sich die betreffenden
Leiterabschnitte und der dazwischen eingebrachte
Verbundfilm unter der Oberfläche des Bauteils, beispielsweise
unter einer abdeckenden Oxidschicht, befinden.
Nachfolgend werden zwei Ausführungsbeispiele anhand der Zeichnung
genauer beschrieben. Dabei zeigt
Fig. 1 einen perspektivischen Ausschnitt eines Halbleiter
chips, ausgerüstet entsprechend der erfindungsge
mäßen Unterbrechungstechnik,
Fig. 2 bis 4 einen perspektivischen Ausschnitt aus einem
Substrat unter Anwendung erfindungsgemäßer Elektro
plattierungstechnik in verschiedenen Stadien und
Fig. 5 einen Querschnitt in der Ebene der Linie 5-5 von
Fig. 4.
Gemäß Fig. 1 werden, wo immer es irgendwann einmal erwünscht
sein mag, einen Schaltungsbereich von der übrigen Schaltung
elektrisch zu trennen, auf dem betreffenden Substrat 10
Leiterabschnitte 12 und 14 mit einer dazwischenliegenden
Lücke vorgesehen. In dieser Lücke wird, etwa mittels herkömm
licher Vakuumablagerungstechniken, ein dünner Metallfilm 16,
beispielsweise aus Silber, einer Silberlegierung, Kupfer
oder Blei niedergeschlagen. Darauf wird ein Film 18 aus
einem Isoliermaterial abgelagert, das die Eigenschaft hat,
bei Aktivierung etwa durch Bestrahlung oder Erhitzen den
Metallfilm, d.h. das Silber, die Silberlegierung, das Kupfer
oder das Blei, zu absorbieren. Dieser mit dem Metallfilm
16 zunächst einen Verbundfilm bildende Film 18 besteht
vorzugsweise aus einem Silberhalogenid, einem Bleihalogenid
oder einem Chalcogenid, beispielsweise GeSe2 oder As2S3.
Beide Halogenidfilme können mit irgendeinem der Metalle
(Silber, Silberlegierung, Kupfer oder Blei) Verwendung
finden. In Verbindung mit dem Chalcogenidfilm besteht der
Metallfilm vorzugsweise aus Silber. Zu den bevorzugten
Halogenen in dem Silber- bzw. Bleihalogenidfilm gehören
Chlor, Brom und Jod. Auf den Verbundfilm 16-18 kann eine Iso
lierschicht 20 beispielsweise aus einem anorganischen Iso
liermaterial wie etwa Siliziumdioxid, Siliziumnitrid oder
Tantaloxid, oder einem organischen Isoliermaterial, wie etwa
Polymethylmethacrylsäureester (PMMA), Polystyrol oder Poly
imid, aufgebracht werden. Unter normalen Bedingungen, d.h.
ohne Aktivierung, ergibt der Film 16, zwischen den Leiterab
schnitten 12 und 14 eine elektrische Verbindung geringen
Widerstandes. Wird jedoch ein Laserstrahl auf den Film 18
fokussiert oder der Verbundfilm 16-18, beispielsweise in
einem Ofen, erhitzt, so werden die Silberatome des Filmes 16
von dem Film 18 absorbiert, wodurch die elektrische Verbin
dung zwischen den Leiterabschnitten 12 und 14 unterbrochen
wird. Die Aktivierung besteht aus einem photolytisch oder
thermisch ausgelösten Diffusionsprozeß anstatt einem Abtrag
prozeß und kann selbst dann erfolgen, wenn sich der Film 18
unter der Oberfläche des Chips oder dergl. befindet.
Bei photolytischer Auslösung des Diffusionsprozesses braucht
der Verbundfilm nicht erhitzt zu werden, und die Photonen
energie kann beispielsweise einem fokussierten Laserstrahl
entstammen. Dabei ist die Intensität des Laserstrahls nicht
kritisch, da sie nur auf die Geschwindigkeit Einfluß hat,
mit welcher der Diffusionsprozeß abläuft. Indessen ist
die Wellenlänge der Lichtenergie von Bedeutung. Ein rotes
Licht aussendender Helium-Neon-Laser hat sich als gute
Lichtquelle erwiesen, ebenso wie ein grünes Licht aussenden
der Argon-Laser. Ein für die vorliegende Erfindung geeig
neter photolytischer Diffusionsprozeß ist in der US-PS
43 18 978 beschrieben.
Ein Laser kann indessen auch dazu benutzt werden, den Diffu
sionsprozeß thermisch in Gang zu bringen. In diesem Fall
wird der Verbundfilm mit dem Laserstrahl erhitzt. Dabei
ist die Wellenlänge des Laserlichts unwichtig, während
jedoch die Intensität von Bedeutung ist, da die Leistung
ausreichen muß, um den Verbundfilm auf eine Temperatur
in der Größenordnung von 200 bis 500 °C zu bringen.
Die thermische Auslösung des Diffusionsprozessen kann jedoch
auch durch Erhitzen des gesamten Chips bzw. Bauteils etwa
in einem Ofen erfolgen, der beispielsweise auf 250°C auf
geheizt wurde. Diese Vorgehensweise ist insbesondere dann
geeignet, wenn verhältnismäßig große Bereiche des Verbund
filmes erhitzt oder viele Unterbrechungen gleichzeitig
herbeigeführt werden sollen. Sie kann ebenso für die Tren
nung von Schaltungsbereichen auf einem einzigen Chip wie
auch für die Abtrennung ganzer Chips von anderen Chips auf
einem mit einer Mehrzahl Chips bestückten Modul Anwendung
finden.
Nachstehend werden Beispiele für die Anwendung der erfin
dungsgemäßen Technik angegeben:
Sollen beispielsweise einzelne Bereiche eines Halbleiter
chips elektrisch abgetrennt werden, so wird in der Lücke
zwischen den betreffenden Leiterabschnitten ein Silberfilm
von 45 nm abgeschieden. Auf den Silberfilm wird ein Silber
chloridfilm von etwa 150 nm Dicke aufgebracht.
Erweist sich nun der betreffende Schaltungsbereich als
fehlerhaft, so wird der Silberchloridfilm einer Strahlung,
beispielsweise derjenigen eines Helium-Neon-Lasers, ausge
setzt, die eine Wellenlänge von 632,8 nm hat. Damit ist es
möglich, den Silberfilm photolytisch in dem Silberchlorid
film aufzulösen. Der Strahl des Helium-Neon-Lasers wird auf
einen Fleck von etwa 5 µm Durchmesser fokussiert. Die Licht
leistung auf dieser Fläche beträgt etwa 3 mW. Der Laser
strahl wird nun langsam über den Bereich mit dem Silber- und
Silberchloridfilm geführt. Als Folge hiervon nimmt der
Widerstand der Verbindung zwischen den betreffenden Leiter
abschnitten um mindestens 6 Größenordnungen zu, was für alle
praktischen Fälle eine elektrische Unterbrechung bedeutet.
Die gleiche Technik kann dazu Verwendung finden, verschiede
ne Halbleiterchips auf einem gemeinsamen Substrat elektrisch
voneinander zu trennen. Wie im Falle eines einzigen Chips,
wird eine Unterbrechung in einem Leiter hergestellt, der zu
einem Schaltungsbereich führt, der später möglicherweise
abgetrennt werden soll. In der Lücke zwischen den betreffen
den Leiterabschnitten wird durch herkömmliches Wärmeauf
dampfen ein Silberfilm von mehreren 10 nm abgeschieden.
Danach bringt man auf den Silberfilm mit einem gleichfalls
herkömmlichen Vakuumabscheideverfahren, beispielsweise
Sprühen, einen Germanium-Selen-Film von mehreren 100 nm
Dicke auf, der aus etwa einem Teil Germanium und zwei Teilen
Selen besteht. Wiederum dient der Silberfilm dazu, die
Leiterabschnitte zu beiden Seiten der Lücke elektrisch
miteinander zu verbinden. Wird jedoch der betreffende Be
reich mit einem fokussierten Strahl bestrahlt oder aber,
etwa mittels eines fokussierten Strahls oder in einem Ofen,
erhitzt, so diffundieren die Silberatome in den Germanium-
Selen-Film, und die Leitungsverbindung wird unterbrochen.
Eine weitere vorteilhafte Möglichkeit besteht darin, die
Erfindung für die Herstellung von nicht miteinander in
Verbindung stehenden Leitern durch Elektroplattieren anzu
wenden. Bekanntlich erfordert das Elektroplattieren im
Gegensatz zu einem rein chemischen Plattieren das Anlegen
einer elektrischen Spannung. Aufgrund dessen konnten unter
brochene elektrische Leiter bislang nur in einem rein chemi
schen Plattierverfahren erzeugt werden, während jedoch das
Elektroplattierverfahren eine viel raschere und präzisere
Abscheidung auch bei sehr feinen Strukturen ermöglicht und
dazu noch bessere elektrische Eigenschaften des abgeschie
denen Metalls ergibt.
Die Erfindung erlaubt es nun, auch ein unterbrochenes metal
lisches Muster durch Elektroplattieren zu erzeugen. Dazu
wird auf dem betreffenden Substrat mittels herkömmlicher
Vakuumabscheidetechnik und photolithographischer Prozesse
eine Plattierungsgrundierung erzeugt. In dem Bereich, wo
das Metallmuster Unterbrechungen aufweisen soll, wird die
Grundierung entweder fortgelassen oder anschließend ent
fernt. In die so entstandenen Lücken wird ein Verbundfilm
wie oben beschrieben eingebracht, der beispielsweise aus
einer Schicht Gold von 5 nm, einer Schicht Silber von 40 nm
und einer Schicht Silberchlorid von 200 nm besteht. Dann
wird der betreffende Bereich mit einer Isolierschicht bei
spielsweise aus Siliziumdioxid oder Polyamid bedeckt. Sodann
wird das so behandelte Substrat in ein Elektroplattierbad
gegeben und damit auf der Plattierungsgrundierung ein Metallfilm
niedergeschlagen. Hat dieser Metallfilm die gewünschte
Dicke erreicht, so wird das Substrat aus dem Bad entnommen
und getrocknet und sodann in einem Ofen 60 min lang auf etwa
250°C erhitzt, um das Metall (Au, Ag) in das Dielektrikum
(AgCl) hineindiffundieren zu lassen und so die vorausgehend
gebildeten Leiterbereiche, die zunächst durch den Verbundfilm
elektrisch miteinander verbunden waren, voneinander
zu trennen. Statt dessen kann auch ein Laser dazu verwendet
werden, den unter dem Isolierfilm (Siliziumdioxid oder
Polyamid) liegenden Verbundfilm lokal zu bestrahlen und
damit nichtleitend zu machen. Infolgedessen wird ein Teil
des elektroplattierten Metallmusters von dem restlichen
Muster elektrisch getrennt. Durch Aufbringen von Verbund
filmen in gewünschten Bereichen kann so jedes beliebige
unterbrochene Metallmuster durch Elektroplattieren erzeugt
werden.
Diese Vorgehensweise wird durch die Fig. 2 bis 5 illu
striert. Es sei dabei angenommen, daß auf einem Substrat 28
durch Elektroplattieren ein Metallmuster mit zwei diskreten,
durch eine Lücke 34 voneinander getrennten Bereichen 30
und 32 erzeugt werden soll. Dazu wird gemäß Fig. 2 auf
das Substrat 28 innerhalb der Bereich 30 und 32 zunächst
eine Plattierungsgrundierung mit den Bereichen 36 und 38
aufgebracht. Dies kann durch herkömmliche Vakuum-Ablagerungs
techniken erfolgen, wobei die Grundierung eine Dicke von
etwa 100 nm erhält. Das die Grundierung bildende Metall
kann Kupfer, Chrom, Gold oder irgendein sonstiges Metall
oder eine Legierung enthalten, das bzw. die mit dem zu
plattierenden Material verträglich ist. In gleicher Weise
werden zwischen den Grundierungsbereichen 36 und 38 sowie
anschließend an den Grundierungsbereich 38 auch noch weitere
Grundierungsbereiche, 40 und 42, gebildet, deren Funktion
anschließend noch beschrieben wird. Diese einzelnen Grundie
rungsbereiche sind voneinander getrennt, und in den Lücken
werden Bereiche 44, 46 und 48 des vorausgehend beschriebenen
Verbundfilms aufgebracht, um die einzelnen Grundierungs
bereiche elektrisch miteinander zu verbinden.
Sodann wird nach Fig. 3 auf die gesamte in Fig. 2 gezeigte
Struktur eine isolierende Abdeckschicht 50 aufgetragen, die,
vergleichbar der vorausgehend beschriebenen Schicht 20,
aus einem organischen oder anorganischen dielektrischen
Material bestehen kann. In dieser Schicht werden die zu
plattierenden Bereiche 30 und 32 ausgespart, so daß dort
die Plattierungsgrundierung zutage tritt. Sodann wird der
Bereich 42 der Plattierungsgrundierung, vorzugsweise am
Band des Substrats 28, mit einer Stromquelle verbunden
und das Substrat in ein Plattierungsbad eingebracht. Dort
kann nun ein Strom von dem Grundierungsbereich 42 über
den Verbundfilmbereich 48, den Grundierungsbereich 38,
den Verbundfilmbereich 46, den Plattierungsbereich 40,
den Verbundfilmbereich 44 und den Plattierungsbereich 36
fließen. Da das Plattierungsbad jedoch nur zu den Grundie
rungsbereichen 36 und 38 Zutritt hat, findet nur dort eine
Plattierung statt. Der Plattierungsvorgang erfolgt so lange,
bis die Plattierung 52 und 54 in den Bereichen 30 und 32
gemäß Fig. 4 und 5 eine gewünschte Dicke erreicht hat.
Dann entnimmt man das Substrat aus dem Plattierungsbad
und macht die Verbundfilmbereiche 44, 46 und 48 durch photo
lytische oder thermische Aktivierung nichtleitend.
Zur Erzielung einer solchen Plattierung wäre es auch mög
lich, zwischen den Bereichen 30 und 32 einen einzigen,
durchgehenden Verbundfilmbereich zu verwenden, jedoch hat
die Verwendung zweier separater Verbundfilmbereiche wie der
Bereiche 44 und 46 in Verbindung mit einem dazwischenlie
genden Grundierungsbereich 40 den Vorteil, daß auch dann
noch eine elektrische Unterbrechung geschaffen werden kann,
wenn es in einem der beiden Verbundfilmbereiche mißlingt,
eine solche Unterbrechung herbeizuführen. Zudem ist der
elektrische Widerstand der Grundierung geringer als der
jenige des Verbundfilms. So also ergibt eine Kombination aus
Grundierungs- und Verbundfilmbereichen zwischen den zu
plattierenden Bereichen 30 und 32 eine elektrische Verbindung
geringeren Widerstandes, insbesondere wenn der Zwischen
raum groß ist, und zudem noch eine größere Sicherheit für
die elektrische Trennbarkeit der plattierten Bereiche.
Claims (23)
1.Substrat mit mindestens zwei auf dem Substrat vorgesehenen
Leiterabschnitten und mit einem Verbundfilm, der aus einem die
Leiterabschnitte elektrisch miteinander verbindenden Metallfilm
und einem an diesen Metallfilm angrenzenden weiteren Film besteht
und zum Unterbrechen der elektrisch leitenden Verbindung
zwischen den Leiterabschnitten durch Energiezufuhr aktivierbar
ist, dadurch gekennzeichnet, daß der weitere Film ein isolierender
Film (18) ist, in den die Atome des Metallfilms (16) bei
der Aktivierung hineinzudiffundieren vermögen, wodurch die
elektrisch leitende Verbindung zwischen den Leiterabschnitten
(12, 14) unterbrochen wird.
2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß der
Metallfilm (16) auf das Substrat (10) und der isolierende Film
(18) auf den Metallfilm aufgebracht ist.
3. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der Metallfilm (16) eine Dicke von 15 bis 100 nm hat.
4. Substrat nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Metallfilm (16) aus Silber, Blei, Kupfer
oder einer Kombination hiervon besteht.
5. Substrat nach Anspruch 4, bei dem der Metallfilm (16) ein
Silberfilm ist, dadurch gekennzeichnet, daß der isolierende
Film (18) ein Chalcogenid-Film ist.
6. Substrat nach Anspruch 2, dadurch gekennzeichnet, daß der
Chalcogenid-Film ein solcher aus GeSe₂ ist.
7. Substrat nach Anspruch 5, dadurch gekennzeichnet, daß der
Chalcogenid-Film ein solcher aus As₂S₃ ist.
8. Substrat nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß der isolierende Film (18) ein Halogenidfilm ist.
9. Substrat nach Anspruch 8, dadurch gekennzeichnet, daß der
Halogenidfilm eine Dicke von 30 bis 500 nm hat.
10. Substrat nach Anspruch 8 oder 9, dadurch gekennzeichnet,
daß der Halogenidfilm ein Silberhalogenidfilm, vorzugsweise ein
Silberchlorid-, Silberbromid- oder Silberjodidfilm, ist.
11. Substrat nach Anspruch 8 oder 9, dadurch gekennzeichnet,
daß der Halogenidfilm ein Bleihalogenidfilm, vorzugsweise ein
Bleichlorid-, Bleibromid- oder Bleÿodidfilm, ist.
12. Substrat nach Anspruch 8 oder 9, dadurch gekennzeichnet,
daß der Halogenidfilm als Silber-, Blei- oder Kupferhalogenid
oder einer Kombination solcher Metallhalogenide besteht.
13. Substrat nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß über dem Verbundfilm (16, 18) eine weitere
Schicht (20) angeordnet ist.
14. Substrat nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Verbundfilm (16, 18) aus einer photolytisch
aktivierbaren Materialkombination besteht.
15. Substrat nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der Verbundfilm (16, 18) aus einer thermisch
aktivierbaren Materialkombination besteht.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die
Materialkombination des Verbundfilms (16, 18) auf Wärmeenergie
im Temperaturbereich von 250 bis 500°C anzusprechen vermag.
17. Verfahren zum Aktivieren des Verbundfilms (16, 18) bei dem
Substrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß man zur lokalen Aktivierung des Verbundfilms
eine fokussierte Strahlung verwendet.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß man
als fokussierte Strahlung diejenige eines Lasers verwendet.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß man
als Laser ein Helium-Neon-Laser verwendet.
20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß man
als Laser einen Argon-Laser verwendet.
21. Verfahren zum Aktivieren des Verbundfilms (16, 18) bei dem
Substrat nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß
man das Substrat (10) in einem Ofen erhitzt.
22. Verwendung des Substrats nach einem der Ansprüche 1 bis 16,
in einem Halbleiterchip.
23. Verwendung des Substrats nach einem der Ansprüche 1 bis 16,
zur Herstellung eines unterbrochenen metallischen Musters mittels
Elektroplattierens, dadurch gekennzeichnet, daß die Leiterabschnitte
(36-42) die Plattierungsgrundierung bilden und
daß der Verbundfilm (Bereiche 44-48) nach der Elektroplattierung
aktiviert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/807,676 US4661214A (en) | 1985-12-11 | 1985-12-11 | Method and apparatus for electrically disconnecting conductors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3641375A1 DE3641375A1 (de) | 1987-06-19 |
DE3641375C2 true DE3641375C2 (de) | 1990-10-04 |
Family
ID=25196929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863641375 Granted DE3641375A1 (de) | 1985-12-11 | 1986-12-04 | Verfahren zum unterbrechen elektrischer leiter auf einem substrat, dafuer geeignetes substrat sowie eine anwendung des verfahrens |
Country Status (3)
Country | Link |
---|---|
US (1) | US4661214A (de) |
JP (1) | JPS62144341A (de) |
DE (1) | DE3641375A1 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5122440A (en) * | 1988-09-06 | 1992-06-16 | Chien Chung Ping | Ultraviolet curing of photosensitive polyimides |
US5124238A (en) * | 1988-09-06 | 1992-06-23 | The Boeing Company | Fabrication of microelectronics using photosensitive polyimides |
US4974048A (en) * | 1989-03-10 | 1990-11-27 | The Boeing Company | Integrated circuit having reroutable conductive paths |
JPH0383398A (ja) * | 1989-08-26 | 1991-04-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US5112448A (en) * | 1989-11-28 | 1992-05-12 | The Boeing Company | Self-aligned process for fabrication of interconnect structures in semiconductor applications |
US5102506A (en) * | 1991-04-10 | 1992-04-07 | The Boeing Company | Zinc-based microfuse |
GB2260219B (en) * | 1991-10-01 | 1995-08-30 | Northern Telecom Ltd | Improvements in integrated circuits |
US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
JPH07211715A (ja) * | 1994-01-20 | 1995-08-11 | Toshiba Corp | 半導体装置の製造方法 |
US6734455B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
TWM362572U (en) * | 2009-04-13 | 2009-08-01 | Phytrex Technology Corp | Signal convertor |
US20140097003A1 (en) * | 2012-10-05 | 2014-04-10 | Tyco Electronics Amp Gmbh | Electrical components and methods and systems of manufacturing electrical components |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3801366A (en) * | 1971-02-16 | 1974-04-02 | J Lemelson | Method of making an electrical circuit |
US4318978A (en) * | 1976-11-05 | 1982-03-09 | Corning Glass Works | Photosensitive film and methods |
-
1985
- 1985-12-11 US US06/807,676 patent/US4661214A/en not_active Expired - Fee Related
-
1986
- 1986-12-04 DE DE19863641375 patent/DE3641375A1/de active Granted
- 1986-12-11 JP JP61295699A patent/JPS62144341A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3641375A1 (de) | 1987-06-19 |
US4661214A (en) | 1987-04-28 |
JPS62144341A (ja) | 1987-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69125333T2 (de) | Herstellen von Metallmustern auf einem Substrat | |
DE3641375C2 (de) | ||
DE3686195T2 (de) | Zusammenschaltung von solarzellen mittels unterbrochener leitender bereiche. | |
DE4229399C2 (de) | Verfahren und Vorrichtung zum Herstellen einer Funktionsstruktur eines Halbleiterbauelements | |
EP1778477B1 (de) | Element mit einer vielzahl von leuchtdioden | |
DE3117950C2 (de) | ||
EP0018499B1 (de) | Verfahren zum selektiven Plattieren der Oberfläche eines Werkstücks | |
DE68914939T2 (de) | Verfahren zum Untereinanderverbinden von elektrischen Dünnschichtkreisen. | |
DE3634167C2 (de) | ||
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE3604894A1 (de) | Integrierte solarzellen und verfahren zu ihrer herstellung | |
US4898648A (en) | Method for providing a strengthened conductive circuit pattern | |
DE68918955T2 (de) | Trimmverfahren mit Hilfe eines Laserstrahls. | |
DE69533537T2 (de) | Schmelzstruktur für eine integrierte Schaltungsanordnung | |
DE10125570A1 (de) | Verfahren zum Verbinden von Leiterbahnen mit Kunststoffoberflächen | |
EP1680949B1 (de) | Verfahren zur Herstellung einer Lötstoppbarriere | |
DE3638799C2 (de) | ||
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
EP2177302B1 (de) | Verfahren zum Abtragen von Schichtmaterial eines Schichtaufbaus mittels Laserstrahlung mit einem Hilfsgrabenschritt und einem Abtragschritt | |
EP0613769A1 (de) | Verfahren zur Herstellung einer heizbaren Verbundglasscheibe mit in der thermoplastischen Zwischenschicht angeordneten Metalldrähten | |
DE3643898A1 (de) | Verfahren zur bildung eines leitfaehigen musters auf einer halbleiteroberflaeche | |
DE1590695A1 (de) | Verfahren zur Erzeugung elektrisch leitender Anschluesse in Halbleiterkoerpern und dabei erhaeltliche Halbleitervorrichtungen | |
DE3444769C2 (de) | ||
DE3223619A1 (de) | Halbleiteranordnung | |
DE19622971A1 (de) | Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |