JPH07211715A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07211715A
JPH07211715A JP6004735A JP473594A JPH07211715A JP H07211715 A JPH07211715 A JP H07211715A JP 6004735 A JP6004735 A JP 6004735A JP 473594 A JP473594 A JP 473594A JP H07211715 A JPH07211715 A JP H07211715A
Authority
JP
Japan
Prior art keywords
wiring
silver
silver bromide
bromide emulsion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6004735A
Other languages
English (en)
Inventor
Kazuyuki Yahiro
和之 八尋
Shuji Itonaga
修司 糸永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6004735A priority Critical patent/JPH07211715A/ja
Priority to US08/449,674 priority patent/US5661078A/en
Publication of JPH07211715A publication Critical patent/JPH07211715A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】本発明は、金属配線を有する半導体装置の製造
方法において、より低抵抗で、ヴィアホールの形成にも
適した配線を、容易に、かつ安価に形成できるようにす
ることを最も主要な特徴とする。 【構成】たとえば、Ｓｉ基板１１上に設けられ、拡散層
１２につながるホール１４が開孔されたＳｉＯ2 膜１３
の上に、臭化銀乳剤１５をスピンコート法により塗布す
る。そして、その臭化銀乳剤１５にマスク１６を介して
光１７を照射し、光１７の照射により露光された部分の
臭化銀乳剤１５を銀配線として残す。こうして、所定の
配線パターンにしたがって銀配線を形成することで、Ｓ
ｉ基板１１表面の配線とこの配線および上記拡散層１２
間を接続するヴィアホールとを一体的に形成してなる金
属配線１８を形成する構成となっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば金属配線を
有する半導体装置の製造方法に関するもので、特に金属
配線の形成などに用いられるものである。
【０００２】
【従来の技術】たとえば、半導体基板上に形成された能
動素子と、その基板の表面に形成された絶縁膜上の金属
配線とをヴィアホールを介して接続してなる半導体装置
は、従来、次のようにして形成されている。
【０００３】図３は、シリコン（Ｓｉ）基板上に形成さ
れた拡散層とシリコン酸化（ＳｉＯ2 ）膜上の金属配線
とを、ヴィアホールを介して接続してなる半導体装置の
製造工程を示すものである。
【０００４】まず、Ｓｉ基板１の表面からの不純物の拡
散などにより拡散層２が形成された後、Ｓｉ基板１上に
ＳｉＯ2 膜３が堆積される（同図（ａ））。そして、そ
のＳｉＯ2 膜３の、上記拡散層２の上部にＰＥＰ（フォ
トリソグラフ）工程およびＲＩＥ（反応性イオンエッチ
ング）技術により、ホール４が開孔される（同図
（ｂ））。
【０００５】続いて、開孔された上記ホール４内に、Ｃ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法によってタングステン（Ｗ）などの金属材料
が埋め込まれ、所定のヴィアホール５が形成される（同
図（ｃ））。
【０００６】この後、スパッタ法によるアルミニウム
（Ａｌ）などの配線材料の堆積により、上記ヴィアホー
ル５を形成したＳｉＯ2 膜３上に配線層６が形成される
（同図（ｄ））。
【０００７】そして、その配線層６を、ＰＥＰ工程およ
びＲＩＥ技術により所定のパターンに加工することで、
上記拡散層２とヴィアホール５を介して接続されてなる
金属配線７が形成される（同図（ｅ））。
【０００８】しかしながら、上記した従来方法の場合、
図４に示すように、ヴィアホール５や金属配線７を形成
するための工程数が多くて複雑であること、ヴィアホー
ル５を形成する金属材料にＷを用いているために配線抵
抗が高く、高アスペクト比のヴィアホールの形成には適
さないという問題があった。このため、より低抵抗で、
ヴィアホールの埋め込みなどにも適した配線を、容易
に、かつ安価に形成できる方法の開発が待たれていた。
【０００９】
【発明が解決しようとする課題】上記したように、従来
においては、より低抵抗で、ヴィアホールの埋め込みな
どにも適した配線を、容易に、かつ安価に形成する方法
がなかった。そこで、この発明は、より低抵抗で、ヴィ
アホールの埋め込みなどにも適した配線を容易に形成で
き、しかも低コストにて実現することが可能な半導体装
置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、半
導体基板の表面に絶縁膜を介して臭化銀乳剤を塗布する
工程と、その臭化銀乳剤を所定のパターンに応じて露光
する工程と、この露光されたパターンにしたがって上記
臭化銀乳剤を加工する工程とからなっている。
【００１１】また、この発明の半導体装置の製造方法に
あっては、半導体基板上に所望の能動素子を形成する工
程と、その能動素子の形成部を含む前記半導体基板上に
絶縁膜を形成する工程と、その絶縁膜の、前記能動素子
の形成部に対応して開孔を形成する工程と、その開孔の
形成された前記絶縁膜上に臭化銀乳剤を塗布する工程
と、その臭化銀乳剤を所定の配線パターンに応じて露光
する工程と、この露光された配線パターンにしたがって
上記臭化銀乳剤を加工することにより、銀配線およびこ
の銀配線と前記能動素子とを接続する接続部を一体的に
形成する工程とからなっている。
【００１２】
【作用】この発明は、上記した手段により、臭化銀の露
光により銀に変わる性質を利用して配線を形成できるよ
うになるため、高速性および省電力性に優れた配線を容
易に形成することが可能となるものである。
【００１３】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる半導体装置の
製造工程を概略的に示すものである。まず、Ｓｉ基板１
１の表面からの不純物の拡散などにより能動素子として
の拡散層１２が形成された後、Ｓｉ基板１１上にＳｉＯ
2 膜１３が堆積される（同図（ａ））。
【００１４】そして、そのＳｉＯ2 膜１３の、上記拡散
層１２の上部にＰＥＰ（フォトリソグラフ）工程および
ＲＩＥ（反応性イオンエッチング）技術により、ホール
１４が開孔される（同図（ｂ））。
【００１５】続いて、ホール１４の開孔された上記Ｓｉ
Ｏ2 膜１３上に残るレジストをアッシングにて除去した
後、たとえばスピンコート法によって上記ＳｉＯ2 膜１
３上に臭化銀乳剤１５が均一の厚さに塗布される（同図
（ｃ））。
【００１６】上記臭化銀乳剤１５は、たとえば粉末状の
臭化銀とゼラチン水溶液とを９対１の割合で混合したも
のであり、ハロゲン化銀乳剤であれば用いることができ
る。この後、上記臭化銀乳剤１５の露光と現像とが行わ
れる（同図（ｄ））。
【００１７】すなわち、上記臭化銀乳剤１５の露光は、
たとえば所定の配線パターンを有するマスク１６を介し
て、上記臭化銀乳剤１５に特定周波数の光（自然光な
ど）１７を照射することによって行われる。
【００１８】上記臭化銀乳剤１５の現像は、たとえばヒ
ドロキノンなどの現像薬を現像液として用いることで行
われる。この現像により、上記臭化銀乳剤１５の光１７
によって露光された部分は、銀（固体状）となって配線
化されて残り、それ以外の部分は除去される。
【００１９】なお、この現像工程の後、露光された以外
の部分を溶かすための定着処理を必要に応じて行うよう
にしても良い。そして、最後に、たとえば６００℃の高
温によりレーザアニール（シンター）処理を行うこと
で、上記拡散層１２と接続するためのヴィアホールが一
体的に形成されてなる金属配線１８が形成される（同図
（ｅ））。
【００２０】上記のレーザアニール処理は、上記Ｓｉ基
板１１上に残った銀を焼結させるためと、上記臭化銀乳
剤１５に用いたゼラチン水溶液、およびこの水溶液中に
含まれる銅（Ｃｕ）などの不純物を除去するために行わ
れる。
【００２１】このように、配線およびヴィアホールの形
成に、低抵抗な銀を用いるようにしているため、高速性
や省電力性に優れた配線を形成することが可能となる。
しかも、臭化銀乳剤１５の塗布によりホール１４内への
銀の埋め込みを行うようにしているため、ホール１４の
深さ方向に対してはＷよりも好適な埋め込みが可能とな
り、高アスペクトのヴィアホールにも容易に対応でき
る。
【００２２】また、配線およびヴィアホールの一体的な
形成が可能となるため、工程の大幅な短縮化と簡素化と
が図れるものである。すなわち、本実施例における方法
の場合、図２に示すように、従来方法において必要とし
ていたホール内へのＷの埋め込み（Ｗ ＣＶＤ）、Ａｌ
膜の堆積、Ａｌ膜のＰＥＰ、Ａｌ膜のＲＩＥなどの各工
程（図４参照）が不要となる、つまり臭化銀のＰＥＰと
レーザアニールの両工程により配線およびヴィアホール
の一体的な形成が可能となる分、工程数を削減でき、ス
ループットを向上できる。
【００２３】また、臭化銀のＰＥＰとレーザアニールの
両工程はともに簡素なため、歩留まりの向上にもつなが
る。上記したように、臭化銀の露光により銀に変わる性
質を利用して配線を形成するようにしている。
【００２４】すなわち、ＳｉＯ2 膜上に臭化銀乳剤を塗
布し、その臭化銀乳剤を露光することで配線を形成する
ようにしている。これにより、低抵抗金属である銀を用
いて配線を形成できるようになるため、高速性および省
電力性に優れた配線を容易に、かつ安価に形成すること
が可能となる。したがって、より低抵抗な配線を、容易
に、しかも低コストにて実現できるものである。
【００２５】また、ホール内へも容易に埋め込むことが
可能なため、高アスペクトのヴィアホールにも容易に対
応でき、より低抵抗で、ヴィアホールの埋め込みなどに
も適した配線とすることができるものである。
【００２６】特に、配線とヴィアホールとを接続してな
る構成の半導体装置においては、配線とヴィアホールと
を一体的に形成できるようになるため、製造工程の大幅
な短縮が可能となるなど、有用である。
【００２７】なお、上記実施例においては、Ｓｉ基板上
の拡散層と配線とをヴィアホールにて接続してなる半導
体装置を例に説明したが、これに限らず、たとえば銀を
用いて電極パッドを形成してなる半導体装置にも適用可
能である。
【００２８】また、同様に、多層配線構造を有する半導
体装置や一枚の基板上に複数の素子を作り込んでなるＭ
ＣＭ（マルチ・チップ・モジュール）などにも適用でき
る。その他、この発明の要旨を変えない範囲において、
種々変形実施可能なことは勿論である。
【００２９】
【発明の効果】以上、詳述したようにこの発明によれ
ば、より低抵抗で、ヴィアホールの埋め込みなどにも適
した配線を容易に形成でき、しかも低コストにて実現す
ることが可能な半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかる半導体装置の製造
工程の概略を示す断面図。
【図２】同じく、半導体装置の製造工程の流れを説明す
るために示すフローチャート。
【図３】従来技術とその問題点を説明するために示す半
導体装置の製造工程ごとの断面図。
【図４】同じく、半導体装置の製造工程の流れを説明す
るために示すフローチャート。
【符号の説明】
１１…Ｓｉ基板、１２…拡散層（能動素子）、１３…Ｓ
ｉＯ2 膜（絶縁膜）、１４…ホール、１５…臭化銀乳
剤、１８…金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面に絶縁膜を介して臭化
    銀乳剤を塗布する工程と、 その臭化銀乳剤を所定のパターンに応じて露光する工程
    と、 この露光されたパターンにしたがって上記臭化銀乳剤を
    加工する工程とからなることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記臭化銀乳剤は、ハロゲン化銀乳剤で
    あることを特徴とする請求項１に記載の半導体装置の製
    造方法。
  3. 【請求項３】 前記工程における臭化銀乳剤の塗布は、
    スピンコート法により均一に行われることを特徴とする
    請求項１に記載の半導体装置の製造方法。
  4. 【請求項４】 前記工程における臭化銀乳剤の加工は、
    レーザアニールにより銀を焼結させて銀配線を形成する
    工程を含むことを特徴とする請求項１に記載の半導体装
    置の製造方法。
  5. 【請求項５】 半導体基板上に所望の能動素子を形成す
    る工程と、 その能動素子の形成部を含む前記半導体基板上に絶縁膜
    を形成する工程と、 その絶縁膜の、前記能動素子の形成部に対応して開孔を
    形成する工程と、 その開孔の形成された前記絶縁膜上に臭化銀乳剤を塗布
    する工程と、 その臭化銀乳剤を所定の配線パターンに応じて露光する
    工程と、 この露光された配線パターンにしたがって上記臭化銀乳
    剤を加工することにより、銀配線およびこの銀配線と前
    記能動素子とを接続する接続部を一体的に形成する工程
    とからなることを特徴とする半導体装置の製造方法。
JP6004735A 1994-01-20 1994-01-20 半導体装置の製造方法 Pending JPH07211715A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6004735A JPH07211715A (ja) 1994-01-20 1994-01-20 半導体装置の製造方法
US08/449,674 US5661078A (en) 1994-01-20 1995-05-24 Method of manufacturing a semiconductor device having a wiring formed by silver bromide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6004735A JPH07211715A (ja) 1994-01-20 1994-01-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07211715A true JPH07211715A (ja) 1995-08-11

Family

ID=11592172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6004735A Pending JPH07211715A (ja) 1994-01-20 1994-01-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5661078A (ja)
JP (1) JPH07211715A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694789A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Manufacturing method of light semiconductor device
US4425196A (en) * 1982-09-03 1984-01-10 Bell Telephone Laboratories, Incorporated Photoelectrochemical plating of silver
US4661214A (en) * 1985-12-11 1987-04-28 Optical Materials, Inc. Method and apparatus for electrically disconnecting conductors
US5301349A (en) * 1988-12-28 1994-04-05 Kabushiki Kaisha Toshiba Single chip computer having ground wire formed immediately parallel a data bus and drivers formed directly under the data bus for high speed data transfer
US5043244A (en) * 1990-09-10 1991-08-27 E. I. Du Pont De Nemours And Company Process for defined etching of substrates
US5384230A (en) * 1992-03-02 1995-01-24 Berg; N. Edward Process for fabricating printed circuit boards

Also Published As

Publication number Publication date
US5661078A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
KR100375908B1 (ko) 건식마이크로리소그래피처리
EP0156999A2 (en) A method of forming a conductive film on an insulating region of a substrate
JP3236266B2 (ja) パターン形成方法
JPH07321298A (ja) 半導体装置製造方法
GB1562877A (en) Manufacture of insulated gate field effect transistors
JPH055174B2 (ja)
JP4169785B2 (ja) 集積回路において小さな構造物を形成するための像反転技術
KR900007690B1 (ko) 우물 자체 정렬 및 이온 이식 마스킹용의 이중층 포로레지스트 처리 방법
US5783459A (en) Method for fabricating a semiconductor device
JPH0729846A (ja) 半導体装置の電極形成方法
JPH07211715A (ja) 半導体装置の製造方法
JP2616460B2 (ja) 半導体装置およびその製造方法
JPH07130751A (ja) アルミ系金属膜のパターニング方法
JPS58194345A (ja) 半導体装置
JPS607736A (ja) 半導体装置の製造方法
JP3116456B2 (ja) 半導体装置の製造方法
KR100204009B1 (ko) 반도체소자 제조방법
JPH0541373A (ja) 半導体装置の製造方法
JP3156389B2 (ja) 半導体装置の製造方法
KR100256312B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2589471B2 (ja) 半導体装置の製造方法
JPH09127705A (ja) パターン形成方法および半導体集積回路装置の製造方法
JPH07283113A (ja) アパーチャ及びその製造方法
JP2000269326A (ja) 半導体装置の製造方法
JPH05142788A (ja) レジストパターンの形成方法