DE3630959A1 - Programmier- und testeinheit fuer speicherprogrammierbare steuerungen - Google Patents

Description

Die Erfindung bezieht sich auf eine Programmier- und Testeinrichtung zur freien Programmänderung und zur Beobachtung des Betriebsverhaltens zyklisch arbeitender Speicherprogrammierbarer Steuerungen mit Hilfe einer Rechneranlage, im wesentlichen bestehend aus einer zweiseitigen Speicheranordnung mit einem Schreib/Lese-Speicher für das Programm der speicherprogrammierbaren Steuerung, je eine Zugriffsschaltung für die Rechneranlage und die Speicherprogrammierbare Steuerung, einer Auffangeinrichtung für Zustände der Speicherprogrammierbaren Steuerung und einer Steuereinrichtung für die Zugriffe.

Handelsübliche Programmier- und Testeinrichtungen (nachfolgend PTE genannt), wie sie in DIN 19239 definiert sind, greifen mit aktiven Signalen in den Programmablauf der Speicherprogrammierbaren Steuerung (nachfolgend SPS genannt) ein; insbesondere halten sie die SPS während des Rechnerzugriffs an. Bei längeren Zugriffen setzen sie ebenfalls durch Hardware, den Programmzähler in den Anfangszustand und die Zwischenvariablen (Merker) und Ausgänge in den Ruhezustand zurück.

Hierfür sind aufwendige und für jede SPS-Typenreihe spezifische Schaltungsanordnungen erforderlich. Die SPS-Anwender benötigen für jede Typenreihe eine besondere, aufwendige PTE.

Aufgabe der Erfindung ist daher eine PTE, die zur Ankopplung an eine SPS nur wenige Bauelemente benötigt und nur solche Signale verwendet, die jede SPS besitzt und zugänglich macht.

Die Aufgabe wird durch die im Patentanspruch 1 gekennzeichnete Programmier- und Testeinheit gelöst.

Eine Rechneranlage, die in üblicher Weise mit Bedienelementen ausgerüstet ist, ist gekoppelt mit einem Schreib-/Lesespeicher, in den sie Anwenderprogramme für die SPS schreiben kann. Die in Betrieb zu nehmende SPS ist mit demselben Speicher in der Weise verbunden, daß sie das darin abgelegte Programm ausführen kann. Weiterhin enthält die Speicheranordnung eine Auffangeinrichtung für Zustände der SPS. Die Speicheranordnung besitzt je eine Zugriffsschaltung für Zugriffe durch den Rechner und durch die SPS. Zu jedem Zeitpunkt kann nur eine von beiden zugreifen. Eine Umschaltung des Zugriffs wird vom Anwender über den Rechner zu beliebiger Zeit veranlaßt, von der Steuereinrichtung aber erst beim Beginn des nächstfolgenden Programmzyklus der SPS ausgeführt. Hierzu empfängt die Steuer­ einrichtung von der SPS den Beginn des Programmzyklus kennzeichnende Signale. Während des Zugriffs der Rechneranlage sendet die SPS- Zugriffsschaltung an die SPS Programmworte der Bedeutung Null- Operation.

Mit Hilfe der beiden Merkmale kann die PTE die angeschlossene SPS ein beliebig veränderbares Programm jeweils in vollen Umläufen ausführen lassen und sie während der Programmänderungen in unverändertem Zustand halten, ohne mit Hilfe irgendwelcher Schaltmittel in ihren Steuerungsablauf einzugreifen. Damit sind auch in der SPS keine entsprechenden Schaltmittel erforderlich; für den Anschluß der PTE an die SPS genügen die durch die IC-Technologie einheitlichen Signale des Programmspeichers.

Nachfolgend wird die Erfindung anhand zweier Figuren näher erläutert, von denen Fig. 1 eine Gesamtdarstellung der PTE zusammen mit der zu programmierenden Steuerung zeigt, während Fig. 2 ein Detail aus der erfindungsgemäßen PTE darstellt.

Eine Rechneranlage 1 enthält eine Zentraleinheit 11, eine Kommunika­ tionsschnittstelle 12, eine Anzeige 13 und ein Tastenfeld 14. Sie ist über ihre Busleitung 15 mit einer Speicheranordnung 2 verbunden. Diese besteht mindestens aus einem Schreib-/Lesespeicher 20, einer Auffangeinrichtung 21, einer Rechnerzugriffsschaltung 22, einer SPS- Zugriffsschaltung 23 und einer Steuereinrichtung 24 und besitzt eine steckbare Sammelleitung 31, enthaltend Datenleitungen 311, Statusleitungen 312 und Adreßleitungen 313 zur SPS 3.

Der Programmspeicher 20 ist ein Schreib-/Lesespeicher mit einer Kapazität von 8 KByte. Die Auffangeinrichtung 21 ist ein Schreib- /Lesespeicher mit einer Kapazität von 4096 Worten je 1 Bit. Die Rechnerzugriffsschaltung 22 ist aus einem bidirektionalen Datenpuffer 221, einem setzbaren Adreßzähler 222 und einem Adreßdekoder 223 aufgebaut. Die SPS-Zugriffsschaltung 23 besteht aus einem Datenpuffer 231, einem Null-Operations-Generator (NOP-Generator) 232 und einem Statusregister 233.

Die Steuereinrichtung 24 enthält ein Ausgaberegister 241, ein Speicherglied 242, ein ODER-Gatter 243, ein Differenzierglied 244 und ein NAND-Gatter 245.

Abhängig von der Stellung des Speicherglieds 242 ist entweder die Rechnergriffsschaltung 22 oder die SPS-Zugriffsschaltung 23 aktiv. Im ersten Fall ist über die Aktivierungsleitung 249 der Datenpuffer 221 aktiv und verbindet den Rechner-Datenbus mit dem internen Datenbus 201 der zweiseitigen Speicheranordnung, wobei die Signalrichtung von der Schreibsteuerleitung 152 bestimmt wird. In diesem Zustand darf der Rechner über den Dekoder 223 den Adreßzähler 222 mit einer Adresse laden und damit den Programmspeicher 20 und gleichzeitig den Statusspeicher 21 adressieren. Somit kann er Daten mit dem Programmspeicher 20 austauschen oder aus dem Statusspeicher 21 lesen, abhängig davon, ob er vorher über das Register 241 die Aktivierungs­ leitung 246 für die Programm-RAM 20 oder die Aktivierungsleitung 247 für den Statusspeicher 21 aktiv geschaltet hat. Während des Aktiv­ zustands der Rechnerzugriffsschaltung 22 ist die SPS-Zugriffsschaltung 23 inaktiv, lediglich ihr NOP-Generator 232 ist aktiv. Er sendet das Bitmuster 1111 1111 über den SPS-Datenbus 311 an die angeschlossene SPS. Dieser Code hat in allen handelsüblichen SPS die Bedeutung "keine Operation", weil die handelsüblichen, mit Ultraviolettlicht löschbaren Speicher (EPROMs) im gelöschten Zustand dieses Bitmuster aufweisen.

Im Fall des SPS-Zugriffs schaltet das Speicherglied 242 über die Aktivierungsschaltung 249 den Rechnerpuffer 221 aktiv und über die Signalleitung 250 den SPS-Puffer 231 aktiv und den NOP-Generator 232 inaktiv. In diesem Zustand verbindet der SPS-Datenpuffer 231 den internen Datenbus 201 der zweiseitigen Speicheranordnung mit dem SPS- Datenbus 311, und zwar in der Richtung vom zweiseitigen Speicher zur SPS hin. Der Programmspeicher 20 ist im Lesezustand, der Status­ speicher 21 im Schreibzustand, beide sind aktiv geschaltet. Die Adreß­ signale 202 beider Speicher werden ihnen wie beim Rechnerzugriff vom Adreßzähler 222 zugeleitet. Dieser wird jedoch nicht gesetzt, sondern von dem Taktsignal 251 vorwärts gezählt, das über das Differenzier­ glied 244 aus jedem Wechsel des niederstwertigen Adreßbits der SPS- Adreßleitungen 313 gebildet und über das NAND-Gatter 245 von dem Aktivierungssignal 250 freigegeben wird. Dieses selbe Taktsignal 251 steuert die Zwischenspeicherung des Statussignals 312 in dem Speicher­ glied 233 und anschließend im Statusspeicher 21 über dessen Schreib­ eingang.

Auf diese Weise wird zu jedem vom Programmspeicher 20 ausgesandten, von der SPS 3 ausgeführten Programmwort der resultierende Bitdatenzustand im Statusspeicher 21 abgelegt zur nachfolgenden Auslesung und Anzeige durch die Rechneranlage 1.

Die Umschaltung der zweiseitigen Speicheranordnung von Rechnerzugriff auf SPS-Zugriff und umgekehrt wird vom Rechner über das Zugriffs- Anforderungssignal 248, das mit dem Dateneingang des Speicherglieds 242 verbunden ist, zu beliebigem Zeitpunkt veranlaßt. Dieses Speicherglied nimmt aber erst dann den Zustand des Anforderungssignals an, wenn das eingangsseitig mit den SPS-Adreßleitungen 313 verbundene ODER-Gatter 243 aus dem Programmanfang (alle Adreßbits = 0) das Zyklusbeginn-Signal 252 erzeugt hat, das das Speicherglied 242 taktet und den Adreßzähler 222 auf Null zurückstellt.

Durch die Beschränkung der Umschaltung auf den Zeitpunkt des Programmanfangs wird erreicht, daß die SPS immer vollständige Programmzyklen abarbeitet und nicht mitten in unvollständig bearbeiteten Programmsätzen unterbrochen wird.

In einer bevorzugten Ausführungsform empfängt das ODER-Gatter 243 von dem Register 241 ein Sperrsignal 253. Im Aktivzustand verhindert es die Rückstellung des Zählers 222 und erlaubt damit dessen Weiterlauf in den oberen Adreßbereich des Programmspeichers 20. Damit wird ein dort abgespeichertes Rückstellprogramm durchlaufen, das die angeschlossene SPS in einen gefahrlosen Ruhezustand versetzt.

Claims (1)

1. Programmier- und Testeinrichtung zur freien Programmänderung und zur Beobachtung des Betriebsverhaltens zyklisch arbeitender Speicher­ programmierbarer Steuerungen mit Hilfe einer Rechneranlage, im wesent­ lichen bestehend aus einer zweiseitigen Speicheranordnung mit einem Schreib/Lese-Speicher für das Programm der Speicherprogrammierbaren Steuerung, je einer Zugriffsschaltung für die Rechneranlage und die Speicherprogrammierbare Steuerung, einer Auffangeinrichtung für Zustände der Speicherprogrammierbaren Steuerung und einer Steuer­ einrichtung für die Zugriffe, dadurch gekennzeichnet,
   daß die Steuereinrichtung (24) von der Speicherprogrammierbaren Steuerung (3) den Beginn des Programmzyklus kennzeichnende Signale (313) empfängt und den Zugriff bei Zyklusbeginn von der Speicherprogrammierbaren Steuerung (3) auf die Rechneranlage (1) und umgekehrt umschaltet und
   daß die Zugriffsschaltung (22) für die Speicherprogrammierbare Steuerung der Speicherprogrammierbaren Steuerung (3) während des Zugriffs der Rechneranlage (1) Programmworte der Bedeutung Null- Operation sendet.