DE3628374A1 - Verfahren zum herstellen von aus polykristallinem silizium bestehenden schichtstrukturen, insbesondere fuer emitteranschlussgebiete in integrierten halbleiterschaltungen - Google Patents
Verfahren zum herstellen von aus polykristallinem silizium bestehenden schichtstrukturen, insbesondere fuer emitteranschlussgebiete in integrierten halbleiterschaltungenInfo
- Publication number
- DE3628374A1 DE3628374A1 DE19863628374 DE3628374A DE3628374A1 DE 3628374 A1 DE3628374 A1 DE 3628374A1 DE 19863628374 DE19863628374 DE 19863628374 DE 3628374 A DE3628374 A DE 3628374A DE 3628374 A1 DE3628374 A1 DE 3628374A1
- Authority
- DE
- Germany
- Prior art keywords
- deposition
- carried out
- plasma
- silicon layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- -1 fluorine ions Chemical class 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von
aus polykristallinem Silizium bestehenden Schichtstruk
turen auf einkristallinen Siliziumsubstraten aus der
Gasphase, wie sie insbesondere als Emitteranschlußge
biete für Bipolartransistoranordnungen in integrierten
Halbleiterschaltungen verwendet werden.
In schnellen Bipolartransistorschaltungen der VLSI
(= very large scale integration)-Technik werden Transi
storen mit aus polykristallinem Silizium bestehenden
Emitteranschlußgebieten (sogenannte Polysil-Emitter)
verwendet, die neben der Nutzung als Verdrahtungsebene
auch als Diffusionsquelle zur Herstellung der Emitter
zone im einkristallinen Substrat dienen. Solche Tran
sistoren, ihre Eigenschaften und ihre speziellen Herstel
lungsverfahren sind in einem Aufsatz von A. W. Wieder
"Self-Aligned Bipolar Technology - New Chances for Very-
High-Speed Digital Integrated Circuits" in den Siemens
Forsch. und Entw. Ber. Bd. 13 (1984), Nr. 5, Seiten 246
bis 252, ausführlich beschrieben.
Diese Transistoren zeichnen sich unter anderem gegenüber
konventionellen Bipolartransistoren dadurch aus, daß die
Stromverstärkung β aufgrund eines verringerten Basis
stromes stark erhöht ist. Dabei kommt der Grenzfläche
einkristallines Siliziumsubstrat/polykristallines An
schlußmaterial bei der Herstellung der Polysil-Emitter-
Transistoren eine große Bedeutung zu. Etwaige Oxide oder
Rückstände von früheren Prozeßschritten beeinflussen die
Funktion der Transistoren stark.
Aufgabe der Erfindung ist es daher, ein Verfahren zur
Herstellung der Polysil-Emitter anzugeben, bei dem ge
währleistet ist, daß vor der Abscheidung der Polysil-
Emitter eine absolut saubere Substratoberfläche vorliegt,
welche die Bedingung für die Ausbildung einer einwand
freien Grenzfläche einkristallines Silizium/polykristal
lines Silizium ist.
Bislang ist man so vorgegangen, daß man die polykristal
line Siliziumschicht mit oder ohne Dotierung durch eine
Abscheidung aus der Gasphase bei niedrigen Drucken
(LPCVD = low pressure chemical vapor deposition) herge
stellt hat. Solche Verfahren sind aus einem Aufsatz von
F. S. Becker et. al. aus dem J. Appl. Phys. 56 (4), 15.
August 1984, auf den Seiten 1233 bis 1236 zu entnehmen.
In diesen LPCVD-Anlagen ist eine der Abscheidung voraus
gehende Behandlung der Substratoberfläche nicht oder nur
schwer möglich. Es wird deshalb vor dem Einbringen der
Substrate in die CVD-Anlage zur Oxid- und Prozeßrück
stände-Entfernung ein Naßätzschritt in Flußsäure mit an
schließender Spülung und Trocknung durchgeführt.
Die Erfindung beschreitet zur Lösung der gestellten Auf
gabe einen anderen, weniger aufwendigen Weg und ist
durch ein Verfahren der eingangs genannten Art dadurch
gekennzeichnet, daß
- a) vor der Abscheidung in der gleichen, wie für die Ab scheidung vorgesehenen Anlage die Substrate einem Plasma-Ätzprozeß unterworfen werden,
- b) die Siliziumschicht im Glimmentladungsplasma zunächst im amorphen Zustand hergestellt wird, und
- c) nach der Abscheidung der amorphen Siliziumschicht zur Entfernung des in der Schicht enthaltenen Wasser stoffs ein Temperprozeß durchgeführt wird.
Durch die Verwendung einer Plasma-CVD-Anlage für die Ab
scheidung anstelle des herkömmlichen LPCVD-Reaktors ist
die Möglichkeit gegeben, in dieser Anlage unmittelbar
vor der Abscheidung einen Plasmaätzschritt vorzunehmen
und damit die Grenzfläche einkristallines Siliziumsub
strat/polykristallines Siliziumanschlußmaterial optimal
und definiert einzustellen. Bei diesem Plasma-CVD-Prozeß
handelt es sich um das aus der Anwendung von a-Si : H (=
amorphes Silizium mit Wasserstoff-Einbindung) wohlbekann
te Glowdischarge-Verfahren, bei dem Silan (Sih4) im
kapazitiv eingekoppelten Hochfrequenz-Plasma zersetzt
wird, wobei sich a-Si : H auf dem Substrat niederschlägt.
Gemäß einem Ausführungsbeispiel nach der Lehre der Erfin
dung erfolgt die Ätzung vor der Abscheidung mit einem
Fluor-Ionen enthaltenden Ätzgas, wobei Schwefelhexafluo
rid (SF6), Trifluorammoniak (NF3) und/oder Tetrafluor
kohlenstoff (CF4) verwendet werden kann. Bei Verwendung
von SF6, einer Substrattemperatur von 25°C und einem Ätz
gasdruck von 0,14 mbar bei einem Gasstrom von 100 sccm
(= Standard cm3) wird in einer Ätzzeit von ca. 2 Minuten
bei einer HFLeistung von 100 bis 150 mWatt/cm2 die Sub
stratoberfläche vollständig von Oxid befreit.
Günstige Abscheidebedingungen für die amorphe Silizium
schicht sind: Substrattemperatur 220°C, Reaktionsgas
druck 0,4 mbar bei einer Gasströmung von 100 sccm,
Hochfrequenzleistung 5 bis 10 Watt bei einer Frequenz
von 13,56 MHz, das sind 4,4 bis 8,8 mWatt/cm2. Es stellt
sich eine Abscheiderate von 1 µm/h ein. Durch Beimengun
gen geeigneter Dotiergase, wie Diboran oder Phosphin zum
Silan kann man p- oder n-dotierte Schichten herstellen.
Erzeugt man in dem Plasmareaktor ein Sauerstoffplasma,
so ist auch eine Oxidation von Silizium möglich.
Da die durch Plasma-CVD erzeugten Siliziumschichten
amorph sind und einen großen Wasserstoffgehalt (unge
fähr 10 Atom%, a-Si : H) besitzen, ist in einer Weiter
bildung des Erfindungsgedankens vorgesehen, eine Tempe
rung durchzuführen. Führt man diese Temperung bei Tem
peraturen unterhalb ca. 600°C durch, so bleibt das Si
lizium amorph und wird erst in folgenden Hochtemperatur
schritten kristallin. Tempert man dagegen höher als
600°C, so wird der Wasserstoff ausgetrieben und die
Schichten werden gleichzeitig in die polykristalline
Phase übergeführt. Es hat sich als vorteilhaft erwiesen,
die Temperung in Stickstoffatmosphäre in einem Bereich
zwischen 560°C und 625°C durchzuführen.
Claims (7)
1. Verfahren zum Herstellen von aus polykristallinem
Silizium bestehenden Schichtstrukturen auf einkristalli
nen Siliziumsubstraten aus der Gasphase, wie sie insbe
sondere als Emitteranschlußgebiete für Bipolartransistor
anordnungen in integrierten Halbleiterschaltungen ver
wendet werden, dadurch gekennzeich
net, daß
- a) vor der Abscheidung in der gleichen, wie für die Ab scheidung vorgesehenen Anlage die Substrate einem Plasma-Ätzprozeß unterworfen werden,
- b) die Siliziumschicht im Glimmentladungsplasma zunächst im amorphen Zustand hergestellt wird, und
- c) nach der Abscheidung der amorphen Siliziumschicht zur Entfernung des in der Schicht enthaltenen Wasser stoffs ein Temperprozeß durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch ge
kennzeichnet, daß die Ätzung vor der Ab
scheidung mit einem Fluor-Ionen enthaltenden Plasmaätz
gas durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch ge
kennzeichnet, daß Schwefelhexafluorid
(SF6), Trifluorammoniak (NF3) und/oder Tetrafluorkohlen
stoff (CF4) verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß bei einer
Substrattemperatur von 25°C der Ätzgasdruck auf 0,14
mbar bei einem Ätzgasstrom von 100 sccm (= Standard cm3)
und 100 bis 150 mWatt/cm2 HF-Leistung eingestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daß die Ab
scheidung der amorphen Siliziumschicht durch Zersetzung
von Silan (SiH4) in einem kapazitiv eingekoppelten Hoch
frequenz-Plasma durchgeführt wird.
6. Verfahren nach Anspruch 5, dadurch ge
kennzeichnet, daß während der Abscheidung
das Substrat auf einer Temperatur im Bereich von 200 bis
250°C gehalten wird, ein Reaktionsgasdruck von 0,4 mbar
und eine Gasströmung von 100 sccm eingestellt wird und
die Hochfrequenzleistung auf 4,4 bis 8,8 mWatt/cm2 ge
halten wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, da
durch gekennzeichnet, daß der
Temperprozeß in Stickstoffatmosphäre in einem Tempera
turbereich zwischen 560 und 625°C durchgeführt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863628374 DE3628374A1 (de) | 1986-08-21 | 1986-08-21 | Verfahren zum herstellen von aus polykristallinem silizium bestehenden schichtstrukturen, insbesondere fuer emitteranschlussgebiete in integrierten halbleiterschaltungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863628374 DE3628374A1 (de) | 1986-08-21 | 1986-08-21 | Verfahren zum herstellen von aus polykristallinem silizium bestehenden schichtstrukturen, insbesondere fuer emitteranschlussgebiete in integrierten halbleiterschaltungen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3628374A1 true DE3628374A1 (de) | 1988-02-25 |
Family
ID=6307858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863628374 Withdrawn DE3628374A1 (de) | 1986-08-21 | 1986-08-21 | Verfahren zum herstellen von aus polykristallinem silizium bestehenden schichtstrukturen, insbesondere fuer emitteranschlussgebiete in integrierten halbleiterschaltungen |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3628374A1 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0456479A2 (de) * | 1990-05-09 | 1991-11-13 | Canon Kabushiki Kaisha | Erzeugung von Mustern, Einrichtung dafür und Herstellungsverfahren für Halbleiteranordnungen mit diesem Muster |
| EP0630055A2 (de) * | 1990-03-20 | 1994-12-21 | Nec Corporation | Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche |
| US5623243A (en) * | 1990-03-20 | 1997-04-22 | Nec Corporation | Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3103177A1 (de) * | 1981-01-30 | 1982-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen |
-
1986
- 1986-08-21 DE DE19863628374 patent/DE3628374A1/de not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3103177A1 (de) * | 1981-01-30 | 1982-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630055A2 (de) * | 1990-03-20 | 1994-12-21 | Nec Corporation | Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche |
| EP0630055A3 (de) * | 1990-03-20 | 1995-01-04 | Nec Corp | |
| US5623243A (en) * | 1990-03-20 | 1997-04-22 | Nec Corporation | Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain |
| US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5723379A (en) * | 1990-03-20 | 1998-03-03 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| EP0456479A2 (de) * | 1990-05-09 | 1991-11-13 | Canon Kabushiki Kaisha | Erzeugung von Mustern, Einrichtung dafür und Herstellungsverfahren für Halbleiteranordnungen mit diesem Muster |
| US5344522A (en) * | 1990-05-09 | 1994-09-06 | Canon Kabushiki Kaisha | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process |
| US5413664A (en) * | 1990-05-09 | 1995-05-09 | Canon Kabushiki Kaisha | Apparatus for preparing a semiconductor device, photo treatment apparatus, pattern forming apparatus and fabrication apparatus |
| US5490896A (en) * | 1990-05-09 | 1996-02-13 | Canon Kabushiki Kaisha | Photomask or a light shielding member having a light transmitting portion and a light shielding portion |
| EP0456479B1 (de) * | 1990-05-09 | 2001-01-31 | Canon Kabushiki Kaisha | Erzeugung von Mustern und Herstellungsverfahren für Halbleiteranordnungen mit diesem Muster |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0092540B1 (de) | Verfahren zum Gettern von Halbleiterbauelementen | |
| US4462847A (en) | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition | |
| DE3587377T2 (de) | Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken. | |
| EP0475378B1 (de) | Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente | |
| DE3686453T2 (de) | Verfahren zum herstellen einer duennen halbleiterschicht. | |
| EP0142632B1 (de) | Verfahren zum Herstellen von Bipolartransistorstrukturen mit selbstjustierten Emitter- und Basisbereichen für Höchstfrequenzschaltungen | |
| DE69010298T2 (de) | Niederdruck/Niedertemperatur-Prozess für Deposition von Siliciumdioxyd. | |
| DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
| DE3628374A1 (de) | Verfahren zum herstellen von aus polykristallinem silizium bestehenden schichtstrukturen, insbesondere fuer emitteranschlussgebiete in integrierten halbleiterschaltungen | |
| DE2654979B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE2839933A1 (de) | Integrierte schaltung mit isolierendem substrat | |
| WO1999063582A2 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
| Friedrich et al. | Oxide degradation during selective epitaxial growth of silicon | |
| DE69609307T2 (de) | Herstellung einer halbleitereinrichtung mit einer selektiv abgeschiedenen halbleiterzone | |
| JPH0435021A (ja) | 多結晶シリコン薄膜の成長方法 | |
| DE69824368T2 (de) | Herstellungsverfahren einer halbleitervorrichtung mit flacher grabenisolation | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| DE3504184C2 (de) | ||
| DE4430677A1 (de) | Verfahren zur Herstellung eines Transistors mit einem Emitter höheren Wirkungsgrades | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPS63305529A (ja) | 基板およびその製造方法 | |
| DE3504199A1 (de) | Verfahren zum herstellen von polykristallinen siliziumschichten mit glatten oberflaechen | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| Shimizu | Reactions on substrate for preparation of silicon-networks from precursors, SiFnHm (n+ m< 3) | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |