JPS63305529A

JPS63305529A - 基板およびその製造方法

Info

Publication number: JPS63305529A
Application number: JP14003787A
Authority: JP
Inventors: Mutsunobu Arita; 有田　睦信; Yuichi Kado; 勇一門
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1987-06-05
Filing date: 1987-06-05
Publication date: 1988-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体デバイスに用いる基板（ウェハ）および
その製造方法に関し、特ＫＳｉ上の５ＯＩ（Ｓｉｌｉｃ
ｏｎ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ　）構造を利用したデ
バイスやＬＳＩ、３次元ＬＳＩ　　等の裏作において、
単結晶絶縁膜およびこの上にヘテロエピタキシャル成長
する元素半導体（ＳＬ、Ｇａ等）、化合物半導体、？ｎ
晶半導体、金属等の単結晶薄膜の高品質化技術に関する
ものである。

〔従来の技術〕

ｓｉ上にＭＢＦＪ（Ｍｏ１ｅｃ＋１１ａｒ　Ｂｅａｒｎ
　Ｅｐｉｔａｘ７）またはＣＶＯ法による絶縁性単結晶
薄膜のへテロエピタキシーは、ＳＯＩデバイスやＳＯ工
　を用いたＬＳＩ、３次元ＬＳＩ等、次世代の大面積１
高性能、多機能ＬＳＩ化を図る要素技術として、多〈の
研究機関で研究が進められている。

このｓｏｒ形成法としては、５ｉｎ２薄膜上のＳｉ層の
レーザーアニーリング、または電子ビームアニール法あ
るいはラインヒータを用いたゾーンメルティング法等に
よる方法がある。これらの方法はいずれも、ＳｉＯ２薄
膜上の多結晶Ｓｉ層を融点（約１・１００℃）以上にあ
げることが％徴である。

そして、結晶成長の核となる櫨あり、または種なしのい
ずれかの方法で結晶成長させるものであシ、液相成長法
に分類される。しかし、高因プロセスを経るためプロセ
ス制約が大きいこと、高品質結晶を得るための熱分布制
御が複雑で、プロセスマージンが小さく、大面積の高品
質単結晶Ｓｉ層の形成が難しい。

まだ、その他の方法として、５ｔｏＺ上に堆積した非晶
質Ｓｉ　層を低温で横方向に固相成長させる方法がある
。この方法は、低温（約５００℃程度）で単結晶化が可
能となる長所があるが、横方向同相成長距離が短く、大
面積高品質の結晶成長が困難であり、プロセス設計の自
由度が小さいという問題がある。

一方、ヘテロエピタキシャル成長法は、低温成長（約８
００℃以下）、高品質化および大面積化が可能である吟
の利点を有している。しかしながら、この方法は、選定
材料の物性定数によって、成長したさＡの結晶品質が大
幅に異なってぐる。

一般に、単結晶絶縁薄膜上にヘテロエピタキシャル成長
したＳｉ　結晶の品質は、下地の絶縁材料の結晶品質に
強く影響さｎる。

そして、Ｓｉ　上にヘテロエピタキシャル成長する茜品
質絶縁薄膜材料の主たる共同条件としては、以下のこと
があげられる。即ち、Ｓｌ　　との格子不整合率が零で
あること、Ｓｉの結晶構造と一致していること、熱膨張
係数がＳｉのそれに近いこと、融点が高いこと、誘電率
が小さいこと、化学量論的組成が得やすいことなどであ
る。これらの中でも、結晶構造が立方晶であること、格
子不整合率が零であること、熱膨張係数がＳｉに近いこ
と等は最も重要な条件でおる。

一般に、ヘテロ系の熱膨張係数の差に起因する応力が結
晶の臨界せん断応力を越えると転位が発生する。この応
力の値は理論的にはＳｉの場合、約１０　　ｄｙｎ／ｍ
　　であシ、かなり高い値である。

しかしながら、５ｉＩＩＰＫ転位を含んでいたり、高温
になるほど結晶の臨界せん断応力は小さくなる傾向を持
っている。また、成長温度が高い場合には、熱膨張係数
の差により転位が発生し易くなる傾向を持っている。

しかしながら、成長温度を低温に保つことによｐ、熱膨
張係数差による転位発生は、実際には格子不整合等のト
リガーがなければ問題でなくなる。

成長温度の低温化に関しては、超高真空技術および蒸着
物質の励起法として波長可変の光照射、加速イオン等の
利用により低温化が可能となっている。

従って、最終的に残る本質的なフイテイング定数は格子
定数となると考えられる。特に、格子定数の差が零でな
い場合、ヘテロ界面ではエツジ転位、置換型原子、転位
ループ、空孔集合体等の結晶欠陥等は容易に発生し、薄
い高品質へテロエピ層の形成はできない。

今日迄、ヘテロエピタキシャル成長法によりＳ１上に堆
積された絶縁材料としては、ＢＰ（例えばＭ、Ｔａｋｉ
ｇａｗａ　、　Ｍ、Ｉ（ｔｒａｙａｍａ、　　ａｎｄ　
Ｋ、ｓｈ。

ｎｏ、　　Ｊｐｎ−Ｊ、Ａｐｐｌ−Ｐｈ）’ｓ０．１３
．４１１　＜　１９７４〉）、ＭｙＯ・Ａｔｚ　Ｏｓ　
（Ｍ・Ｉｈａｒａ、　ｅｔａｌ　。

Ｊ、ＩＥｌｅｃｔｒｏｃｈｅｍ、Ｓ□ｃ、、１２９．２
５０９＜１９８２＞　）　、ＣａＦｚ　（Ｈ，Ｉｓｈｉ
ｗａｒａ　ａｎｄ　　Ｔ、Ａａａｎｏ　、　Ａｐｐｌ　
、Ｐｈｙｓ、　Ｌｅｔｔ、４０．６６＜１９８２＞）、
ＤａＦｚおよび５ｒＦｚ　（Ｈ，Ｉｓｈｉｗａｒａ・ａ
ｎｄ　ＴＮＡｓａｎｏ、　Ｍａｔ、　Ｒｊｓ、　Ｓｏｃ
、　ｓ７ｍｐ、　Ｐｒｏｃ、　Ｖｏｌ。

２５　＜１９８４＞）、ＹＳＺ　（（ＺｒＯｔ）×（Ｙ
意０ｓ）ｔ−ｘ）（Ｈ，Ｍ、Ｍａｎａｓｅｖｉｔ、　　
１．Ｇｏｌａｃｋｉ　、　Ｌ、Ａ−Ｍｏｕｄｙ、　Ｊ、
Ｊ、　Ｙａｎｇ　ａｎｄ　Ｊ−Ｅ、Ｍｅｅ、Ｊ、Ｅｌｅ
ｃｔｒｏｃｈｅｍ、Ｓｏｃ、＋　　１３０＋　　１７５
２＜１９８３＞　）等がある。しかし、これらは全て、
Ｓｉ　　との格子不整合率は零でない。ま次、今までに
発表されている周期律表１１ａ族の元素の弗化物（Ｃａ
Ｆｚ　＋　ＢａＦｚ　、　５ｒＦｓ　）の混晶ではＳｉ
　　との格子不整合率を零にすることは原理的に不可能
である。

〔発明が解決しようとする問題点〕

このように、今までの技術は、格子不整合率を認めたま
ま、ヘテロエピタキシャル成長温度とか成長速度の最適
化により単結晶絶縁薄膜の高品質化が図られてきた。ま
た、単結晶絶縁膜上のＳ１層の高品質化は、Ｓｉのバッ
ク７層の導入（即ち、絶縁膜上のへテロエピタキシャル
層成長前に、予め固相成長によるＳｉ層を形成する方法
１例えばＭ、　ｌ５ｈｉｄａ、　　ａｔ　ａｌ、　ＪＪ
ＡＰ　Ｌｅｔｔｅｒ、　　２０゜Ｌ５４１　＜１９８１
＞　）によシ、８１層の高品質化を図ってきた。

しかしながら、Ｓｌと格子不整合率が零でない場合、界
面近傍でエツジ転位、ｆ換型原子、転位ループ、空孔果
合体等の結晶欠陥等を発生する。

そのため、界面から原子のオーダーの厚みで急峻かつ縄
品質なヘテロ界面を必要とするデバイスはできなかった
。また、ヘテロエピタキシャルの厚みとして、数十μｍ
程度成長させないと、高品質の８１層が得られないとい
う問題があった。

本発明はこのような問題点を解決するためになされたも
のでちり、その目的は、新しい酸化物の化合物または混
晶の絶縁性材料を用い、Ｓｉ上に薄い高品質の単結晶絶
縁膜を堆積することにより、高性能、筒機能デバイスの
作成を図ることができる基板およびその製造方法を提供
することにある。

〔問題点を解決するための手段〕

本発明に係る基板は、単結晶Ｓｉ上に格子定数が該Ｓｉ
　　と一致する単結晶絶縁膜を珂することを特徴とする
ものである。

塊た、本発明に係る基板の製造方法は、単結晶Ｓｉ上に
格子定数が該Ｓｉ　と一致する単結晶絶縁膜ヲヘテロエ
ビタキシャル戊長させることを％徴とするものである。

〔作　用〕

したがって、本発明においては、Ｓｉ上へのへテロエピ
タキシャル成長法による立方晶構造を有する単結晶絶縁
膜の格子定数をＳｉのそれと完全に２次元的に一致させ
ることができ、これによりＳｉ上に薄い高品質の単結晶
絶縁膜を形成することができる。

〔実施例〕

以下、実施例と共に本発明の詳細な説明する。

実施例１゜Ｓ　ｉ／Ｓ　ｒｘＢａｌ−ｘＯ／Ｓ　ｉ　構造の例：Ｐ
形（１００）　または（１１１）、比抵抗２０Ω−副の
Ｓｉ基板を通常の洗浄液、即ち、Ｈ２Ｏ２とａｔ８０４
をｌ：４の体積比で混合した煮沸液で１５分洗浄し、純
水で洗浄する。続いて、ＨｌＯＮとＨＣｔをｌ：４の体
積比で混合した煮沸液で１５分洗浄する。その後、純水
で洗浄した後、５０％ＨＦと純水を１　：　１００　の
混合した液でＳｉ表面の酸化物を除去する。その後、Ｈ
２Ｏ２とＨ２８０４を１：４の体殖比で混合した煮沸液
に試料を約１０分ディップした後、純水洗浄し、乾燥さ
せる。

この試料を分子線蒸着装置に導入し、背圧５Ｘ１０　”
−”　Ｔｏｒｒの超高真空蒸着装置中で、試料温度８５
０℃に加熱し、Ｓｉ表面の低級酸化物を蒸発させ、Ｓｌ
の清浄表面を出す。続いて、５ｒＯ（融点：　２４５４
℃）とＢａＯ（融点：　１９２３℃）をそれぞれ独立に
電力制御可能な二つの電子銃により、ＳｒＯとＢａＯの
組成がそれぞれ２４％、７６％の比率で混ざり合うよう
に蒸着する。基板温度は８００℃でＳｒＯと　ＢａＯの
蒸着速度をそれぞれ２．４　Ａ／ＳＥＣ、７，６Ａ／ｓ
ｇｃの比率になるように蒸着電力の制御を行った。この
とき、成長した膜のＡＥＳ分析を行った結果、組成と蒸
Ｍ速尻とは良く対応している。次いで、同一真空ナヤン
バ内に更にＳｉ蒸発用の電子銃があり、ＳｉＪ：ＫＳｒ
ｘＢａｌ−ｘＯ膜のへテロエピタキシャル成長が終了後
、この上に８１層を堆積するため、基板温度６５０℃、
蒸着速度的ＩＡ／ＳｇＣでＳｉのへテロエピタキシャル
成長を行った。

このようにして形成した５ｒｘＢａｌ〜ｘＯ膜から成る
単結晶絶縁膜およびその上のＳｉの結晶性評価をＨｅ　
　の後方散乱法を用いて評価した結果、結晶軸方向に対
するアライン信号とランダム信号との強度比は単結晶絶
縁膜、Ｓｉ共に０．０３以下となり、バルク並みの高品
質単結晶絶縁膜とＳｉ膜が得られた。とれらの結果から
、単に単結晶絶縁膜上に成長するものけＳｉ　だけでな
く、他の材料、例えば、化合物半導体や金属単結晶でも
可能であることは容易に類推できる。

このように、本発明によるときは、Ｓｉ基板上に該Ｓ　
ｔ　と格子定数の一致する単結晶絶縁膜を成長させるこ
とにより、そのｓｉ　との格子不整合率を零にすること
ができ、高品質の単結晶絶縁膜およびＳｉ瞑を得ること
ができる。

すなわち、従来より提案されているＳｉ上へのへテロエ
ピタキシャル成長による絶縁性薄膜（例えば、ＢＰ　、
　ＭＰＯ”　ＡＬｔ　Ｏｓ　、　ＣａＦ２　、　ＹＳＺ
等〕は、−６単結晶にはなっているが、その結晶性は十
分なものではなく、転位密度として評価出来ない程度の
低品質結晶でめった。これらの材料は全て、格子定数は
ｓｉと一致しておらず、格子不整合率は最小０．６チか
ら最大４７．７％である。また、絶縁性？ｖ膜とこの上
のＳｉ層との界面には多くのＳｉの未結合手があり、ミ
スフィツト転位が入っていた。こｔに対して、本発明の
ものは、Ｓｉ　　と格子定数を完全に一致させ、酸化物
化合物または混晶の絶縁性材料をヘテロエピタキシャル
成長させることによｐｌ　ミスフィツトに起因する転位
を完全に無くすることができる。

実施例２゜周期律表のｌａ族のＳｒ、ＣａおよびＭ９の酸化物とＳ
ｉまたはＳｉＯとの混晶も蒸着ａ度以外は実施例１と同
じ方法を用い、Ｓｉと格子不整合率を零にすることがで
きる。蒸着速度に関する条件は以下に示す通りである。

５ｒｘＳｉｌ−ｘＯ嘆の場合、ＳｒＯとＳｉＯまたはＳ
ｉの蒸着速度はそれぞれ８．５　Ａ／Ｓ　ＦＪＣ、１，
５Ａ／Ｉｃ、、また、Ｃａｘ５　ｉ　１−ｘ　Ｏ膜の時
のＣａＯとｓｉｏまたはＳｉとの蒸着速度はそれぞれ７
．３Ａ／ＳｇＣ，２，７Ａ／ＳＥＣ，また、Ｍ９ｚ　Ｓ
　ｉ　Ｌ−ｘＯ膜の時のＭＰＯとＳｉＯまたはＳｉ　と
の蒸着速度はそれぞれ５．８Ａ／ＳＥＣ，４，２Ａ／Ｓ
ｇＣであった。

実施例３゜周期律衣のＩＩ　ａ族のＳｒ、Ｃａ　およびＭ９　　の
酸化物とＱｅまたはＧｅ酸化物との混晶も蒸着速度以外
は実施例１と同じ方法を用い、Ｓｉ　と格子不整合率を
零にすることができる。蒸着速度に関する条件は以下に
示す通りである。（ＳｒＯ）ｘ（ＧｖＯ）１−ｘ膜の時
のＳｒＯとＧｅＯまたはＧｏとの蒸着速度はそれぞれ４
．３　Ａ／ＳｇＣ、５，７Ａ／８ＥＣ、（Ｃ１！ＬＯ）
Ｘ　（Ｇｏｏ）　１−Ｘ１ｌｌの時のＣａＯとＧｅＯま
たはＧｏの蒸着速度はそれぞれ、８．４Ａ／ＢＥ（：、
ｘ、ａＸ７ｓｇｃに、＜、ＭＰＯ）ｘ（０句０）１−ｘ
膜の時のＭＰＯとＧｅＯまたはＧｅの蒸着速度はそれぞ
れ１．５　Ａ／ＳＥＣ、８，５／ＳＥＣであった。

実施例４゜周期律衣のｌａ族のＣａとＭノの酸化物とＢａまたはＢ
ａの酸化物との混晶も蒸着速度以外は実施例１と同じ方
法を用い、Ｓｉと格子不整合率を零にすることができる
。蒸着速度に関する条件は以下に示す通りでおる。Ｃａ
ｘＢａ１−ＫＯ膜の時のＣａＯとＢａ　またはＢａＯの
蒸着速度はそれぞれ１．３　Ａ　／　Ｓ　Ｉｌ：Ｃ、８
，７Ａ／５ＪＥＣに、ＭＰｘＢａｌ−ｘＯ膜の時のＭＰ
ＯとＢａｔたはＢａＯの蒸着速度は０．７Ａ／ＳＥＣ，
９，３Ａ／ＩＣであった。

実施例５゜セリウム元素（Ｃｅ）の酸化物とＳｉ　、　Ｂａ、Ｇｅ
またはＳｉ、Ｂａ、Ｇｅの酸化物との混晶も蒸着速度以
外は実施例１と同じ方法を用い、ｓｉ　と格子不整合率
を零にすることができる。蒸着速度に関する条件は以下
に示す通りである。即ち、（ＣｅＯｖＸ（ＳｉＯ）１−
ｘ１４の時のＣｅＯ２とＳｉＯの蒸着速度はそれぞれ９
．９　Ａ／Ｓ　ＥＣｘＯ，Ｌ　Ａ／　Ｓ　Ｅ　Ｃに、＜
Ｃｅ０２　＞　ｘ　＜　Ｂ　ａ　Ｏ＞　１−ｘ膜の時の
Ｃｅ　Ｏｓと　ＨａＯの蒸着速度はそれぞれ８．１　Ａ
／ＳＥＣ、１，９Ａ／′ＳＥＣに、ｌた、＜Ｃｅｎｔ＞
、＜ＧｅＯ〉１−ｘ膜の時のＣｅＯ２とＧｅＯの蒸着速
度はそれぞれ９．ｌＡ／ＳＥＣ。

０．９Ａ／ＳＥＣであった。

実施例６゜鉛元素（Ｐｂ）　　の酸化物とＳ１＋Ｂａ、Ｇｅまたは
Ｓｉ＋Ｂａ、Ｇｅの酸化物との混晶も蒸着速度以外は実
施例１と同じ方法を用い、Ｓｉ　と格子不整合率を零に
することができる。蒸着速度ｅこ関する条件は以下に示
す通）である。即ち、（ＰｂｘＯ）工（ＳｉＯ）１□膜
の時のＰｂｘＯと８１０の蒸着速度はそれぞれ９．７　
Ａ　／ＳＥＣｘＯ，３Ａ／ＳｇＣに、（ＰｂｔＯ）ｘ　
（Ｂａ（））１−ｚ膜の時はＰｂｘＯとＢａ０の蒸着速
度はそれぞれｓ、４Ｘ／ｓａｃ、３．６Ａ／ＳＥＣ。

（Ｐ　ｂｚ　Ｏ）　ｚ　（Ｇ　ｅＯ）　１−Ｘ膜の時の
Ｐｂ雪０　とＧｅＯ（ＤＭＮＭｔ！ｕｉソｎＡ：し８．
ｌｃｋ／ｓ　ｇｃ　、　１．９　Ａ／Ｓ　ＥＣであった
。

実施例７゜ジルコニウム元素（Ｚｒ　）の酸化物とＳ　ｉ　、　Ｂ
ａ。

ＧｅまたはＳ　ｌ＋　Ｂ　ａ　ＨＧｅの酸化物との混晶
も蒸飛速度以外は実施例１と同じ方法を用い、Ｓｌ　　
と格子不整合率を零にすることができる。蒸着速度に関
する条件は以下に示す通りである。

ＺｒｘＳｉｌ−ｘＯ膜の時のＺｒＯとＳｉ　　または／
Ｓ　Ｅ　Ｃ％　ｚｒ　ｘ　Ｂ　ａ　１−　Ｋ　Ｏ膜の時
のＺｒＯとＢａまたはＺｒ　　と　ＢａＯの蒸着速度は
それぞれ１．Ｏｈ／５ＦＩＣ，９ｃ；Ｌ／ＳｇＣ，（Ｚ
ｒＯ）、（ＧｅＯ）ｔ−ｘ膜の時のＺｒＯと　Ｇ６また
はＺｒとＧｅＯ蒸着速度はそれぞれ２１又／Ｓ　ｇｃ　
、　７．９　Ｘ／Ｓ　ｇｃであった。

実施例８゜第１図は本発明を酸化物ゲートの電界効果トランジスタ
に適用したときの実施例を示す構造断面図である。同図
において、１は抵抗＄２０Ω−国の５ｔ（１００）面の
Ｐ型Ｓｉ″Ｐ導体基板、２はこの基板１上に上記実施例
１−７迄に記載した方法により成長させた単結晶絶縁膜
から取る成長層である。３はこの成長層２上に連続して
、同一テヤンパ内でＭＢｇ　（Ｍｏｌｅｃｕｌａｒ　Ｂ
ｅａｍ　Ｅｐｉｔａｘ７）法より、基板温度６５０℃で
８１を蒸着速度５Ｖｇｅｅで約１μｍへテロエピタキシ
ャル成長させた５ｉＡｊＪであり、この８１層３内の結
晶品質に関しては、下地の絶縁材料のＳｉとの格子不整
合率が零であるため、格子不整合に起因する転位の発生
がなくなる点である。４は８００℃で、５ｉ）ｂｃ−／
−ｓとＮ２０ガスを用い、圧力Ｑ、５　Ｔｏｒｒで減圧
ＣＶＤ法で形成した素子間分離用ＣＶＤ５ｉｏｚである
。

５は通常の方法で形成した０、２μｍのＳｉ熱酸化膜、
６は厚み１００Ａのゲート熱酸化膜、７および８はそれ
ぞれＡ８のイオン注入法で形成したソース領域およびド
レイン領域である。９は通常の方法のＣＶＤ法によシ形
成したゲート用ポリシリコンである。１０はＡｔゲート
電極、１１はソースＡ／、［極、１２はドレインＡｔ電
極である。

この実施例による電界効果トランジスタは、Ｓｌ基板１
上にそれと格子足数の一致する単結晶絶縁膜から成る成
長層２を有するＳＯＩ構造を用いており、その成長層２
つ″！、シ単結晶の絶縁性薄膜の存在により、寄生ＰＮ
Ｐ　）ランジスタが形成されない。また、従来のバルク
ＭＯ８）ランジスタで問題となっているラッチアップ現
象が生じない利点を有する。その他、８１層３内に転位
が発生しないため、ドレインと基板間リーク電流が少な
くなり、高集積化が可能となり、デバイスの高性能化が
図れる等の利点を有する。

実施例９゜第２囚は本発明を完全分離バイポーラトランジスタに適
用したときの実施例を示す構造断面図である。第２図に
おいて、２１はＰ型またはＮ型の（１１１）面のＳｉ基
板であり、この基板２１上には、上記実施例１ないし７
迄に記載した方法により単結晶絶縁膜から成る成長層２
２を成長させる。

次いで、減圧ＣＶＤ法を用い、圧力Ｑ、５Ｔ’ｏｒｒで
Ｓ　ｉ　Ｈ４の熱分解時に、Ａｓｈたは燐を約２　Ｘ　
１０１９ｃｒｒｒ−３＠度Ｓ１中に含むようにＡＳＨ４
またはＰＲ。

を混在させ、４００℃で０．２μｍ成長させた後、５５
０℃、１２０分、憇素中でＳＰＥ　（５ｏｌｉｄ　Ｐｈ
ａ♂ｅ　Ｅｐｉｔａｘｙ）　′ｔ−行い、単結晶化を図
る。この層が符号２３で示すコレクター埋め込み暦であ
る。

次いで、とのＮ２３の上に減圧ＣＶＤ法によシ、ＳｉＨ
＊　の熱分解法によシ、コレクタ一層となるＮ型Ｓｉエ
ピタキシャル層２４を比抵抗ｌΩ−譚になるようにＰＨ
３を添加し、形成する。その厚みは約１μｍでおる。次
に、溝分離を行なうため、符号２５で示す溝分離領域を
リアクティブイオンエツチング（ＲＩＥ）法により、５
ｉＣｔａガスを用い、５Ｐａ　の圧力で、電力０．３　
Ｗ／−でＳｉの異方性エツチングを行う。その後、減圧
ＣＶＤ法により、８５０℃、ｌ　ＴｏｒｒでＳ　ｉ　Ｉ
（＊　Ｃ１ｔとＮＺＯガスとの分解反応を用いることに
よ５Ｓｉ［化膜を形成する。この膜厚は約１μｍ形成し
、約０．５μｍ形放し、約０．５μｍ１１１１のＳｉの
トレンテ（第２図の２５）を充填する。また、コレクタ
ーとベース領域の分離のための溝（第２図の３６）もト
レンチ２５と同様に充填し、形成する。２Ｇは８１　酸
１ヒ膜である。２７はベース領域で、通常のイオン注入
法によジ形成した。２８はエミッター領域でちり、通常
のイオン注入法によるＡｓ添加多結晶シリコン２９から
拡散法により形成した。３０はベースコンダクトのグこ
めのボロンドープホ゛リシリコン、３１はコレクター取
り出し電極の燐ドープポリシリコンである。３２はベー
ス用Ａｌｔ極、３３はエミッター用Ａｔ’ＦＥｆ極、３
３はエミッター用Ａｔ電極である。３４はコレクター′
心極である。

３５はコレクター補償拡散領域である。

しかして、本実施例のバイポーラトランジスタによると
、そのバイポーラ素子が完全透電体分離になっているた
め、分離容」１が少なくなり、高集積化が図れると共に
、隔耐圧、低涌１シ岐力のパイボーラデバイズの高速化
が図れる等の利点を奏する。

〔発明の効果〕

以上説明したように本発明によるときは、Ｓｌと同じ構
造の立方晶構造を有する酸化物化合物または混晶の絶縁
性材料を用い、ヘテロエピタキシャル法によシ単結晶絶
縁膜を成長させることにより、その薄膜の格子定数を８
１と完全に一致させることができる。これによって、高
品質の単結晶杷縁膜ＱＳｉ上に堆積でき、かつこの単結
晶絶縁股上にミスフィツトのない高品ＸＳｉ層’ｔヘテ
ロエピタキシャル成長することができる。即ち、原子層
レベルの多層膜を成長させることが可能となる。さらに
、組成変化によシ格子定数を変えることができるため、
Ｓｉ以外の化合物半導体、金属および金属性薄膜との格
子整合金とることも可能となり、超高速電子デバイスの
ためのへテロエピタキシャル成長が可能となる。

また、本発明は、他のレーザー照射再結晶化法や固相成
長法に比べ、ヘテロエピタキシャル法によって形成して
いるため、高品質Ｓｉ　　層の大面積化が可能であり、
低コスト化が図れる等のすぐれた効果がある。

【図面の簡単な説明】

第１図は本発明を酸化物ゲート型電界効果トランジスタ
に適用したときの一実施例を示す構造断面図、第２図は
本発明を完全分離バイポーラトランジスタに適用したと
きの他の実施例を示す構造断面図である。１．２１・・・・Ｓｉ基板、２．２２・会争拳単結晶絶
縁膜から成る成艮層、３・・・・単結晶のＳｉ層、４・
・・・素子分離用ＣＶＤ　Ｓ　ｉ　Ｏ□、５・・・・Ｓ
ｉ熱酸化膜、６・・・Φゲート酸化膜、７・・・・ソー
ス領域、８拳・・・ドレイン領域、９・・・争ゲート用
ポリシリコン、１０φ・・・Ａｔゲート電極、１１・・
・・ソースＡｔ電極、１２・・・・ドレインＡｔ電極、
２３・φ・・コレクター埋め込み層、２４・・・・Ｎ型
Ｓｉエピタキシャル層、２５・・・・溝分離領域、２６
φ・・・Ｓｓ　酸４１ｊｌＮ、２　”・・・ベース領域
、２８・・・・エミッタ領域、２９・・−・Ａｌｌ添加
多結晶シリコン、３０・・・φボロンドープポリシリコ
ン、３１・拳・・燐ドープポリシリコン、３２・・・φ
ベース用Ａｔｔ＆、３３・・・・エミッタ用Ａｔ電極、
３４＠・・瞭コレクターＡｔ電極、３５・・・・コレク
ター補償拡散領域。

Claims

【特許請求の範囲】

（１）単結晶Ｓｉ上に格子定数が該Ｓｉと一致する単結
晶絶縁膜を有することを特徴とする基板。
（２）単結晶絶縁膜は、Ｓｒ＿ｘＳｉ＿１＿−＿ｘＯ膜
、Ｃａ＿ｘＳｉ＿１＿−＿ｘＯ膜、Ｚｒ＿ｘＳｉ＿１＿
−＿ｘＯ膜、Ｍｇ＿ｘＳｉ＿１＿−＿ｘＯ膜、Ｐｂ＿ｘ
Ｓｉ＿１＿−＿ｘＯ膜、Ｃｅ＿ｘＳｉ＿ｙＯ＿ｚ膜のい
ずれかを少なくとも１つ含むことを特徴とする特許請求
の範囲第１項記載の基板。
（３）単結晶絶縁膜は、Ｓｒ＿ｘＧｅ＿ｙＯ＿ｚ膜、Ｃ
ａ＿ｘＧｅ＿ｙＯ＿ｚ膜、Ｚｒ＿ｘＧｅ＿ｙＯ＿ｚ膜、
Ｍｇ＿ｘＧｅ＿ｙＯ＿ｚ膜、Ｐｂ＿ｘＧｅ＿ｙＯ＿ｚ膜
、Ｃｅ＿ｘＧｅ＿ｙＯ＿ｚ膜のいずれかを少なくとも１
つ含むことを特徴とする特許請求の範囲第１項記載の基
板。
（４）単結晶絶縁膜は、Ｓｒ＿ｘＢａ＿１＿−＿ｘＯ膜
、Ｃａ＿ｘＢａ＿１＿−＿ｘＯ膜、Ｚｒ＿ｘＢａ＿１＿
−＿ｘＯ膜、Ｍｇ＿ｘＢａ＿１＿−＿ｘＯ膜、Ｐｂ＿ｘ
Ｂａ＿１＿−＿ｘＯ膜、Ｃｅ＿ｘＢａ＿ｙＯ＿ｚ膜のい
ずれかを少なくとも１つ含むことを特徴とする特許請求
の範囲第１項記載の基板。
（５）単結晶Ｓｉ上に格子定数が該Ｓｉと一致する単結
晶絶縁膜をヘテロエピタキシャル成長させることを特徴
とする基板の製造方法。