DE3619740A1 - Verfahren und anordnung zum schutz von abschaltbaren thyristoren - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zum Schutz von abschaltbaren Thyristoren gemäß dem Oberbegriff des Anspruchs 1 sowie auf eine Anordnung zur Durchführung des Verfahrens.

Die Erfindung kann sowohl für einzelne abschaltbare Thyristoren als auch für Stromrichtergeräte mit abschaltbaren Thyristoren eingesetzt werden.

Ein solches Verfahren und eine solche Anordnung zum Schutz von abschaltbaren Thyristoren sind z. B. aus "der elektroniker", Nr. 11/1985, H. Graffert, "Dimensionierungskritische Parameter beim Einsatz von GTO-Thyristoren", Seiten 44 bis 45, bekannt. Das vorgeschlagene Überstromschutz- Prinzip setzt eine Stromerfassung voraus. Bei erkanntem Überstrom soll der Anodenstrom des GTO- Thyristors mit einem negativen Gate-Impuls abgeschaltet werden. Dabei ist zu beachten, daß ein zu hoher Anodenstrom nicht mehr abgeschaltet werden darf, da dies eine Zerstörung des Thyristors zur Folge haben kann. In einem solchen Fall ist der Abschaltbefehl zu unterdrücken und der Überstrom durch eine Schmelzsicherung abzuschalten.

Im bekannten Fall ist in nachteiliger Weise eine Zusatzinduktivität notwendig, die in der Zeit zwischen der Erkennung des Überstroms und dem durch den negativen Gate-Impuls bewirkten Abfall des Anodenstroms den Stromanstieg begrenzt. Diese Induktivität bringt während des normalen Betriebes das Problem des Entmagnetisierens unter Umständen nach jedem Abschaltvorgang mit sich. Darüber hinaus bewirken die Zusatzinduktivitäten Überspannungen beim Abschalten des GTO-Thyristors.

Zur Strommessung werden in der Regel Shunts oder Stromtransformatoren eingesetzt. Eine gemeinsame Stromerfassung für alle Ventile eines Stromrichters ist im allgemeinen unzureichend (z. B. für einen B6-Wechselrichter). Getrennte Stromerfassungen für alle GTO-Thyristoren sind sehr aufwendig, insbesondere wenn das gemessene Signal potentialgetrennt an eine gemeinsame Steuerung übermittelt werden muß.

Zusätzlich erschweren zeitkritische Zustände die Anwendung des bekannten Verfahrens. Durch die allgemeine Notwendigkeit der Potentialtrennung gibt es zusätzliche Verzögerungszeiten bei der Informationsübertragung, die zu ungünstigeren Abschaltbedingungen führen. Insbesondere kann dadurch die Unterdrückung von Abschaltbefehlen im Überstromfall gestört werden, so daß die Zerstörung des GTO-Thyristors durch die Schutzeinrichtung nicht vermieden wird.

Der Erfindung liegt davon ausgehend die Aufgabe zugrunde, ein Verfahren zum Schutz von abschaltbaren Thyristoren der eingangs genannten Art anzugeben, mit dem in einfacher Art und Weise oben aufwendige Zusatzeinrichtungen ein Überstrom erkannt und ausgewertet werden kann. Des weiteren soll eine Anordnung zur Durchführung des Verfahrens angegeben werden.

Diese Aufgabe wird bezüglich des Verfahrens in Verbindung mit den Merkmalen des Oberbegriffs erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst. Die Aufgabe wird bezüglich der Anordnung alternativ durch die im Anspruch 5 und 6 gekennzeichneten Merkmale gelöst.

Die Erfindung macht sich zunutze, daß es durch die physikalischen Eigenschaften eines GTO-Thyristors bei einer gegebenen Gate-Treiberstufe einen festen Zusammenhang zwischen dem abgeschalteten Anodenstrom und der Speicherzeit gibt. Durch die GTO-Eigenschaft, daß die Gate- Kathoden-Spannung dann negativ wird, wenn der Anodenstrom fällt, läßt sich die Dauer der Speicherzeit als einfache Auswertung zweier Spannungszustände bestimmen.

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß die auf einen inneren Kurzschluß auszulegende Zusatzinduktivität vermieden wird. Dieser Störfall (innerer Kurzschluß) muß durch eine Schmelzsicherung geklärt werden. Bei einer normalen Überlast wird der zu hohe Strom erkannt und führt zu einer Fehlermeldung. Bei einem Strom, der nicht mehr durch den GTO-Thyristor abgeschaltet werden kann, wird der GTO-Thyristor wieder eingeschaltet und der Kurzschluß durch eine Schmelzsicherung getrennt.

Der Aufwand für die Stromerfassung beschränkt sich beispielsweise auf zwei logische Gatter. Der Aufwand zur Auswertung beschränkt sich beispielsweise auf einige wenige zusätzliche Gatter.

Das Eingreifen direkt auf der Treiberstufe erlaubt die sofortige Einflußnahme auf den GTO-Thyristor ohne zusätzliche nachteilige Verzögerungszeiten.

Als weiterer Vorteil ist zu vermerken, daß durch die zwar schwache, aber vorhandene Temperaturabhängigkeit dieses Schutzkonzept unterstützt wird, da ein thermisch vorbelasteter GTO-Thyristor größere Speicherzeiten aufweist und dementsprechend die Schutzeinrichtung eher anspricht.

Darüber hinaus erleichtert die Erfindung auch Fehlerdiagnoseverfahren für Stromrichtergeräte mit GTO-Thyristoren und kann selbst zur Strommessung in Stromkreisen mit GTO-Thyristoren herangezogen werden.

Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Es zeigt

Fig. 1 ein Diagramm zur Definition der Speicherzeit eines GTO-Thyristors,

Fig. 2 den GTO-Thyristor mit Beschaltung,

Fig. 3 einen typischen Abschaltvorgang eines GTO-Thyristors,

Fig. 4 ein Diagramm zur Erläuterung des Zusammenhangs zwischen abgeschaltetem Anodenstrom und Speicherzeit bei unterschiedlicher Sperrschichttemperatur,

Fig. 5 ein Diagramm zur Erläuterung des Zusammenhangs zwischen Sperrschichttemperatur und Speicherzeit bei unterschiedlichem abgeschaltetem Anodenstrom,

Fig. 6 eine erste Schaltungsanordnung zur einfachen Ermittlung der Speicherzeit-Pulsdauer,

Fig. 7 ein Impulsdiagramm zur Schaltungsanordnung gemäß Fig. 6,

Fig. 8 eine erste Schaltungsanordnung für den Schutz des GTO-Thyristors,

Fig. 9 Diagramme zur Erläuterung eines abgebrochenen Abschaltversuches,

Fig. 10 eine Anordnung zur Fehlerdiagnose eines Stromrichters,

Fig. 11 eine Schaltungsanordnung zur Stromerfassung mit Hilfe der gemessenen Speicherzeiten,

Fig. 12 eine erste Schaltungsanordnung zur Ermittlung des von der Gate-Kathoden-Spannung abhängigen Signals,

Fig. 13 eine zweite Schaltungsanordnung zur Ermittlung des von der Gate-Kathoden-Spannung abhängigen Signals,

Fig. 14 eine zur Fig. 6 alternative zweite Schaltungsanordnung zur Ermittlung der Speicherzeit- Pulsdauer,

Fig. 15 ein Impulsdiagramm zur Schaltungsanordnung gemäß Fig. 14,

Fig. 16 eine Kurzzeit-Integrierschaltung für die Speicherzeit- Pulsdauer,

Fig. 17 eine zur Fig. 8 alternative zweite Schaltungsanordnung für den Schutz des GTO-Thyristors.

Die Erfindung basiert auf dem Zusammenhang zwischen dem abgeschalteten Anodenstrom I _TQ und der Speicherzeit t _S eines GTO-Thyristors. In Fig. 1 ist ein Diagramm zur Definition der Speicherzeit t _S eines GTO-Thyristors dargestellt. Die Speicherzeit t _S beginnt zum Zeitpunkt, in dem der Gate-Strom I _G negativ wird (Beginn des negativen Gate-Impulses), und endet zum Zeitpunkt, in dem der Anodenstrom I _T den Wert 0,9 · I _TQ erreicht.

In Fig. 2 ist der GTO-Thyristor 1 mit Beschaltung dargestellt. Eine Gate-Ansteuerschaltung 2 (Gate-Treiberstufe) ist mit dem Gate sowie mit der Kathode des GTO-Thyristors 1 verbunden. Es sind der in die Anode des Thyristors fließende Anodenstrom I _T , der in das Gate des Thyristors fließende Gate-Strom I _G sowie die zwischen Kathode und Gate des Thyristors anliegende Gate-Kathoden- Spannung U _GC gezeigt. Auf die in der Kathoden-Zuleitung liegende Schmelzsicherung 3 wird unter Fig. 8 näher eingegangen. Das der Ansteuerschaltung 2 entnehmbare Signal U _av wird unter Fig. 11 behandelt.

In Fig. 3 ist ein typischer Abschaltvorgang eines GTO- Thyristors dargestellt. Es sind die zeitlichen Verläufe des Anodenstroms I _T , des Gate-Stroms I _G , der Gate-Kathoden- Spannung U _GC und des Ansteuersignals S _C für das Gate gezeigt. Das Ansteuersignal S _C ="ein"(High) bedeutet, daß der GTO-Thyristor eingeschaltet ist, während das Ansteuersignal S _C ="aus"(Low) darauf hinweist, daß der Thyristor ausgeschaltet werden soll. Wie bereits erwähnt, beginnt die Speicherzeit, wenn I _G negativ wird, und endet, wenn I _T den Wert 0,9 I _TQ erreicht. Dieser Zeitpunkt stimmt mit demjenigen Zeitpunkt überein, in dem U _GC negativ wird.

In Fig. 4 ist ein Diagramm zur Erläuterung des Zusammenhanges zwischen abgeschaltetem Anodenstrom I _TQ und Speicherzeit t _S bei unterschiedlicher Sperrschichttemperatur ϑ _j eines GTO-Thyristors dargestellt. Für verschiedene Sperrschichttemperaturen ϑ _j des GTO-Thyristors ergeben sich unterschiedliche Kurvenverläufe, und zwar steigt die Speicherzeit t _S mit steigendem abgeschaltetem Anodenstrom I _TQ und mit steigender Sperrschichttemperatur ϑ _j . Zur mathematischen Beschreibung der Kurvenverläufe kann die Gleichung

abgeleitet werden. Der Koeffizient K (j _j ) steigt mit steigender Sperrschichttemperatur ϑ _j , wie im unteren Diagramm der Fig. 4 dargestellt ist. Der Exponent β weist den Wert 0,565 auf. Die angegebenen Kurven können bis zu ϑ _j =125°C und bis zu I _TQ =1000 A extrapoliert werden.

In Fig. 5 ist ein Diagramm zur Erläuterung des Zusammenhanges zwischen der Sperrschichttemperatur ϑ _j und der Speicherzeit t _S dargestellt. Als Parameter dient der abgeschaltete Anodenstrom I _TQ . Wenn man obere Grenzen für den normalen Betrieb des GTO-Thyristors bezüglich maximaler Sperrschichttemperatur und maximalem periodisch abschaltbarem Anodenstrom I _TQM festlegt, beispielsweise beim Punkt X (I _TQM =600 A, ϑ _jmax =75°C), so verursacht ein Überschreiten dieses Arbeitspunktes X entweder in Richtung höherer Ströme I _TQ oder in Richtung höherer Sperrschichttemperaturen ϑ _j stets ein Ansteigen der Speicherzeit t _S . Wenn beim Beispiel gemäß Fig. 5 der Wert der Speicherzeit t _S =6,2 µs überschritten wird, so deutet dies auf eine Störung hin (zu hoher Strom I _TQ <I _TQM oder zu hohe Temperatur ϑ _j <ϑ _jmax ), und es sind Maßnahmen gegen diese Störung einzuleiten, um den GTO-Thyristor vor Zerstörung zu schützen.

In Fig. 6 ist eine erste Schaltungsanordnung zur einfachen Ermittlung der Speicherzeit-Pulsdauer S _P dargestellt (Speicherzeitmessung). Die Schaltung besteht aus einem Inverter 4 und einem UND-Gatter 5. Das dem Inverter 4 zugeleitete Signal S _C für das Gate ist in einfacher Weise meist direkt am Gate eines GTO-Thyristors abgreifbar. Das invertierte Ansteuersignal liegt dem ersten Eingang des UND-Gatters 5 an. Dem zweiten Eingang dieses UND-Gatters 5 wird ein vom Zustand der Gate-Kathoden- Spannung U _GC abhängiges Signal S _GC zugeführt. Das Signal S _GC ist meist ebenfalls wie das Signal S _C direkt verfügbar, da es beispielsweise zur Verriegelung eines GTO-Thyristors eines weiteren Zweiges eines Brückenwechselrichters dient, um einen inneren Kurzschluß des Wechselrichters zu verhindern. Dem Ausgang des UND-Gatters 5 ist die Speicherzeit-Pulsdauer S _P direkt entnehmbar.

In Fig. 7 ist ein Impulsdiagramm zur Schaltungsanordnung gemäß Fig. 6 dargestellt. Es sind das von einer Gate-Ansteuerschaltung 2 vorgegebene Ansteuersignal S _C für das Gate des GTO-Thyristors, das der Gate-Kathoden-Spannung entsprechende Signal S _GC und die Speicherzeit-Pulsdauer S _P dargestellt. Die Speicherzeit t _S beginnt mit der Abfallflanke von S _C und endet mit der Abfallflanke von S _GC , d. h. S _P =H ("High"), wenn S _C =L ("Low") und S _GC =H.

In Fig. 8 ist eine erste Schaltungsanordnung für den Schutz des GTO-Thyristors dargestellt (Auswerte- und Halteschaltung). Die Schaltungsanordnung besteht aus zwei Monoflops 6, 7, zwei UND-Gattern 8, 9 und zwei Flip-Flops 10, 11. Die Speicherzeit-Pulsdauer S _P wird den Takteingängen der Monoflops 6, 7 sowie den jeweils ersten Eingängen der UND-Gatter 8, 9 zugeleitet. In der Grundstellung (das am Eingang des Monoflops anstehende Signal weist den Wert "Low" auf) ist der Wert des Ausgangssignals des Monoflops "High". Bei Aktivierung (S _P =High) geben die Monoflops 6 bzw. 7 während Pulsdauern τ₁ bzw. τ₂ den Wert "Low" ausgangsseitig ab, wobei τ₂≈1,5τ₁. Ausgangsseitig sind die Monoflops 6, 7 an die jeweils zweiten Eingänge der UND-Gatter 8 bzw. 9 angeschlossen. Hierdurch werden die Speicherzeit- Pulsdauern S _P mit den Pulsdauern τ₁, τ₂ der gleichzeitig gestarteten Monoflops verglichen. Die Ausgänge der UND-Gatter 8 b zw. 9 sind jeweils mit den Takteingängen der Flip-Flops 10 bzw. 11 verbunden. Die D- Eingänge beider Flip-Flops 10, 11 sind mit einer Versorgungsspannung V _CC beaufschlagt. Die R-Eingänge der Flip-Flops 10, 11 sind mit einem gemeinsamen Reset-Anschluß 12 verbunden. An den Ausgängen der Flip-Flops 10 bzw. 11 können Störsignale S _{F 1} bzw. S _{F 2} abgegriffen werden.

Der erste, aus den Bauteilen 6, 8 und 10 bestehende Ast der Schaltung dient zum Erkennen eines abgeschalteten Stromes I _TQ , der größer war als der maximale, periodisch abschaltbare Anodenstrom I _TQM , d. h., zur Überwachung der unter Fig. 5 erwähnten oberen Grenze für die Speicherzeit, z. B. des Wertes der Speicherzeit t _S =6,2 µs. Der Wert der Pulsdauer des Monoflops 6 ist für dieses Beispiel auf τ₁=6,2 µs einzustellen. Überschreitet die durch die Bauteile 4, 5 erfaßte Speicherzeit-Pulsdauer S _P die Pulsdauer τ₁, so wird das Flip-Flop 10 über das Monoflop 6 und das UND-Gatter 8 aktiviert und gibt das Störsignal S _{F 1} ab. Bei Auftreten des Störsignals S _{F 1} wird der eingeleitete Ausschaltprozeß des GTO-Thyristors fortgesetzt, und die den GTO-Thyristor enthaltende Stromrichteranlage wird außer Funktion gesetzt, da der abgeschaltete Anodenstrom I _TQ den maximalen, periodisch abschaltbaren Anodenstrom I _TQM überschritten hat. Durch ein Signal am Reset-Anschluß 12 kann die Stromrichteranlage wieder eingeschaltet werden.

Der zweite, aus den Bauteilen 7, 9 und 11 bestehende Ast der Schaltung schützt den GTO-Thyristor vor Ausschaltfehlern, d. h., sie dient zum Erkennen eines sehr hohen abgeschalteten Anodenstroms I _TQ <I _TCM (I _TCM =maximaler, abschaltbarer Anodenstrom), dessen weitergeführte Abschaltung zur Zerstörung des GTO-Thyristors führen würde und schützt damit den GTO-Thyristor vor Ausschaltfehlern, indem bei I _TQ <I _TCM der eingeleitete Ausschaltprozeß des GTO-Thyristors nicht fortgesetzt, sondern im Gegenteil eine Wiedereinschaltung des Thyristors bewirkt wird. Im einzelnen gilt folgendes:

Überschreitet die Speicherzeit-Pulsdauer t _S die Pulsdauer τ₂ des Monoflops 7, so wird das Flip-Flop 11 über das Monoflop 7 und das UND-Gatter 9 aktiviert und gibt das Störsignal S _{F 2} ab. Bei Auftreten des Störsignals S _{F 2} wird der Ausschaltprozeß des GTO-Thyristors unterbrochen, eine Wiedereinschaltung des GTO-Thyristors bewirkt und anschließend die Stromrichteranlage abgeschaltet. Der hohe Strom durch den GTO-Thyristor muß durch die in Fig. 2 gezeigte, sehr flinke Schmelzsicherung 3 abgeschaltet werden. Die verwendete Sicherung muß ein wesentlich kleineres Schmelzintegral als der GTO-Thyristor aufweisen. Nach Auswechselung der Sicherung 3 und Behebung des Fehlers kann die Stromrichteranlage durch ein Signal am Reset-Anschluß 12 wieder eingeschaltet werden.

In Fig. 9 ist ein derartiger abgebrochener Abschaltversuch eines Thyristors im Strom-Zeit-Diagramm dargestellt. Die während des eingeleiteten Abschaltprozesses des GTO-Thyristors gemessene Speicherzeit-Pulsdauer S _P überschreitet dabei die Pulsdauer τ₂ des Monoflops 7, was zur Wiedereinschaltung des GTO-Thyristors führt. Im oberen Diagramm der Fig. 9 ist der besonders interessierende Bereich der zeitlichen Verläufe von I _T und I _G mit gedehnter Zeitbasis dargestellt. Wie zu erkennen ist, bleibt der Anodenstrom I _T weitestgehend unbeeinflußt vom Abschalt-Wiedereinschalt-Vorgang. Nach Erreichen des maximalen Schmelzintegrals ∫i²dt der Sicherung schmilzt die Sicherung 3. Das Integral ∫i²dt des Anodenstroms ist über die Gesamtzeit des Vorgangs zu berechnen. Es muß wesentlich kleiner als das für den GTO- Thyristor erlaubte Integral ∫i²dt sein. Auf diese Art und Weise übersteht der GTO-Thyristor den geschilderten Abbruchversuch, und lediglich die wesentlich billigere Schmelzsicherung muß ausgewechselt werden.

Allgemein ist das beschriebene Schutzverfahren darauf angewiesen, einen Abschaltvorgang in einem GTO-Thyristor on-line auszuwerten. Es ist nicht möglich und auch nicht beabsichtigt, einen Überstrom sofort dann zu erkennen, wenn er durch Überschreiten einer Grenze zum Überstrom wird und sofort eine Notabschaltung einzuleiten, da auf die Notabschaltung in diesem Augenblick wegen der sonst notwendigen unerwünschten Zusatzinduktivitäten unbedingt verzichtet werden soll. Das beschriebene Schutzverfahren erkennt zweifelsfrei während des Abschaltens die Zustände, in denen ein Überstrom vom GTO-Thyristor ohne Schaden am Stromrichtergerät abgeschaltet wurde, und es schützt den GTO-Thyristor für den Fall, daß der Überstrom nicht mehr abgeschaltet werden kann, durch Wiedereinschalten. Dabei muß anschließend eine Sicherung gewechselt werden. Dieser Störzustand kommt im allgemeinen durch zwei Fehler zustande, entweder durch Defekt eines GTO-Thyristors in einem Wechselrichterzweig oder durch Kurzschluß eines GTO-Thyristors durch äußere Einflüsse (z. B. Schraubenschlüssel überbrückt Wechselrichterausgänge).

Durch die Abgabe der Störsignale S _{F 1}, S _{F 2} bzw. durch die Erfassung der Speicherzeit-Pulsdauer S _P ergeben sich weitere, in den Fig. 10 bzw. 11 angedeutete Möglichkeiten.

In Fig. 10 ist eine Anordnung zur Fehlerdiagnose des gesamten, mit GTO-Thyristoren versehenen Stromrichtergerätes dargestellt. Es ist eine aus den einzelnen Zweigen R 1, R 2, S 1, S 2, T 1, T 2 bestehende Drehstrombrückenschaltung gezeigt, die an zwei Gleichspannungspole 13, 14 angeschlossen ist. Zwischen den Gleichspannungspolen 13, 14 ist ein Stützkondensator 15 angeordnet. Die Drehstromanschlüsse sind mit R, S, T bezeichnet. Als übergeordnete Einrichtung für die GTO-Thyristoren aller Zweige ist ein Mikroprozessor 16 vorgesehen. Die Gate-Ansteuerschaltungen der GTO-Thyristoren der einzelnen Zweige senden auftretende Signale S _{F 1}, S _{F 2} sowie gegebenenfalls die Ansteuersignale S _C zur Rückmeldung an den Mikroprozessor 16. Alternativ kann der Mikroprozessor 16 die Ansteuersignale S _C auch selbst aussenden. Nach Auftreten derartiger Störsignale S _{F 1}, S _{F 2} startet der Mikroprozessor 16 eine Fehlersuchroutine, bei der alle generierten Signale S _{F 1}, S _{F 2} ausgewertet und eventuell zusätzlich mit den dazugehörigen Ansteuersignalen S _C des zu betrachtenden Zeitraumes verglichen werden. Es sind drei Zustände möglich:

I _TQ I _TQM
I _TQM < I _TQ I _TCM S _{F 1} ∧
I _TQ < I _TCM S _{F 2}

Die ermittelte Konfiguration dieser Zustände erlaubt es, den Überlaststrom zurückzuverfolgen. Nach Ermittlung und Beseitigung der Fehlerursache übernimmt der Mikroprozessor 16 einen erneuten Versuch, die Anlage zu starten, zumindest dann, wenn kein Singal S _{F 2} aufgetreten ist.

Alternativ hierzu können auch logische Hardware-Schaltungen anstelle des Mikroprozessors für die Fehlerdiagnose eingesetzt werden.

In Fig. 11 ist eine Schaltungsanordnung dargestellt, die die gemessene Speicherzeit-Pulsdauer S _P zur Stromerfassung heranzieht und sich somit allgemein zur Strommessung in Stromkreisen mit GTO-Thyristoren eignet. Bei dieser Schaltung wird ausgenutzt, daß sich bei gut geglätteten Ausgangsströmen die abgeschalteten Anodenströme nur unwesentlich vom Ausgangsstrom bzw. Laststrom unterscheiden. Die von den abgeschalteten Strömen I _TQ abhängigen Speicherzeit-Pulsdauern S _P werden auf einen Mittelwertbildner gegeben, der dementsprechend den durchschnittlichen Wert der gerade abgeschalteten Ströme als Ausgangswert U _av ausgibt. In Fig. 2 ist angedeutet, daß die Gate-Ansteuerschaltung 2 selbst mit dieser Schaltungsanordnung zur Stromerfassung bestückt sein kann und demgemäß das Signal U _av entsprechend dem Ausgangsstrom abgibt.

Der Mittelwertbildner selbst besteht aus einem Operationsverstärker 18, dessen positiver Eingang mit einem Widerstand 17 und einem gegen Masse geschalteten Kondensator 19 beschaltet und dessen negativer Eingang mit dem Abgriff eines Potentiometers 20 verbunden ist. Die erste bzw. zweite Anschlußklemme des Potentiometers 20 liegen an Masse bzw. am Ausgang des Operationsverstärkers 18. Die Speicherzeit-Pulsdauern S _P werden dem Widerstand 17 zugeführt, während das dem zu messenden Strom entsprechende Signal U _av am Ausgang des Operationsverstärkers 18 ansteht.

In Fig. 12 ist eine erste Schaltungsanordnung zur Ermittlung des Signals S _GC aus der Gate-Kathoden-Spannung U _GC des Thyristors 1 dargestellt. Es ist ein Operationsverstärker 21 zu erkennen, der mittels Widerständen 22 bis 25 zu einem Differenzverstärker geschaltet ist. Eingangsseitig ist dieser Differenzverstärker mit dem Gate und der Kathode des GTO-Thyristors 1 verbunden, ausgangsseitig gibt er ein von der momentanen Spannung U _GC abhängiges Signal an den negativen Eingang eines Komparators 26 ab. Der positive Eingang des Komparators 26 wird mit einer Vergleichsspannung U _V beaufschlagt. Dem Komparator 26 ist ausgangsseitig das Signal S _GC entnehmbar. Durch den Komparator 26 werden eine definierte Umschaltschwelle ("Low-High") gebildet und gleichzeitig eine Inversion der Spannung U _GC gewährleistet.

In Fig. 13 ist eine zweite Schaltungsanordnung zur Ermittlung des von der Gate-Kathoden-Spannung U _GC abhängigen Signals S _GC dargesterllt. Es ist ein Schmitt-Trigger ST zu erkennen, der eingangsseitig mit dem Gate des GTO-Thyristors 1 verbunden ist, der mit Massepotential und der Treiber-Versorgungsspannung U _T beaufschlagt wird und der ausgangsseitig das Signal S _GC abgibt. Die Kathode des Thyristors 1 liegt ebenfalls auf Massepotential. Die Signalverarbeitung erfolgt auf dem negativen Potential der Gate-Treiberversorgung.

In Fig. 14 ist eine zur Fig. 6 alternative zweite Schaltungsanordnung zur Ermittlung der Speicherzeit-Pulsdauer S _P dargestellt. Dabei werden den beiden Eingängen eines EX-OR-Gatters 27 die Signale S _GC und S _C zugeführt. Das Signal S _GC wird daneben auch zum ersten Eingang eines UND-Gatters 28 geleitet. Der zweite Eingang dieses UND- Gatters 28 wird mit dem Ausgangssignal S _GC ⊕ S _C des EX- OR-Gatters 27 beaufschlagt. Dem Ausgang des UND-Gatters 28 ist die Speicherzeit-Pulsdauer S _P entnehmbar.

In Fig. 15 ist ein Impulsdiagramm zur Schaltungsanordnung gemäß Fig. 14 dargestellt. Es sind die Signale S _C und S _GC , das vom EX-OR-Gatter 27 erzeugte Signal S _C ⊕ S _GC sowie die gebildete Speicherzeit-Pulsdauer S _P dargestellt. Das EX-OR-Gatter 27 erzeugt immer dann einen Impuls, wenn die Signale S _C und S _GC verschieden sind. So können die Verzögerungszeiten zwischen dem Auftreten des Ansteuersignals S _C und seiner Ausführung sowohl beim Einschalten als auch beim Ausschalten des GTO-Thyristors angezeigt werden. Das UND-Gatter 28 dient dem Zweck, die beim Ausschalten des GTO-Thyristors auftretende Verzögerungszeit zu separieren. Diese separierte Verzögerungszeit ist mit der Speicherzeit-Pulsdauer S _P identisch. Da, wie bereits unter Fig. 6 erwähnt, meist beide Signale S _C , S _GC direkt verfügbar sind, läßt sich die Erfassung der Speicherzeit-Pulsdauer mit lediglich zwei zusätzlichen logischen Gattern bewerkstelligen.

Um eine Spannung zu erhalten, die proportional zum abgeschalteten Anodenstrom I _TQ ist, muß die Speicherzeit- Pulsdauer S _P integriert werden. In Fig. 16 ist beispielhaft eine Kurzzeit-Integrierschaltung für die Speicherzeit- Pulsdauer dargestellt. Die Speicherzeit-Pulsdauer S _P wird über einen Widerstand 29 an den positiven Eingang eines Operationsverstärkers 32 geführt. Der negative Eingang des Operationsverstärkers 32 liegt an Masse. Zwischen dem Ausgang und dem positiven Eingang des Operationsverstärkers 32 ist ein Kondensator 31 mit parallelgeschaltetem Widerstand 30 angeordnet. Am Ausgang des Operationsverstärkers 32 steht die dem abgeschalteten Anodenstrom I _TQ proportionale Spannung V₁ an. Bei der Dimensionierung der Bauteile 29, 30 und 31 ist zu beachten, daß die Spannung V₁ bei der maximalen Pulslänge von S _P einen vorgebbaren Wert nicht überschreitet. Der Kondensator 31 soll durch den Widerstand 30 während der restlichen Schaltperiode des Thyristors entladen werden, ohne daß der Widerstand 30 jedoch einen wesentlichen Einfluß auf die Integration selbst hat.

In Fig. 17 ist eine zur Fig. 8 alternative zweite Schaltungsanordnung für den Schutz des GTO-Thyristors dargestellt, wobei die mit Hilfe der Kurzzeit-Integrierschaltung nach Fig. 16 gewonnene Spannung V₁ mit zwei unterschiedlichen Schwellspannungen V _{Th 1}, V _{Th 2} verglichen wird. Die Schwellspannung V _{Th 1} wird dem ersten Eingang eines Komparators 33 und die Schwellspannung V _{Th 2} dem ersten Eingang eines Komparators 34 zugeleitet. Den jeweils zweiten Eingängen der Komparatoren 33, 34 liegt die zum abgeschalteten Anodenstrom I _TQ proportionale Spannung V₁ an. Die Ausgänge der Komparatoren 33 bzw. 34 sind mit Sample and Hold-Schaltungen 35 bzw. 36 verbunden, denen die Störsignale S _{F 1} bzw. S _{F 2} entnehmbar sind. Zum Zurücksetzen der Sample and Hold-Schaltungen 35, 36 nach einer Störmeldung sind diese mit einem gemeinsamen Reset-Anschluß 37 verbunden.

Für den Überlastschutz wird die Schwellspannung V _{Th 1} so gewählt, daß sie während des normalen Betriebes von der Spannung V₁ nicht erreicht wird. Bei Auftreten einer Überlast (I _TQ <I _TQM ) übersteigt die Spannung V₁ jedoch die Schwellspannung V _{Th 1}, und das Störsignal S _{F 1} wird gesetzt. Es ist vorteilhaft, daß sich die Speicherzeit mit höherer Sperrschichttemperatur vergrößert, denn dadurch wird bei erhöhter Temperatur bereits bei kleineren Anodenströmen eine Überlast angezeigt.

Für den Schutz des GTO-Thyristors vor Abschaltfehlern wird für die Schwellspannung V _{Th 2} ein Wert gewählt, der dem maximalen, abschaltbaren Anodenstrom I _TCM entspricht. Wenn dieser Wert durch die Spannung V₁ erreicht bzw. überschritten wird, bedeutet dies, daß der über den GTO-Thyristor fließende Anodenstrom so hoch ist, daß die Fortführung des Abschaltprozesses höchstwahrscheinlich zur Zerstörung des Thyristors führt. In diesem Fall wird das Störsignal S _{F 2} gesetzt, d. h., der Thyristor wird wieder eingeschaltet, und die vorzusehende Sicherung schmilzt durch.

Claims (16)

1. Verfahren zum Schutz von abschaltbaren Thyristoren gegen Zerstörung durch Überstrom, dadurch gekennzeichnet, daß als Maß für den abgeschalteten Anodenstrom die zwischen dem Beginn des Abschaltbefehls und dem Beginn der Abschaltausführung auftretende Speicherzeit (t _S ) gemessen und ausgewertet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzeit (t _S ) durch Vergleich des Ansteuersignals (S _C ) für das Gate mit einem von der Gate- Kathoden-Spannung (U _GC ) abhängigen Signal (S _GC ) ermittelt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Störsignal (S _{F 1}) abgegeben und der Abschaltprozeß fortgesetzt wird, wenn der aus der Speicherzeit- Pulsdauer (S _P ) ermittelte abgeschaltete Anodenstrom (I _TQ ) größer als der maximale periodisch abschaltbare Anodenstrom (I _TQM ) und kleiner als der maximale, abschaltbare Anodenstrom (I _TCM ) ist.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Störsignal (S _{F 2}) abgegeben und der Thyristor erneut gezündet wird, wenn der aus der Speicherzeit- Pulsdauer (S _P ) ermittelte abgeschaltete Anodenstrom (I _TQ ) größer als der maximale, abschaltbare Anodenstrom (I _TCM ) ist.

5. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein UND-Gatter (5) vorgesehen ist, dessen erster Eingang über einen Inverter (4) mit dem Ansteuersignal (S _C ) für das Gate und dessen zweiter Eingang mit dem von der Gate- Kathoden-Spannung abhängigen Signal (S _GC ) beaufschlagt werden, wobei dem Ausgang des UND-Gatters (5) die Speicherzeit-Pulsdauer (S _P ) entnehmbar ist (Fig. 6).

6. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein EX-OR-Gatter (27) vorgesehen ist, dessen zwei Eingänge mit dem Ansteuersignal (S _C ) für das Gate und mit dem von der Gate-Kathoden-Spannung abhängigen Signal (S _GC ) beaufschlagt werden und das ausgangsseitig an den ersten Eingang eines UND-Gatters (28) angeschlossen ist, an dessen zweiten Eingang das von der Gate-Kathoden-Spannung abhängige Signal (S _GC ) liegt und dessen Ausgang die Speicherzeit-Pulsdauer (S _P ) entnehmbar ist (Fig. 14).

7. Anordnung nach den Ansprüchen 5 oder 6, dadurch gekennzeichnet, daß die Speicherzeit-Pulsdauern (S _P ) mit den Pulsdauern (τ₁, τ₂) von gleichzeitig gestarteten Monoflops (6, 7) verglichen werden, wobei die Pulsdauern des Monoflops so gewählt sind, daß sie den zu erwartenden Speicherzeit-Pulsdauern (S _P ) bei maximalem, periodisch abschaltbarem Anodenstrom (I _TQM ) bzw. bei maximalem, abschaltbarem Anodenstrom (I _TCM ) entsprechen (Fig. 8).

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß UND-Gatter (8, 9) vorgesehen sind, deren Eingänge mit der Speicherzeit-Pulsdauer (S _P ) bzw. mit den Ausgangssignalen der Monoflops (6, 7) beaufschlagt werden und die ausgangsseitig über Flipflops (10, 11) rücksetzbare Störsignale (S _{F 1}, S _{F 2}) abgeben (Fig. 8).

9. Anordnung nach den Ansprüchen 5 oder 6, dadurch gekennzeichnet, daß mit Hilfe eines Kurzzeitintegrators (29 bis 32) aus der Speicherzeit-Pulsdauer (S _P ) eine zum abgeschalteten Anodenstrom (I _TQ ) proportionale Spannung (V₁) gebildet wird, die mittels Komparatoren (33, 34) mit Schwellspannungen (V _{Th 1}, V _{Th 2}) vergleichbar ist, wobei die Schwellspannungen (V _{Th 1}, V _{Th 2}) so gewählt sind, daß sie bei Auftreten des maximalen, periodisch abschaltbaren Anodenstroms (I _TQM ) bzw. des maximalen, abschaltbaren Anodenstroms (I _TCM ) von der aus der Speicherzeit- Pulsdauer (S _P ) abgeleiteten Spannung (V₁) gerade erreicht werden (Fig. 16, 17).

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Komparatoren (33, 34) mit Sample and Hold- Schaltungen (35, 36) verbunden sind, die rücksetzbare Störsignale (S _{F 1}, S _{F 2}) abgeben (Fig. 17).

11. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß ein Differenzverstärker (21 bis 25) mit nachgeschaltetem Komparator (26) zur Bildung des Signals (S _GC ) in Abhängigkeit der Gate-Kathoden- Spannung (U _GC ) dient (Fig. 12).

12. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erzeugten Störsignale (S _{F 1}, S _{F 2}) durch eine übergeordnete Einrichtung gesammelt und zur Fehlerdiagnose ausgewertet werden.

13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß zusätzlich die dem Gate zugeleiteten Ansteuersignale (S _C ) für die Fehlerdiagnose herangezogen werden.

14. Anordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß ein Mikroprozessor (16) zur Fehlersuche herangezogen wird (Fig. 10).

15. Anordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß eine logische Hardware-Schaltung zur Fehlersuche herangezogen wird.

16. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zur Ermittlung des Laststroms die Speicherzeit-Pulsdauern (S _P ) auf einen Mittelwertbildner (17 bis 20) gegeben werden, der den Mittelwert (U _av ) der gerade abgeschalteten Anodenströme (I _TQ ) ausgangsseitig abgibt (Fig. 11).