DE3587383T2

DE3587383T2 - Integrierte Schaltung für Grenzwertprüfung.

Info

Publication number: DE3587383T2
Application number: DE85308673T
Authority: DE
Inventors: Ole H Moller
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1984-11-29
Filing date: 1985-11-28
Publication date: 1993-12-09
Anticipated expiration: 2005-11-29
Also published as: US4760374A; EP0186974A2; DE3587383D1; JPS61131036A; EP0186974B1; ATE90161T1; EP0186974A3

Description

Die Erfindung betrifft generell eine digitale IC- Schaltung, die 16-Bit-Daten-Werte mit Unter- und Obergrenzen vergleicht, und insbesondere eine Einzelchip-Schaltung, die Zahlen wahlweise in der vorzeichenlosen Schreibweise oder der vorzeichenbehafteten Zweierkomplementschreibweise vergleichen kann, ohne daß im Vergleich zu einer Einrichtung, die ausschließlich mit vorzeichenlosen oder ausschließlich mit vorzeichenbehafteten Zahlen arbeitet, ein Geschwindigkeitsverlust auftritt.
Bei vielen Anwendungen müssen digitale Daten mit programmierbaren unteren oder oberen Zahlenwerten verglichen werden. Beispielsweise kann ein Computer einen virtuellen Speicher verwenden, in dem ein wählbarer zusammenhängender Teil des virtuellen Speichers in einen Direktzugriffsspeicher (RAM) abgebildet wird, der verhältnismäßig schnellere Lese/ Schreib-Zugriffszeiten aufweist. Bei dem meisten der Instruktionen, denen der Computer unterzogen wird, werden Stellen innerhalb des schnellen RAM adressiert, wobei jedoch bei bestimmten, relativ selten auftretenden Instruktionen, etwa zum Laden und Speichern, irgendeine Stelle innerhalb des virtuellen Speichers adressiert werden kann. Deshalb wird eine Einrichtung benötigt, die in Echtzeit arbeiten kann, um Zahlenwerte, in diesem Fall Adressen, zu erkennen, die außerhalb eines Paares numerischer Grenzen fallen.
Nach dem Stand der Technik sind solche Grenzprüfeinrichtungen mit diskreten IC-Einrichtungen mit mittelintegrierter Technik (MSI) konstruiert worden; in einem Fall handelt es sich um eine 16-Bit-Prüfeinrichtung, die aus vier 8-Bit-Registern und vier 8- Bit-Komparatoreinrichtungen besteht. Dieser Ansatz ist aus mehreren Gründen unvorteilhaft; der Hauptgründe liegen in den Kosten der einzelnen Komponenten gegenüber denjenigen eines Einzelchip-Bauteils und dem großen Platinenbereich, der von einer Anzahl einzelner Bauteile verbraucht wird.
Andere unerwünschte Eigenschaften des herkömmlichen, mit diskreten Bauteilen arbeitenden Ansatzes sind der hohe Energieverbrauch, die Herstellungskosten bei der gegenseitigen Verbindung der Anschlußstifte der einzelnen Bauteile, die Ausbreitungsverzögerungen zwischen den einzelnen Bauteilen und die inhärente geringere Zuverlässigkeit der Mehrfachchip- Verwendung im Vergleich zur Einzelchip-Version.
Zudem wurde durch die Verwendung von einzelnen Bauteilen jede Anwendung einer Grenzprüfeinrichtung zu einem speziell auf den Kunden zugeschnittenen Projekt mit den sich daraus ergebenden Design- und Entstörungskosten.
US-A-3 601 804 offenbart eine digitale Komparatoreinrichtung zur Verwendung bei einer automatischen Prüfeinrichtung zur Prüfung, ob eine gemessene binäre Antwort von einem Prüfobjekt innerhalb vorbestimmter binärer Grenzen liegt. Die Komparatoreinrichtung hat drei Ausgänge zur Angabe, ob der Meßwert über der Obergrenze, unter der Untergrenze bzw. zwischen den beiden Grenzen liegt.
Nach Anspruch 1 von US-A-3 601 804 ist eine Digital- Grenzprüfeinrichtung bekannt, die auf ein zu vergleichendes numerisches Mehrfachbit-Datenwort reagiert und aufweist: eine Einrichtung zum Empfangen und Speichern eines numerischen Untergrenzen-Mehrfachbit-Datenwortes und eines numerischen Obergrenzen-Mehrfachbit-Datenwortes; und eine Einrichtung, um an einem ersten Ausgang ein Signal zu erzeugen, das angibt, ob das zu vergleichende Datenwort in einem ersten numerischen Verhältnis zu dem Untergrenzen-Datenwort steht, um an einem zweiten Ausgang ein Signal zu erzeugen, das angibt, ob das zu vergleichende Datenwort in einem zweiten numerischen Verhältnis zu dem Obergrenzen-Datenwort steht, und um an einem dritten Ausgang ein Signal zu erzeugen, das angibt, ob das zu vergleichende Datenwort in einem dritten numerischen Verhältnis zu den Untergrenzen- und Obergrenzen-Datenwörtern steht.
Eine als Einzelchip-IC-Schaltung ausgebildete Digital-Grenzprüfeinrichtung nach der vorliegenden Erfindung ist in Anspruch 1 aufgeführt.
Eine als Einzelchip ausgebildete 16-Bit-Grenzprüfeinrichtung nach der Erfindung kann mit einem Drittel des Kostenaufwandes des herkömmlichen, auf Einzelbauteilen basierenden Ansatzes hergestellt werden, wobei ein Achtel des Platinenraumes des herkömmlichen Ansatzes verwendet wird.
Die Einzelchip-Grenzprüfeinrichtung erfordert lediglich ein Zehntel der Energie der herkömmlichen Grenzprüfeinrichtung und bewirkt eine 20prozentige Verbesserung der Zykluszeiten. Die gegenseitige Verbindung der über 100 Stifte, die bei dem auf Einzelbauteilen basierenden herkömmlichen Ansatz verwendet werden, wird beträchtlich reduziert, da die Einzelchip-Grenzprüfeinrichtung lediglich 28 Stifte erfordert.
Die Einzelchip-Grenzprüfeinrichtung kann entweder in einer vorzeichenlosen Betriebsart, die imstande ist zur Verarbeitung von Daten im Bereich von 0 bis 2¹&sup6;-1, oder in einer vorzeichenbehafteten Betriebsart betätigt werden, die imstande ist zur Verarbeitung von Daten im Bereich von -2¹&sup5; bis +2¹&sup5;-1. Die Betriebsart wird durch ein Signal gewählt, das an einen Anschlußstift der Grenzprüfeinrichtung angelegt wird. Ein gemeinsam benutzter, 16-Bit-breiter Eingangsdatenbus empfängt die Unter- und Obergrenzwerte, die dann bei Empfang von Lade-Unter- und Lade- Ober-Signalen in die Unter- und Obergrenzen-On-Chip- Register geladen werden. Ferner werden Datenwerte, die mit diesen Grenzwerten verglichen werden sollen, an den gemeinsamen Datenbus angelegt.
Ein neues Merkmal der Grenzprüfeinrichtung gestattet das Prüfen entweder vorzeichenloser oder vorzeichenbehafteter Zweierkomplementzahlen, wie sie beschrieben wurden, ohne im Vergleich zu einer Grenzprüfeinrichtung, die nur einen Typ von Zahlen bearbeiten kann, eine zusätzliche Verzögerung zu verursachen.
Die Grenzprüfeinrichtung kann problemlos in Kaskade geschaltet werden, um eine Grenzprüfeinrichtung zu erhalten, die zum Prüfen von Werten mit erweiterter Präzision imstande ist.
Die Zeichnungen sind lediglich als exemplarisch zu verstehen.
Fig. 1 zeigt eine 16-Bit-Grenzprüfeinrichtung nach der Erfindung,
Fig. 2 ist ein Logikdiagramm einer Komparatoreinrichtung in der Prüfeinrichtung von Fig. 1, und
Fig. 3 zeigt zwei Grenzprüfeinrichtungen, miteinander verbunden sind, um eine 32-Bit- Grenzprüfeinrichtung zu bilden.
In Fig. 1 empfängt die Grenzprüfeinrichtung 10 16- Bit-Datenwörter an einem Satz von sechzehn Dateneingangsanschlüssen DATA-IN&sub0;&submin;&sub1;&sub5;. Die Dateneingangsanschlüsse sind über einen 16-Bit-Datenbus 20 mit einem Untergrenzen-Register 22, einem Obergrenzen-Register 24, einem Unter-Komparator 26 und einem Ober- Komparator 28 verbunden. Der 16-Bit-Datenbus 20 wird von den Registern 22 und 24 und den Komparatoren 26 und 28 gemeinsam benutzt, so daß die Signale, die die zu vergleichende 16-Bit-Zahl und die die oberen und unteren Vergleichsgrenzen repräsentierenden 16- Bit-Zahlen repräsentieren, in die Dateneingangsanschlüsse der Grenzprüfeinrichtung 10 eingegeben und zu dem betreffenden Element darin geleitet werden können.
Das Untergrenzen-Register 22 empfängt auf der Signalleitung 30 eine Lade-Untergrenzen-Registersignal, das an einen Lade-Unter(LOAD-LOWER)-Anschluß der Grenzprüfeinrichtung 10 angelegt wird. Ein 16- Bit-Signal, das an die Anschlüsse DATA-IN&sub0;&submin;&sub1;&sub5; der Grenzprüfeinrichtung 10 angelegt wird, wird über den Bus 20 einem invertierten Eingang eines Untergrenzen-Registers 22 angelegt, und bei Zufuhr des Lade- Untergrenzen-Registersignals werden die 16-Bit-Komplementär-Signale in dem Register 22 empfangen und gespeichert. Das Untergrenzen-Register 22 empfängt ferner einen Taktimpuls, der einem Taktanschluß (CLK) der Grenzprüfeinrichtung 10 zugeführt und über die Signalleitung 22 an das Register 22 übermittelt wird. Das in das Register 22 geladene 16-Bit-Wort ist beim Eintreffen des nächsten Taktimpulses an einem 17-Bit-Ausgang des Registers 22 verfügbar. Das 17-Bit-Ausgangssignal des Registers 22 bleibt unverändert bis zu dem Taktimpuls, der als nächstes auf das Anlegen eines weiteren Lade-Untergrenzen-Registersignals folgt.
Das 17-Bit-Ausgangssignal des Registers 22 besteht aus dem (Komplementär-) Wert jedes der in dem Register 22 empfangenen und gespeicherten Niedrigwert- 15-Bit-Komplementär-Signale, plus dem Wahr- und Komplementär-Wert des darin empfangenen und gespeicherten Signals mit dem signifikantesten Bit (msb). Die siebzehn Ausgangssignale werden über den Bus 34 dem Unter-Komparator 26 zugeführt.
Auf ähnliche Weise wie oben beschrieben empfängt das Obergrenzen-Register 24 auf einer Signalleitung 36 ein Lade-Obergrenzen-Registersignal, das an einen Lade-Ober (LOAD-UPPER) -Anschluß der Grenzprüfeinrichtung 10 angelegt wird. Ein 16-Bit-Signal, das an die Anschlüsse DATA-IN&sub0;&submin;&sub1;&sub5; der Prüfeinrichtung 10 angelegt wird, wird wie oben im. Zusammenhang mit dem Register 22 beschrieben (in Wahr-Werten) geleitet. Bei Empfang des nächstfolgenden Taktimpulses, der dem CLK- Anschluß der Grenzprüfeinrichtung 10 zugeführt wird, werden die 17-Bit-Ausgangssignale des Obergrenzen- Registers 24, die Wahr-Werte jedes der Niedrigwert- Bits, plus der Wahr- und Komplementär-Werte des msb über einen Bus 38 dem Ober-Komparator 28 zugeführt.
Zusätzlich zu den die untere Grenze repräsentierenden 17-Bit-Signalen empfängt der Unter-Komparator 26 ein 17-Bit-Signal, das die 16-Bit-Wahr-Signale auf dem Datenbus 20 und das Ein-Bit-Komplementär-Signal des msb auf dem Datenbus 20 repräsentiert. In ähnlicher Weise empfängt der Ober-Komparator 28 zusätzlich zu den die Obergrenze repräsentierenden 17- Bit-Signalen an einem invertierten Eingang das 16- Bit-Signal auf dem Datenbus 20 und das Ein-Bit-Wahr- Signal des msb auf dem Datenbus 20.
Der Unter-Komparator 26 empfängt ferner ein Signal Carry-zero-low (C0,L), das einem Anschluß CARRY-IN- LOWER der Grenzprüfeinrichtung 10 zugeführt und von dieser über eine Signalleitung 40 geleitet wird. Der Ober-Komparator 28 empfängt ein Signal Carry-zeroupper (C0,U), das einem Anschluß CARRY-IN-UPPER der Grenzprüfeinrichtung 10 zugeführt und von dieser über eine Signalleitung 42 geleitet wird. Die Komparatoren 26 und 28 empfangen ferner ein Bezeichnungsbetriebsartsignal, das einem Anschluß SIGNED der Grenzprüfeinrichtung 10 zugeführt und von dieser über eine Signalleitung 44 geleitet wird.
Der Unter-Komparator 26 erzeugt auf der Signalleitung 46 ein Komplementär-Carry-sixteen-lower - Signal, das über einen Inverter 47 einem Anschluß LOWER-OUT der Grenzprüfeinrichtung 10 zugeführt und zu einem ersten Komplementär-Eingang eines UND-Gatters 50 geleitet wird. Der Ober-Komparator 28 erzeugt auf der Signalleitung 48 ein Komplementär-Carry-sixteen-upperΨ-Signal, das über einen Inverter 49 einem Anschluß UPPER-OUT der Grenzprüfeinrichtung 10 zugeführt und zu einem zweiten Eingang des UND-Gatters 50 geleitet wird. Der invertierte Ausgang des UND-Gatters 50 ist mit einem Ausgangsanschluß OUT-OF-BOUNDS der Grenzprüfeinrichtung 10 verbunden.
Die Signale und , die an den Ausgängen der Komparatoren 26 bzw. 28 erzeugt werden, sind den Signalen C0,L und C0,U zugeordnet, die den Anschlüssen CARRY-IN-LOWER bzw. CARRY-in-UPPER zugeführt werden, wie die nachstehende Tabelle I zeigt. TABELLE I Betrieb der Grenzprüfeinrichtung Signale an den Eingängen Signale an den Ausgängen HIGH Iff. CARRY-IN LOWER-OUT UPP-OUT BOUNDS LOW HIGH
Gemäß Tabelle I beziehen sich die Eintragungen in den mit LOWER-OUT bezeichneten Spalten auf die Bedingungen, die zwischen dem aktuellen Inhalt des Untergrenzen-Registers 22, in Tabelle I mit "L" bezeichnet, und dem aktuellen Wert herrschen müssen, der den Anschlüssen DATA-IN&sub0;&submin;&sub1;&sub5; zugeführt wird, in Tabelle I mit "D" bezeichnet, um zu bewirken, daß an dem Unter-Komparator 26 ein Signal erzeugt wird und folglich ein Signal HIGH C16,L an dem Ausgang LOWER-OUT der Grenzprüfeinrichtung 10 empfangen wird. Beispielsweise erzeugt in der ersten Reihe, entsprechend einem LOW-Signal an beiden Carry-in- Eingängen, der Unter-Komparator 26 ein Signal , falls und nur falls der aktuelle Inhalt in dem Untergrenzen-Register 22 strikt geringer ist als der aktuelle Wert, der den Anschlüssen DATA-IN&sub0;&submin;&sub1;&sub5; zugeführt wird.
In ähnlicher Weise gibt die mit UPPER-OUT bezeichnete Spalte von Tabelle I die Bedingungen an, die zwischen "D" und dem aktuellen Inhalt des Obergrenzen- Registers 24, hier mit "D" bezeichnet, herrschen müssen.
Das Signal an dem Ausgang OUT OF BOUNDS der Grenzprüfeinrichtung 10 steht in Zusammenhang mit den Signalen C16,L und C16,U gemäß der Gleichung OUT OF BOUNDS
und repräsentiert deshalb das Ausbleiben einer (oder beider) Bedingungen, die nach der obigen Tabelle I den Empfang eines HIGH-Signals an den LOWER-OUT oder dem UPPER-OUT-Anschlüssen bewirken, wie durch die Signale an den Anschlüssen CARRY-IN-LOWER und CARRY- IN-UPPER bestimmt wird.
Die Grenzprüfeinrichtung 10 kann wahlweise entweder in einer vorzeichenbehafteten (Zweierkomplement-) Betriebsart oder einer vorzeichenlosen Betriebsart betätigt werden, und zwar in Abhängigkeit davon, ob ein HIGH- bzw. ein LOW-Signal an den SIGNED-Anschluß der Grenzprüfeinrichtung übermittelt wird. Die untere und die obere Grenze und die Datenzahlen werden als vorzeichenbehaftete 16-Bit- bzw. vorzeichenlose 16-Bit-Ganzzahlen behandelt, und die Vergleiche werden entsprechend der obigen Tabelle I durchgeführt, wie durch die Signale an den Anschlüssen CARRY-IN- LOWER und CARRY-IN-UPPER bestimmt wird.
Die Grenzprüfeinrichtung 10 bietet die Möglichkeit, sowohl vorzeichenbehaftete als auch vorzeichenlose Zahlen in einer Weise zu bearbeiten, die keinen zusätzlichen Zeitverlust in der Zyklus zeit der Einrichtung verursacht. Während der vorzeichenbehafteten Betriebsart der Grenzprüfeinrichtung 10 wird der Wert 2¹&sup5; sämtlichen Zahlen, Unter- und Obergrenzen und Daten hinzuaddiert, die bei der Vergleichsoperation unter Steuerung des Signals verwendet werden, das dem SIGNED-Anschluß zugeführt und über die Signalleitung 44 an die Komparatoren 26 und 28 übermittelt wird. Die Addition wird durchgeführt durch Komplementierung des signifikantesten Bit, d. h. der Bitposition 15, der an den Komparatoren 26 und 28 empfangenen Signale mittels der Ausbreitungs- und Erzeugungsschaltungen einer Carry-Lookahead-Logik- Schaltungsinneneinrichtung an die Komparatoren 26 und 28 auf eine Weise, die die kombinatorische Verzögerung der Schaltung nicht vergrößert.
Zum optimalen Verständnis dieses neuartigen Aspektes der Grenzprüfeinrichtung 10 wird auf Fig. 2 verwiesen, die die Schaltung zeigt, welche sich in dem Unter-Komparator 26 der Grenzprüfeinrichtung 10 befindet (und die typisch für in dem Ober-Komparator 28 befindliche Schaltung ist). Wie oben beschrieben werden die an den Anschluß DATA-IN&sub0;&submin;&sub1;&sub5; der Grenzprüfeinrichtung 10 angelegten Signale dem Komparator 26 zusammen mit dem Komplementär-Signal des an den Anschluß DATA-IN&sub1;&sub5; angelegten Signals zugeführt. Das an den Anschluß DATA-INi angelegte Signal - wobei i= 14, 13, . . . , 1, 0 - wird dem Eingang eines entsprechenden eines Satzes von fünfzehn Logikschaltungen 100a, 100b, . . . , 100o zugeführt, d. h. die Logikschaltung 100a empfängt das an den Anschluß DATA-IN&sub1;&sub4; angelegte Signal, . . . , die Logikschaltung 100o empfängt das an den Anschluß DATA-IN&sub0; angelegten Signal. Die 15 Komplementär-Signale, die von dem Untergrenzen-Register 22 erzeugt werden, d. h. wobei i = 14, 13 . . . , 1, 0, werden einem zweiten Eingang eines jeweiligen des Satzes von fünfzehn Logikschaltungen 100a, 100b, . . . , 100o zugeführt, d. h. die Logikschaltung 100a empfängt das Signal , die Logikschaltung 100o empfängt das Signal .
Die Logikschaltung 100o, typisch für die übrigen Logikschaltungen 100b, . . . , 100o, enthält ein NAND- Gatter 102a und ein NOR-Gatter 104a, die jeweils an einem ersten Eingang das von dem Anschluß DATA-IN&sub1;&sub4; geführte Signal und an einem zweiten Eingang das Signal empfangen. Da das Komplementär-Signal des den Inhalt des Untergrenzen-Registers 22 repräsentierenden Signals den Logikschaltungen 100a, 100b, . . . , 100o zusammen mit dem von den Anschlüssen DATA- IN&sub0;&submin;&sub1;&sub4; kommenden Wahr-Signal zugeführt wird, führen die Logikschaltungen eine Subtraktion der niedrigwertigen fünfzehn Bits der Untergrenze von dem zu vergleichenden Datenwert bis zur Addition eines Einser-Komplementärwertes durch. Die Signale am Ausgang des NAND-Gatters 107a und des NOR-Gatters 104a der Logikschaltung 100a repräsentieren das Komplementär- Signal eines Erzeugungs- bzw. Ausbreitungs-Signals, das zu einer Vier-Bit-Lookahead-Carry-Schaltung 106 geleitet wird, die typisch ist für die Lookahead- Carry-Schaltungen 106b, 106c und 106d. Die entsprechenden komplementierten Erzeugungs- bzw. Ausbreitungs-Signale, die von den Logikschaltungen 100b und 100c erzeugt werden, werden in ähnlicher Weise der Lookahead-Carry-Schaltung 106a zugeführt.
Die von den vier Logikschaltungen 100d, . . . , 100g, den vier Logikschaltungen 100h, . . . , 100k, den vier Logikschaltungen 1001, . . . , 100o erzeugten Erzeugungs- und Ausbreitungs-Signale werden den Lookahead-Carry-Schaltungen 106b, 106c bzw. 106d zugeführt. Erzeugungs- und Ausbreitungs-Signale, die von den vier Carry-Schaltungen 106a, . . . , 106d erster Ebene erzeugt werden, werden einer Lookahead-Carry-Schaltung 108 zweiter Ebene zugeführt, die ferner das Signal Carry-zero-low (C0,L) über die Signalleitung 40 empfängt. Die in den Lookahead-Carry-Schaltungen 106a, . . . , 106d enthaltene Schaltung ist konventionell, und die Schaltungen funktionieren in einer dem Fachmann gut bekannten Weise.
Die Arbeitsweise der oben beschriebenen Elemente des in Fig. 2 gezeigten Komparators ist konventionell und erfolgt wie erwähnt unter Addierung eines Einer- Komplementärwertes zu den niedrigwertigen fünfzehn Bits des zu vergleichenden Datenwertes (D&sub0;&submin;&sub1;&sub4;) und der niedrigwertigen fünfzehn Bits des Inhaltes des Untergrenzen-Registers 22 (L&sub0;&submin;&sub1;&sub4;). Die Erzeugungs- und Ausbreitungs-Signale, die in der Lookahead-Carry- Schaltung 108 zweiter Ebene erzeugt werden, werden durch ODER-Funktion verknüpft, um das Signal zu bilden, das am Ausgang der Schaltung 108 erzeugt wird und über die Signalleitung 46 und den Inverter 47 zu dem Anschluß LOWER-OUT der Grenzprüfeinrichtung 10 geleitet wird. Folglich ist das Carry-out-Signal ein HIGH-Signal, falls entweder ein finales Erzeugungssignal oder ein finales Ausbreitungs-Signal (oder beide) als Ergebnis der Addition des Einser- Komplementärwertes der niedrigwertigen 15 Bits D&sub0;&submin;&sub1;&sub4; und L&sub0;&submin;&sub1;&sub4; erzeugt wurde, wie unten in Tabelle II gezeigt ist. Somit ist das Carry-out-Signal ein LOW-Signal, falls weder das finale Erzeugungssignal noch das finale Ausbreitungs-Signal erzeugt wurden, d. h. das Signal an dem Anschluß LOWER-OUT ist ein HIGH-Signal, falls und nur falls die resultierende Subtraktion weder ein Erzeugungssignal noch ein Ausbreitungs-Signal erzeugte. TABELLE II Unter-Komparator-Operation Carry-In-Signal Resultierende Subtraktion Signal am LOWER-OUT-Anschluß HIGH, falls LOW HIGH
Die erste Reihe in Tabelle II entspricht der Situation, in der dem Unter-Komparator 26 ein LOW-Carryin-Signal zugeführt wird. Daher ist das resultierende Carry-out-Signal , das von der Lookahead-Carry-Schaltung 108 zweiter Ebene des Komparators 26 erzeugt wird, der Carry-Wert, der sich aus einer Einer-Komplementär-Addition (d . h. Subtraktion) der subtrahierten Werte L&sub0;&submin;&sub1;&sub4; und D0,14 ergibt. Aufgrund der Charakteristik der Einer-Komplementär-Arithmetik ist der resultierende Wert, wie gezeigt, D0,14-L&sub0;&submin;&sub1;&sub4;-1, da das Signal ein LOW-Signal ist (und das Signal an dem LOWER-OUT-Anschluß ein HIGH-Signal ist), falls und nur falls entweder das finale Erzeugungs- oder das finale Ausbreitungs-Signal und C0,L High-Signale sind, d. h. falls und nur falls ein Carry-out- Wert der Subtraktion D0,14-L&sub0;&submin;&sub1;&sub4;-1 besteht, in anderen Worten falls und nur falls der resultierende Wert von D0,14-L&sub0;&submin;&sub1;&sub4;-1 nicht negativ ist, d. h. falls und nur falls D&sub0;&submin;&sub1;&sub4;-L&sub0;&submin;&sub1;&sub4;-1 ≥ 0, oder, wie in der letzten Spalte von Tabelle II, L&sub0;&submin;&sub1;&sub4; < D0,14.
Wie in der zweiten Reihe von Tabelle II gezeigt ist, wird, falls ein HIGH-Carry-in-Signal dem Unter-Komparator 26 zugeführt wird, die sich ergebende Subtraktion mit einem zwangsweisen Carry-in-Wert eines ONE-Bit durchgeführt und entspricht somit der Subtraktion D&sub0;&submin;&sub1;&sub4;-L&sub0;&submin;&sub1;&sub4;, und somit ist das resultierende Carry-out-Signal LOW (und das Signal am LOWER- OUT-Anschluß ist HIGH), falls und nur falls der resultierende Wert von D&sub0;&submin;&sub1;&sub4;-L&sub0;&submin;&sub1;&sub4; nicht negativ ist, oder, wie in der letzten Spalte von Tabelle II gezeigt, L&sub0;&submin;&sub1;&sub4; ≤ D0,14.
Die in der ersten und der zweiten Reihe der obigen Tabelle II aufgeführten Vergleiche sind in Übereinstimmung mit der ersten und zweiten bzw. der dritten und vierten Reihe der vorstehenden Tabelle I.
Die Grenzprüfeinrichtung 10 kann vorzeichenbehaftete sowie vorzeichenlose Unter- und Obergrenzen-Werte sowie Werte zu vergleichender Daten verarbeiten. Vorzeichenlose 16-Bit-Werte im Bereich von 0 bis 2¹&sup6; werden wie oben im Zusammenhang mit den Komparatoren 26 und 28 behandelt, indem die niedrigwertigen fünfzehn Bits des unteren Grenzwertes, L&sub0;&submin;&sub1;&sub4; wie beschrieben von dem zu vergleichenden Datenwert, D&sub0;&submin;&sub1;&sub4;, subtrahiert werden, und die Wahr- und Komplementär-Signale, die den signifikantesten Bits L&sub1;&sub5; und D&sub1;&sub5; des unteren Grenzwertes bzw. des zu vergleichenden Datenwertes entsprechen, werden von dem Untergrenzen- Register 22 bzw. dem DATA-IN&sub1;&sub5;-Anschluß der Grenzprüfeinrichtung 10 zu einer speziellen Logikschaltung 110 in dem Unter-Komparator 26 geleitet.
Die spezielle Logikschaltung 110 enthält ein Paar von ODER-Gattern 112 und 114, die jeweils an einem ersten Eingang das von dem signifikantesten DATA- IN&sub1;&sub5;-Anschluß der Grenzprüfeinrichtung 10 her geführte Signal und an einem zweiten Eingang das von dem Untergrenzen-Register 22 erzeugte signifikanteste Signal empfangen. Die Schaltung 110 enthält ferner ein Paar von ODER-Gattern 116 und 118, die an einem ersten Eingang das von dem signifikantesten DATA-IN&sub1;&sub5;-Anschluß her geführte Komplementär-Signal und an einem zweiten Eingang das von dem Untergrenzen-Register 22 erzeugte signifikanteste Signal Q15,L empfangen.
Die spezielle Logikschaltung 110 enthält ferner ein Paar von 2 : 1-Multiplexern (2 : 1 MUX) 120 und 122, die jeweils das auf der Signalleitung 44 geführte Signal der vorzeichenbehafteten Betriebsart von dem SIGNED- Anschluß der Grenzprüfeinrichtung 10 empfangen. Der Multiplexer 120 ist mit den Ausgängen der ODER-Gatter 112 und 116 verbunden und leitet unter Steuerung des Signals der vorzeichenbehafteten Betriebsart entweder das Signal am Ausgang des ODER-Gatters 112 oder des ODER-Gatters 116 zu einem Ausgang des Multiplexers 120, und zwar in Abhängigkeit davon, ob das Signal der vorzeichenbehafteten Betriebsart ein HIGH- bzw. LOW-Signal ist. Der Multiplexer 122 ist mit den Ausgängen der ODER-Gatter 114 und 118 verbunden und leitet unter Steuerung des Signals der vorzeichenbehafteten Betriebsart entweder das Signal am Ausgang des ODER-Gatters 114 oder des ODER-Gatters 118 zu einem invertierenden Ausgang des Multiplexers 122, und zwar in Abhängigkeit davon, ob das Signal der vorzeichenbehafteten Betriebsart ein LOW- bzw. HIGH-Signal ist.
Der Ausgang des Multiplexers 120 ist mit dem signifikantesten invertierten Erzeugungs-Eingang der Lookahead-Carry-Schaltung 106a verbunden, und der invertierte Ausgang des Multiplexers 122a ist mit dem signifikantesten invertierten Ausbreitungs-Eingang der Lookahead-Carry-Schaltung 106a verbunden.
Wenn die Grenzprüfeinrichtung 10 in ihrer vorzeichenlosen Betriebsart betätigt wird, wird ein LOW- Signal an den SIGNED-Anschluß angelegt, und ein LOW- Signal mit vorzeichenbehafteter Betriebsart wird dem 2 : 1 MUX 120 und dem 2 : 1 MUX 122 übermittelt, wodurch bewirkt wird, daß das logische "ODER"-Signal, welches aus den Signalen auf dem Komplementär-DATA-IN&sub1;&sub5;- Eingang und dem -Eingang zu dem ODER-Gatter 116 zusammengesetzt ist, und das logische "ODER"-Signal, welches aus den Signalen auf dem DATA-IN&sub1;&sub5;-Eingang und dem Q15,L-Eingang zu dem ODER-Gatter 114 zusammengesetzt ist, dem signifikantesten Erzeugungs- bzw. Ausbreitungs-Eingang der Lookahead-Carry-Schaltung 106a zugeführt werden. Somit erzeugt während der vorzeichenlosen Betriebsart die spezielle Halb-Addierer-Schaltung 110 Erzeugungs- und Ausbreitungs- Signale aus den signifikantesten Bits des unteren Grenzwertes L&sub1;&sub5; und dem zu vergleichenden Datenwert D&sub1;&sub5; auf die gleiche Weise und mit keiner größeren Gatterverzögerung hinsichtlich der niedrigwertigen fünfzehn Bits, als zuvor beschrieben wurde; d. h.
d. h. bei der NAND-Operation, die dem dem DATA-IN&sub1;&sub5;- Anschluß zugeführten Wahr-Signal und dem Komplementär-Signal des Q15,L auferlegt wird, und der NOR-Operation, die den gleichen Signalen auferlegt wird.
Während der vorzeichenbehafteten Betriebsart der Grenzprüfeinrichtung 10 wird ein HIGH-Signal an den SIGNED-Anschluß angelegt, und ein HIGH-Signal für vorzeichenbehaftete Betriebsart wird dem 2 : 1 MUX 120 und 122 übermittelt, wodurch bewirkt wird, daß das logische "ODER"-Signal, welches aus den Signalen auf dem Wahr-DATA-IN&sub1;&sub5;-Eingang und dem Q15,L-Eingang zu dem ODER-Gatter 112 zusammengesetzt ist, und das logische " ODER"-Signal, welches aus den Signalen auf dem Komplementär-DATA-IN&sub1;&sub5;-Eingang und dem Q15,L-Eingang zu dem ODER-Gatter 118 zusammengesetzt ist, dem signifikantesten invertierten Erzeugungs- bzw. Ausbreitungs-Eingang der Lookahead-Carry-Schaltung 106a zugeführt werden. In diesem Fall werden die Komplementär-Werte der Signale, die zum Erzeugen der signifikantesten invertierten Erzeugungs- und invertierten Ausbreitungs-Signale zur Eingabe in die Schaltung 106a während der vorzeichenlosen Betriebsart verwendet werden, zum Erzeugen dieser invertierten Erzeugungs- und Ausbreitungs-Signale verwendet, d. h.
Folglich bearbeitet während der vorzeichenbehafteten Betriebsart der Unter-Komparator 22 Werte, die in ihren signifikantesten Bits für den unteren Grenzwert und den zu vergleichenden Datenwert komplementiert sind, und zwar ohne zusätzliche Gatterverzögerung beim Ausführen des Vergleichs.
Die Grenzprüfeinrichtung 10 ist so konzipiert, daß sie vorzeichenbehaftete Zweier-Komplementär-Zahlen im Bereich von -2¹&sup5; bis 2¹&sup5;-1, die den oberen und unteren Grenzwert repräsentieren, und den zu vergleichenden Datenwert bearbeitet, und somit wird durch die oben beschriebene Komplementierung effektiv 2¹&sup5; zu sämtlichen Werten hinzuaddiert, die während der vorzeichenbehafteten Betriebsart verglichen werden sollen. Diese Addition beeinträchtigt in keiner Weise das Ergebnis des Vergleiches, sondern verschiebt den Bereich der vorzeichenbehafteten Zahlen in den Bereich von 0 bis 2¹&sup6;-1, d. h. einen mit dem Bereich der vorzeichenlosen Zahlen identischen Bereich, der dann exakt wie zuvor für die vorzeichenlosen Zahlen beschrieben verglichen werden kann, und zwar auf eine Weise, die ungeachtet der Betriebsart, in der die Grenzprüfeinrichtung 10 betätigt wird, keine kombinatorische Verzögerung bewirkt.
Die interne Schaltung und die Arbeitsweise des Ober- Komparators 28 bewirkt den Vergleich durch eine Subtraktion des zu vergleichenden Datenwertes von dem Inhalt des Obergrenzen-Registers 24 in einer Weise, der soeben für den Unter-Komparator 26 beschriebenen Weise vollständig analog ist, und deshalb erfolgt dazu hier keine weitere Erläuterung.
Die Grenzprüfeinrichtung 10 kann mit weiteren Grenzprüfeinrichtungen 10. verbunden werden, um eine Grenzprüfeinrichtung mit erweiterter Präzision zu schaffen. Fig. 3 zeigt die Zwischenverbindung zweier Grenzprüfeinrichtungen 10 zur Bildung einer 32-Bit- Grenzprüfeinrichtung. Wie gezeigt empfängt eine Grenzprüfeinrichtung 10 ("Niedrigwert-Prüfeinrichtung") die niedrigwertigen sechzehn Bits des unteren Grenzwertes, des oberen Grenzwertes und des zu vergleichenden Datenwertes an ihren Anschlüssen DATA- IN&sub0;&submin;&sub1;&sub5;. Die hochrangigen sechzehn Bit dieser Zahlen werden an einer zweiten Grenzprüfeinrichtung 10 ("Hochwert-Prüfeinrichtung") empfangen, und zwar an neu benannten Anschlüssen DATA-IN&sub1;&sub6;&submin;&sub3;&sub1;. Die LOAD-LOW- ER-, LOAD-UPPER- und CLK-Anschlüsse der beiden Grenzprüfeinrichtungen 10 sind parallelgeschaltet. Die LOWER-OUT- und UPPER-OUT-Anschlüsse der niedrigrangigen Prüfeinrichtung 10 sind mit den CARRY-IN- LOWER- bzw. CARRY-IN-UPPER-Anschlüssen der hochrangigen Prüfeinrichtung 10 verbunden. Der Anschluß SIGNED der niedrigrangigen Prüfeinrichtung 10 ist mit einem LOW-Signal verbunden, und ihre CARRY-IN- LOWER- und CARRY-IN-UPPER-Anschlüsse empfangen die Signale C0,L bzw. C0,U der 32-Bit-Prüfeinrichtung. Der SIGNED-Anschluß der hochrangigen Prüfeinrichtung 310 empfängt das für vorzeichenbehaftete Betriebsart vorgesehene Signal der 32-Bit-Prüfeinrichtung, und deren LOWER-OUT-, OUT-OF-BOUNDS- und UPPER-OUT-Anschlüsse bilden die Ausgangsanschlüsse der 32-Bit- Prüfeinrichtung.
Die Parallelschaltung der Takt- und der LOAD-LOWER- und LOAD-UPPER-Anschlüsse ermöglicht das gleichzeitige Laden der niedrigwertigen und hochwertigen 16- Bit-Abschnitte der 32-Bit-Unter- und Obergrenzwerte in die betreffende Niedrigwert- und Hochwert-Grenzprüfeinrichtung. Die Verbindung des SIGNED-Anschlusses der Niedrigwert-Grenzprüfeinrichtung 10 mit einem LOW-Signal bewirkt, daß die darin befindliche spezielle Logikschaltung 110 einen normalen (vorzeichenlosen) Vergleich der Niedrigwert-Abschnitte der unteren und oberen Grenzwerte mit dem Niedrigwert- Abschnitt des zu vergleichenden Datenwertes durchführt. Das Anlegen des passenden für vorzeichenbehafteten Betrieb vorgesehenen Signals an den SIGNED-Anschluß der Hochwert-Grenzprüfeinrichtung 10 bewirkt, daß die darin befindliche spezielle Logikschaltung 110 während der Subtraktionen, die von den Komparatoren 26 und 28 innerhalb der hochrangigen Grenzprüfeinrichtung durchgeführt werden, entweder einen vorzeichenlosen oder einen vorzeichenbehafteten Vergleich durch Verwendung entweder der normalen oder der komplementierten Werte der signifikantesten, d. h. 31sten Bits der unteren und oberen Grenzwerte und dem zu vergleichenden Datenwert durchführt.
Die von der Niedrigwert-Grenzprüfeinrichtung 10 erzeugten C16,L und C16,U-Carry-out-Signale werden als C0,L bzw. C0,U-Carry-in-Signale an die Hochwert-Grenzprüfeinrichtung übermittelt, und deshalb werden die niedrigwertigen und die hochwertigen Carry-out-Signale, die von den der zweiten Ebene zugehörigen Carry-Lookahead-Schaltungen der Komparatoren 26 und 28 in der Hochwert-Grenzprüfeinrichtung erzeugt werden, korrekt eingestellt für jedes Potential, welches in der Niedrigwert-Grenzprüfeinrichtung bearbeitet wird. Folglich reflektieren die Ausgangssignale der Hochwert-Grenzprüfeinrichtung, LOWER-OUT-, OUT-OF-BOUNDS- und UPPER-OUT, das korrekte Ergebnis der Vergleiche mit dem 32-Bit-Ober- und Unter-Grenzwerten mit dem zu vergleichenden 32-Bit-Datenwert.

Claims

1. Digital-Grenzprüfeinrichtung als Einzelchip-IC- Schaltung, die auf ein zu vergleichendes numerisches Mehrbit-Datenwort reagiert, mit:

einer Einrichtung (22, 24) zum Empfangen und Speichern eines numerischen Untergrenzen-Mehrbit-Datenwortes und eines numerischen Obergrenzen-Mehrbit-Datenwortes;

einer Einrichtung (22, 26), um an einem ersten Ausgang ein Signal zu erzeugen, das anzeigt, ob das zu vergleichende Datenwort in einer ersten wählbaren numerischen Beziehung zu dem Untergrenzen-Datenwort steht, und um an einem zweiten Ausgang ein Signal zu erzeugen, das anzeigt, ob das zu vergleichende Datenwort in einer zweiten wählbaren numerischen Beziehung zu dem Obergrenzen-Datenwort steht, und um an einem dritten Ausgang ein Signal zu erzeugen, das anzeigt, ob das zu vergleichende Datenwort in einer dritten wählbaren numerischen Beziehung zu den Untergrenzen- und den Obergrenzen- Datenwörtern steht;

wobei die erste wählbare numerische Beziehung wählbar ist aus der größer-als und größer-alsoder-gleich-Beziehung, die zweite wählbare numerische Beziehung wählbar ist aus der kleinerals- und kleiner-als-oder-gleich-Beziehung, und die dritte wählbare numerische Beziehung wählbar ist aus den Beziehungen: außerhalb des Offen-Intervalls, außerhalb des Links-Offen- Rechts-Geschlossen-Intervalls, außerhalb des Links-Geschlossen-Rechts-Offen-Intervalls und außerhalb des Geschlossen-lntervalls; wobei die ersten, zweiten und dritten wählbaren numerischen Beziehungen durch Anlegen geeigneter Selektionssignale an bestimmte Anschlußstifte der Grenzprüfeinrichtung wählbar sind.

2. Digital-Grenzprüfeinrichtung nach Anspruch 1, bei der

die zum Empfangen und Speichern vorgesehene Einrichtung erste und zweite Registereinrichtungen (22, 24) zum Empfangen des Untergrenzen- Datenwortes bzw. des Obergrenzen-Datenwortes, und zum Zwischenspeichern der Datenwörter aufweist; und die Erzeugungseinrichtung aufweist:

(i) erste und zweite Komparatoreinrichtungen (26, 28), die mit der ersten bzw. der zweiten Registereinrichtung (22, 24) verbunden sind und auf das zu vergleichende Datenwort reagieren, um an einem ersten und einem zweiten Komparatoreinrichtungs-Ausgang (46, 48) das die erste bzw. zweite wählbare Beziehung anzeigende Signal zu erzeugen, wobei der erste und der zweite Ausgang der Komparatoreinrichtung den ersten bzw. den zweiten Ausgang der Erzeugungseinrichtung bilden; und

(ii) eine mit den Ausgängen der ersten und der zweiten Komparatoreinrichtung verbundene Gattereinrichtung (50), um an einem Ausgang das die dritte wählbare Beziehung anzeigende Signal zu erzeugen, wobei der Ausgang der Gattereinrichtung den dritten Ausgang der Erzeugungseinrichtung bildet.

3. Grenzprüfeinrichtung nach Anspruch 2, ferner mit einem Eingangsdatenbus (50), der mit der ersten und der zweiten Registereinrichtung (22, 24) und mit der ersten und der zweiten Komparatoreinrichtung (26, 28) verbunden ist, wobei die erste und die zweite Registereinrichtung auf ein erstes bzw. ein zweites Registerladesignal reagieren, wobei ein Mehrbit-Datenwort über den Eingangsdatenbus zu der ersten und der zweiten Komparatoreinrichtung geleitet werden kann, und wobei ein Mehrbit-Datenwort über den Eingangsdatenbus zu der ersten Registereinrichtung und der zweiten Registereinrichtung geleitet werden und darin bei Anlegen eines HIGH- Signals als das erste bzw. das zweite Registerladesignal gespeichert werden kann.

4. Grenzprüfeinrichtung nach Anspruch 2, bei der die wählbaren numerischen Beziehungen als Antwort auf erste und zweite Übertragsignale gewählt werden, die mehrere vom Benutzer wählbare numerische Beziehungssignale aufweisen, wobei die Ausgangssignale der Komparatoren (26, 28) und des Gatters (50) den ersten, zweiten bzw. dritten wählbaren numerischen Beziehungen entsprechen, jeweils in Abhängigkeit davon, ob das erste Übertragsignal LOW oder HIGH ist, das zweite Übertragsignal LOW oder HIGH ist, das erste und das zweite Übertragsignal LOW ist oder das erste Übertragsignal LOW ist und das zweite Übertragsignal HIGH ist oder das erste Übertragsignal HIGH ist und das zweite Übertragsignal LOW ist, oder das erste und das zweite Übertragsignal HIGH ist.

5. Grenzprüfeinrichtung nach Anspruch 2, bei der die ersten, zweiten und dritten numerischen Datenwörter entweder in der vorzeichenlosen oder der vorzeichenbehafteten Zweierkomplementschreibweise vorliegen können; und die Komparatoreinrichtung (26, 28) derart auf ein Signal für vorzeichenbehaftete Zahl reagiert, daß die den wählbaren numerischen Beziehungen entsprechenden Ausgangssignale der Komparatoreinrichtung (26, 28) und der Gattereinrichtung (50) in Abhängigkeit davon, ob das Signal für vorzeichenbehaftete Zahl LOW bzw. HIGH ist, wahlweise für vorzeichenlose oder vorzeichenbehaftete numerische Datenwörter erzeugt werden, derart, daß im Vergleich zu der Zeit, die eine Grenzprüfeinrichtung benötigt, welche lediglich ausschließlich entweder vorzeichenlose oder in der Zweierkomplementschreibweise vorliegende Datenwörter bearbeiten kann, keine zusätzliche Gatterverzögerung hervorgerufen wird.

6. Grenzprüfeinrichtung nach Anspruch 5, bei der die erste und die zweite Komparatoreinrichtung (26, 28) aufweist:

eine erste und eine zweite Anzahl von Niedrigwert-Logikzelleinrichtungen (100), die Wahr- und Komplementär-Signale, welche vorbestimmte Niedrigwert-Bitpositionen des zu vergleichenden Mehrbit-Datenwortes repräsentieren, und Komplementär- und Wahr-Signale empfangen, welche vorbestimmte Niedrigwert-Bitpositionen des in der ersten bzw. der zweiten Registereinrichtung gespeicherten Mehrbit-Datenwortes repräsentieren, um daraus Niedrigwert-Erzeugungs(GENi)- und Niedrigwert-Ausbreitungs(PROPi)-Signale zu erzeugen,

eine erste und eine zweite Hochwert-Logikzelleinrichtung, die Wahr- und Komplementär-Signale, welche die Hochwert-Bitposition des zu vergleichenden Mehrbit-Datenwortes repräsentieren, und Wahr- und Komplementär-Signale empfängt, welche die Hochwert-Bitposition des in der ersten bzw. der zweiten Registereinrichtung gespeicherten Mehrbit-Datenwortes repräsentieren, und die das Signal für vorzeichenbehaftete Zahl empfangen, um ein vorzeichenloses/vorzeichenbehaftetes Hochwert-Erzeugungs-Signal (GENn) und ein vorzeichenloses/vorzeichenbehaftetes Hochwert-Ausbreitungs-Signal (PROPn) zu erzeugen, und

eine erste und eine zweite Carry-Look-ahead- Logikeinrichtung (106), die die Niedrigwert-Erzeugungs- und Ausbreitungssignale und die vorzeichenlosen/vorzeichenbehafteten Hochwert-Erzeugungs- und Ausbreitungssignale empfängt, und die die ersten und zweiten Übertragsignale empfängt, um daraus die an dem Komparatoreinrichtungs-Ausgang gebildeten Signale zu erzeugen,

wobei die erste Anzahl von Niedrigwert-Logikzelleinrichtungen die Signale, die das Komplement der Bitposition des in der ersten Registereinrichtung gespeicherten Datenwortes und der Bitposition des zu vergleichenden Datenwortes repräsentieren, den folgenden logischen Operationen unterzieht:

GENi = · Di

PROPi = Li + Di

wobei die erste Hochwert-Logikzelleinrichtung die Signale, die die Wahr- und Komplementär- Werte der Hochwert-Bitposition des zu vergleichenden Datenwortes (Dn, ) und die Hochwert- Wahr- und Komplementär-Bitposition des in der ersten Registereinrichtung gespeicherten Datenwortes (Ln, ) repräsentieren, den folgenden logischen Operationen unterzieht:

GENn = Ln · , falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

GENn = · Dn, falls das Signal für vorzeichenbehaftete Zahl LOW ist,

PROPn = Ln + , falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

PROPn = + Dn, falls das Signal für vorzeichenbehaftete Zahl LOW ist,

wobei die zweite Anzahl von Niedrigwert-Logikzelleinrichtungen die Signale, die das Komplement der Bitposition des zu vergleichenden Datenwortes und der Bitposition des in der zweiten Registereinrichtung gespeicherten Datenwortes (Ui) repräsentieren, den folgenden logischen Operationen unterzieht:

GENi = Ui ·

PROPi = Ui +

und wobei die zweite Hochwert-Logikzelleinrichtung die Signale, welche die hochwertige Wahr- und Komplementär-Bitposition des zu vergleichenden Datenwortes (Dn, ) und die hochwertige Wahr- und Komplementär-Bitposition des in der zweiten Registereinrichtung gespeicherten Datenwortes (Un, ) repräsentieren, den folgenden logischen Operationen unterzieht:

GENn - · Dn, falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

GENn - Un · , falls das Signal für vorzeichenbehaftete Zahl LOW ist,

PROPn = + Dn, falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

PROPn = Un + , falls das Signal für vorzeichenbehaftete Zahl LOW ist,

wobei die erste Komparatoreinrichtung eine Subtraktion des in der ersten Registereinrichtung gespeicherten Datenwortes von dem zu vergleichenden Datenwort durchführt, und zwar unter Verwendung des ersten Übertragsignals als Eingabe in die rangniedrigste Bitposition in die erste Carry-Look-ahead-Logikeinrichtung verwendet wird, wobei deren HIGH-Ausgangssignal hinsichtlich der ersten numerischen Beziehung angibt, daß das in der ersten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort kleiner ist oder kleineroder-gleich ist, falls das erste Übertragsignal LOW bzw. HIGH ist, und wobei deren LOW-Ausgangssignal hinsichtlich der ersten numerischen Beziehung angibt, daß das in der Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort größer-odergleich oder größer ist, falls das erste Übertragsignal LOW bzw. HIGH ist, und

wobei die zweite Komparatoreinrichtung eine Subtraktion des zu vergleichenden Datenwortes von dem in der zweiten Registereinrichtung gespeicherten Datenwort durchführt, und zwar unter Verwendung des zweiten Übertragsignals als Eingabe in die rangniedrigste Bitposition in die zweite Carry-Look-ahead-Logikeinrichtung, wobei deren HIGH-Ausgangssignal hinsichtlich der zweiten numerischen Beziehung angibt, daß das in der zweiten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort größer-oder-gleich ist oder größer ist, falls das zweite Übertragsignal HIGH bzw. LOW ist, und wobei deren LOW-Ausgangssignal hinsichtlich der zweiten numerischen Beziehung angibt, daß das in der zweiten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort kleiner ist oder kleiner-oder-gleich ist, falls das zweite Übertragsignal HIGH bzw. LOW ist.

7. Grenzprüfeinrichtung nach Anspruch 1, ferner mit einem Eingangsdatenbus (20), bei der

die Empfangs- und die Speichereinrichtung erste und zweite Registereinrichtungen (22, 24) aufweist, die mit dem Eingangsdatenbus verbunden sind und auf ein erstes bzw. ein zweites Registerladesignal reagieren und die die diesen über den Bus zugeführten Untergrenzen- bzw. Obergrenzen-Datenwörter empfangen, und die die Datenwörter als Reaktion auf die Registerladesignale zwischenspeichern; und

die Erzeugungseinrichtung aufweist:

(i) eine erste und eine zweite Anzahl von Niedrigwert-Logikzelleinrichtungen (100), die mit dem Eingangsdatenbus verbunden sind und mit der ersten bzw. der zweiten Registereinrichtung verbunden sind, wobei als Antwort auf das diesen über den Bus zugeführte zu vergleichende Datenwort jede der ersten Niedrigwert-Logikzelleinrichtungen bzw. jede der zweiten Niedrigwert-Logikzelleinrichtungen Wahr-Signale, die vorbestimmte Niedrigwert-Bitpositionen des zu vergleichenden Mehrbit-Datenwortes repräsentieren, und Signale empfängt, die vorbestimmte Niedrigwert-Bitpositionen des in der ersten bzw. in der zweiten Registereinrichtung gespeicherten Mehrbit-Datenwortes repräsentieren, um daraus Niedrigwert-Erzeugungs(GENi)- und Niedrigwert- Ausbreitungs(PROPi)-Signale zu erzeugen;

(ii) eine erste und eine zweite Hochwert-Logikzelleinrichtung, die mit dem Eingangsdatenbus verbunden sind und die mit der ersten bzw. der zweiten Registereinrichtung verbunden sind, wobei als Antwort auf das diesen über den Bus zugeführte zu vergleichende Datenwort die erste Hochwert-Logikzelleinrichtung bzw. die zweite Hochwert- Logikzelleinrichtung ein Wahr- und ein Komplementär-Signal, die die Hochwert-Bitposition des zu vergleichenden Mehrbit-Datenwortes repräsentieren, und ein Signal empfängt, das die Hochwert-Bitposition des in der ersten bzw. in der zweiten Registereinrichtung gespeicherten Mehrbit- Datenwortes repräsentiert, und das Signal für vorzeichenbehaftete Zahl empfängt, um daraus ein vorzeichenloses/vorzeichenbehaftetes Hochwert-Erzeugungs-Signal (GENn) und ein vorzeichenloses/vorzeichenbehaftetes Hochwert-Ausbreitungs(PROPi)-Signal zu erzeugen;

(iii) eine erste und eine zweite Carry-Lookahead-Logikeinrichtung (106), die die Niedrigwert-Erzeugungs- und Ausbreitungssignale und die vorzeichenlosen/vorzeichenbehafteten Hochwert-Erzeugungs- und Ausbreitungssignale empfängt, um aus diesen an dem ersten bzw. dem zweiten Ausgang der Erzeugungseinrichtung das die erste bzw. die zweite wählbare Beziehung anzeigende Signal zu erzeugen; und

(iv) eine zwischen die erste und die zweite Carry-Look-ahead-Logikeinrichtunggeschaltete Gattereinrichtung (50) zum Empfangen der die erste und die zweite wählbare Beziehung anzeigenden Signale, um aus diesen an dem dritten Ausgang der Erzeugungseinrichtung das die dritte wählbare Beziehung anzeigende Signal zu erzeugen;

wobei die Untergrenzen- und die Obergrenzen- Mehrbit-Datenwörter der ersten Registereinrichtung bzw. der zweiten Registereinrichtung über den Eingabedatenbus zugeführt werden und darin bei Zuführung eines HIGH-Pegel aufweisenden ersten bzw. zweiten Registerladesignals gespeichert werden können; und

wobei die den wählbaren numerischen Beziehungen entsprechenden Signale an dem ersten, dem zweiten und dem dritten Ausgang der Erzeugungseinrichtung für entweder vorzeichenlose oder vorzeichenbehaftete numerische Datenwörter in Abhängigkeit davon erzeugt werden, ob das Signal für vorzeichenbehaftete Zahl LOW bzw. HIGH ist, derart, daß im Vergleich zu der Zeit, die eine Grenzprüfeinrichtung benötigt, welche lediglich ausschließlich entweder vorzeichenlose oder in der Zweierkomplementschreibweise vorliegende Datenwörter bearbeiten kann, keine zusätzliche Zeitverzögerung hervorgerufen wird.

8. Grenzprüfeinrichtung nach Anspruch 7, bei dem die erste und die zweite Carry-Look-ahead-Logikeinrichtung ferner auf ein erstes bzw. ein zweites Übertragsignal reagieren, das mehrere benutzerwählbare Beziehungssignale aufweist; und wobei die erste Anzahl von Niedrigwert- Logikzelleinrichtungen die Signale, die die Bitposition des zu vergleichenden Datenwortes (Di) und das Komplement der Bitposition des in der ersten Registereinrichtung gespeicherten Datenwortes repräsentieren, den folgenden logischen Operationen unterzieht:

GENi = Di ·

PROPi = Di +

GENi = Ui ·

PROPi = Ui +

wobei die erste Hochwert-Logikzelleinrichtung die Signale, die die Hochwert-Wahr- und Komplementär-Bitposition des zu vergleichenden Datenwortes (Dn, ) und die Hochwert-Wahr- und Komplementär-Bitposition des in der ersten Registereinrichtung gespeicherten Datenwortes (Ln, ) repräsentieren, den folgenden logischen Operationen unterzieht:

GENn = · Ln, falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

GENn = Dn · , falls das Signal für vorzeichenbehaftete Zahl LOW ist,

PROPn = + Ln, falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

PROPn = Dn + , falls das Signal für vorzeichenbehaftete Zahl LOW ist,

wobei die zweite Hochwert-Logikzelleinrichtung die Signale, welche die Hochwert-Wahr- und Komplementär-Bitposition des zu vergleichenden Datenwortes (Dn, ) und die Hochwert-Wahr- und Komplementär-Bitposition des in der zweiten Registereinrichtung gespeicherten Datenwortes (Un, ) repräsentieren, den folgenden logischen Operationen unterzieht:

GENn - · Dn, falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

GENn - Un · , falls das Signal für vorzeichenbehaftete Zahl LOW ist,

PROPn = + Dn, falls das Signal für vorzeichenbehaftete Zahl HIGH ist,

PROPn = Un + , falls das Signal für vorzeichenbehaftete Zahl LOW ist,

wobei die Erzeugungseinrichtung eine Subtraktion des in der ersten Registereinrichtung gespeicherten Datenwortes von dem zu vergleichenden Datenwort durchführt, wobei das erste Übertragsignal als Eingabe in die rangniedrigste Bitposition in die erste Carry-Look-ahead-Logikeinrichtung verwendet wird, um daraus ein HIGH-Ausgangssignal an dem ersten Ausgang der Erzeugungseinrichtung zu erzeugen, das hinsichtlich der ersten numerischen Beziehung angibt, daß das in der Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort kleiner ist oder kleineroder-gleich ist, falls das erste Übertragsignal LOW bzw. HIGH ist, und um daraus ein LOW-Ausgangssignal zu erzeugen, das hinsichtlich der ersten numerischen Beziehung angibt, daß das in der ersten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort größer-oder-gleich oder größer ist, falls das erste Übertragsignal LOW bzw. HIGH ist, und

wobei die Erzeugungseinrichtung eine Subtraktion des zu vergleichenden Datenwortes von dem in der zweiten Registereinrichtung gespeicherten Datenwort durchführt, wobei das zweite Übertragsignal als Eingabe in die rangniedrigste Bitposition in die zweite Carry-Look-ahead-Logikeinrichtung verwendet wird, um daraus ein HIGH-Ausgangssignal an dem zweiten Ausgang der Erzeugungseinrichtung zu erzeugen, das hinsichtlich der zweiten numerischen Beziehung angibt, daß das in der zweiten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort größer-oder-gleich ist oder größer ist, falls das zweite Übertragsignal HIGH bzw. LOW ist, und um daraus -ein Low- Ausgangssignal zu erzeugen, das hinsichtlich der zweiten numerischen Beziehung angibt, daß das in der zweiten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort kleiner ist oder kleiner-odergleich ist, falls das zweite Übertragsignal HIGH bzw. LOW ist, und

wobei an dem dritten Ausgang der Erzeugungseinrichtung ein HIGH-Ausgangssignal erzeugt wird, das hinsichtlich der dritten numerischen Beziehung angibt, daß das zu vergleichende Datenwort in bezug auf das in der ersten Registereinrichtung gespeicherte Datenwort kleiner-oder-gleich ist oder kleiner ist, falls das erste Übertragsignal LOW bzw. HIGH ist, oder daß das zu vergleichende Datenwort in bezug auf das in der zweiten Registereinrichtung gespeicherte Datenwort größer oder größer-oder-gleich ist, falls das zweite Übertragsignal HIGH bzw. LOW ist, und wobei an dem dritten Ausgang ein Low-Ausgangssignal erzeugt wird, das hinsichtlich der dritten numerischen Beziehung angibt, daß das zu vergleichende Datenwort in bezug auf das in der ersten Registereinrichtung gespeicherte Datenwort größer oder größer-oder-gleich ist, falls das erste Übertragsignal LOW bzw. HIGH ist, und daß das in der zweiten Registereinrichtung gespeicherte Datenwort in bezug auf das zu vergleichende Datenwort größer-odergleich oder größer ist, falls das zweite Übertragsignal HIGH bzw. LOW ist.