DE3586617T2

DE3586617T2 - Uebertragungsadapter fuer ringuebertragungssystem.

Info

Publication number: DE3586617T2
Application number: DE8585113097T
Authority: DE
Inventors: Michael Andrew Orr; Chester Langdon Storm; James Manson White
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1984-11-07
Filing date: 1985-10-15
Publication date: 1993-04-08
Anticipated expiration: 2005-10-16
Also published as: EP0180822A2; EP0180822A3; DE3586617D1; EP0180822B1; JPS61114631A; US4937567A

Description

Anwendungsgebiet

Die vorliegende Erfindung bezieht sich auf Übertragungssysteme im allgemeinen und im besonderen auf Geräte für Anschlußgeräte an das Übertragungssystem, wie etwa Computer, Terminals, Eingabe-/Ausgabeeinrichtungen usw.

Stand der Technik

Nach dem bisherigen Stand der Technik werden für die Verbindung von Knoten oder Datenstationen untereinander mehrere verschiedene Arten von Mehrfachübertragungsleitungen benutzt. Jeder Knoten ist so angepaßt, daß er eine oder mehrere Datenendgeräte versorgen kann. Das Datenendgerät kommuniziert mit anderen Datenendgeräten über ein Medium, eben diese Mehrfachübertragungsleitung.
Das serielle Ringdatenübertragungssystem ist eine nach dem bisherigen Stand der Technik übliche Mehrfachübertragungsleitung. Das grundlegende serielle Ringdatenübertragungssystem besteht aus einer Übertragungsmittelstrecke, die einen Ring bildet. Das Übertragungsmittel kann aus elektrisch leitenden Drähten, faseroptischen Koaxialkabeln, Aderkabeln usw. bestehen. Die beiden Enden des Übertragungsmittels sind an eine zentrale Station angeschlossen, die eine Überwachungsfunktion für den Ring wahrnimmt. Andere Stationen, wie etwa Computer, Datenendgeräte usw. sind in Reihe zu dem Ring geschaltet. Die Systemkonfiguration ist von der Art, daß eine Folge von elektrischen Signalen, die eine Nachricht darstellen, die ihren Ursprung in einer beliebigen Station innerhalb des Ringes hat, in logischer Folge an jeder aktiven Station innerhalb des Ringes verfügbar ist. So ist zum Beispiel eine Nachricht, die in der Überwachungsstation entsteht, an der ersten aktiven Station innerhalb des Ringes verfügbar. Danach ist die Nachricht an der zweiten aktiven Station innerhalb des Ringes verfügbar und so weiter, bis sie zu der Überwachungsstation zurückkehrt.
Der bisherige Stand der Technik ist in mehreren unterschiedlichen Technologien zur Steuerung von Ringübertragungssystemen offengelegt worden. Die US-Patentschriften 3,752,932 und 4,293,948 enthalten Beispiele solcher Steuerungstechnologien nach dem bisherigen Stand der Technik. Die Patente umfassen dem Anschein nach die Technologien und Verfahrensweisen, bei denen eine Station in der Lage ist, Nachrichten aus dem Ring abzufertigen und/oder zu empfangen.
Ein notwendiges Element in einem Ringübertragungssystem ist die Anordnung der Schnittstellenleitung, die ein Datenendgerät mit dem Übertragungsmedium verbindet. Beim gegenwärtigen Stand der Technik gibt es eine Unzahl von unterschiedlichen Arten von Schnittstellenschaltungsanordnungen. In der US-Patentschrift 4,424,565 wird eine dieser Schaltungsanordnungen offengelegt. In dem Patent verbindet die Schnittstellenschaltung einen Prozessor mit einem Übertragungskanal. Die Schaltung ist programmierbar und dient dazu, den Anfangsteil von Datennachrichten auf dem Kanal sofort im Moment ihres Empfangs dynamisch zu übersetzen und dadurch zu bestimmen, ob diese Datennachricht gespeichert werden soll, wobei die Schnittstellenschaltung das Anfangsfeld direkt in eine Hardware-Adresse umwandelt, mit deren Hilfe dann ein spezifischer Bereich im Prozessorspeicher aktiviert wird. In dem Artikel "Serieller Bus mit 2,4 Megabit je Sekunde für verteilte Intelligenz" von C. Yager et al, veröffentlicht in Mini- Micro Conference Record, Mai 1984, Seiten 1 bis 7, wird ebenfalls eine derartige Schaltungsanordnung beschrieben. Der dort beschriebene Adapter umfaßt Steuerungsregister, die Steuerungssignale vom angeschlossenen Mikroprozessor empfangen und an ihn aussenden, eine Übertragungsschaltung für die Verarbeitung der an den Ring zu übertragenden Information und eine Empfängerschaltung für die Verarbeitung der vom Ring empfangenen Information. Eine Steuerungsschaltung aktiviert oder deaktiviert die Übertragungs- und Empfängerschaltungen und kann gleichlaufend mit dem Mikroprozessor arbeiten. Ein solcher Adapter arbeitet entweder in einem Primärmodus, in dem die Datenstation die Überwachungsfunktion auf dem Ring ausübt, oder in einem Sekundärmodus, in dem die Datenstation nur ihre eigenen Informationen an den Ring übertragen kann, wenn sie aufgerufen wird.
Im IBM Technical Disclosure Bulletin, Band 22, Nr. 8 vom Januar 1980 (Seite 3059) und im Band 13, Nr. 5 vom Oktober 1970 (Seite 1151) werden noch andere Arten von Übertragungsadaptern beschrieben. Diese Adapter werden in erster Linie dazu betrieben, Funktionen zu erzeugen, die auf den Eigentümlichkeiten der Datenübertragungseinrichtungen und/oder des Protokolls (Regelsatz, der zur Steuerung der Datenbewegung auf dem Ring benutzt wird) der Übertragungssysteme beruhen.

Zusammenfassung der Erfindung

Es ist deshalb Gegenstand der vorliegenden Erfindung, einen wirksamen Übertragungsadapter mit mehreren Funktionen vorzulegen, der auf einem einzigen Chip integriert und besonders dafür geeignet ist, Datenstationen mit einer Ringübertragung zu verbinden, in der zur Unterstützung des Nachrichtenaustausches das SDLC-Protokoll benutzt wird.
Diese und andere Aufgaben der vorliegenden Erfindung werden gelöst durch die Schaffung eines auf einem einzigen Chip integrierten Adapters zum Anschluß an ein Datenverarbeitungsterminal mit einem Ringübertragungssystem, das ein bit-orientiertes Protokoll (SDLC) zur Steuerung synchroner Datenübertragung benutzt, wobei dieser Adapter folgendes umfaßt: ein Übertragungsschaltungsmittel, das zur Verarbeitung von auf das Ringübertragungssystem zu übertragenden Informationen bestimmt ist, ein Empfängerschaltungsmittel, das für die Verarbeitung von aus dem Ringübertragungssystem empfangenen Informationen bestimmt ist, und einem Steuermittel für die Aktivierung/Deaktivierung der Übertragungs- und Empfängerschaltungsmittel, das mit dem Mikroprozessor gleichlaufend arbeiten kann, wobei der Adapter entweder in einem Primärmodus arbeitet, in dem die mit dem Ring verbundene Datenstation die Überwachungsfunktion auf dem Ring ausübt, oder in einem Sekundärmodus, in dem die Datenstation nur ihre Daten über den Ring übertragen kann, wenn sie aufgerufen wird. Die Mikroprozessor- Schnittstellenmittel verbinden den Adapter mit Hilfe von Daten- und Steuerleitungen mit dem Mikroprozessor, wobei die Mikroprozessor-Schnittstellenmittel einen ersten Satz von Steuersignalen aus dem Mikroprozessor zur Auswahl des Steuerungsregisters mit Hilfe von vorbestimmten Datensignalen decodieren und einen zweiten Satz von Steuersignalen an den Mikroprozessor zu seiner Unterbrechung übertragen. Die Steuerungsregister umfassen Schreibregister, die zur Speicherung von Daten aus dem Mikroprozessor und zur Einweisung des Adapters entweder in den Primärmodus oder in den Sekundärmodus benutzt werden, und Leseregister, die zur Speicherung der an den Mikroprozessor zu übertragenden Daten benutzt werden, und die Steuerungsmittel des Adapters umfassen ein internes Modem-Logikmittel zur Schnittstellensteuerung, das zur Überwachung der Mikroprozessor- Schnittstellenmittel und der Steuerungsregister, des elektrischen/logischen Zustandes des Adapters und des Dateninhaltes auf dem Ring betrieben wird, und das zur Erzeugung von elektrischen Signalen zur Aktivierung/Deaktivierung des Übertragungsschaltungsmittels und/oder des Empfängerschaltungsmittels Informationen benutzt, die aus dem Ringübertragungssystem gewonnen werden.
Die vorbeschriebenen Eigenschaften und andere Vorteile der vorliegenden Erfindung werden nun in den zugehörigen Zeichnungen umfassender beschrieben.

Kurze Beschreibung der Zeichnungen

Fig. 1A zeigt eine schematische Darstellung eines Ringübertragungssystems. Der Adapter gemäß der vorliegenden Erfindung kann dazu benutzt werden, oben Datenstationen anzuschließen.
Fig. 2 zeigt ein Funktionsblockschaltbild des Adapters.
Fig. 3 zeigt ein Blockschaltbild der im Adapter verwendeten Schaltungsbauteile.
Fig. 4 bis 4D zeigen eine graphische Darstellung der Steuerungsregister und die Funktion, die von jedem Bit in den Registern erzeugt wird.
Fig. 5 zeigt ein Blockschaltbild der Überwachungsschaltung.
Fig. 6 ist eine graphische Darstellung der zur Auswahl eines speziellen Registers notwendigen Signale.
Fig. 7 zeigt schematisch die Relais, die den Adapter mit dem Ring verbinden, und die Übertragungsschaltung mit kombinatorischer Logik, die den Datenfluß in dem Adapter steuert.
Fig. 8 und 8(a) zeigt logische Schaltungen, die bestimmte Steuerungssignale erzeugen.

Ausführliche Beschreibung der Erfindung

Obgleich man mit Hilfe der vorliegenden Erfindung jedes beliebige Terminal oder jede beliebige Datenstation an ein Ringübertragungssystem anschließen kann, arbeitet sie dann gut, wenn ein Kassenterminal an ein Ringübertragungssystem angeschlossen ist. Aus diesem Grunde wird die Erfindung bei einem solchen Einsatz beschrieben.
Fig. 1A zeigt eine graphische Darstellung eines Ringübertragungssystems, wie es dem Stand der vorliegenden Erfindung entspricht. Das Ringübertragungssystem enthält ein Übertragungsmittel, das durch die Zahl 10 symbolisiert wird. Der Signalverkehr auf dem Ring läuft nur in einer Richtung, diese ist durch die Pfeile markiert. Mit dem Ring ist eine Speichersteuerung 12 verbunden. Die Funktion der Speichersteuerung besteht darin, die Arbeitsweise des Rings zu überwachen. Zu diesem Zwecke erzeugt die Speichersteuerung Abfragesignale und andere notwendige Steuerinformationen, die eine oder alle Datenstationen aktivieren, die mit den Nummern 14 bis 19 gekennzeichnet sind, damit sie Informationen auf dem Ring übertragen. Es ist anzumerken, daß aus der Tatsache, daß nur drei Datenstationen gezeigt werden, keine Beschränkung des Umfanges der vorliegenden Erfindung auf diesen Fall abgeleitet werden kann. Im praktischen Einsatzfall wird die Anzahl der Datenstationen auf dem Ring durch den Umfang der Geschäftsvorgänge und die Kapazität der Speichersteuerung für die Verarbeitung von Informationen aus einer großen Anzahl von Datenstationen und die Rücksendung von Antworten auf Echtzeitbasis bestimmt.
Fig. 1 zeigt die Einrichtung, mit der eine Datenstation und/oder die Speichersteuerung an das Übertragungsmittel angeschlossen wird. Die Einrichtung besteht aus einer Steuerung 18 und aus einem Schnittstellenschaltungsmittel 20. Die Steuerung 18 wird über Leitungen, die mit der Zahl 22 gekennzeichnet sind, an das Schnittstellenschaltungsmittel 20 angeschlossen. Die Bauteile der Fig. 1 befinden sich in den Datenstationen, während das Schnittstellenschaltungsmittel 20 in der Steuerung verwendet wird. Die Steuerung 18 besteht aus einem Hauptsystemmikroprozessor 24, der über ein gemeinsam genutztes RAM-Schnittstellenmittel 26 mit einem Übertragungsprozessor verbunden ist, der mit der Zahl 28 gekennzeichnet ist. Die Einzelheiten der Steuerung 18 sind in der Patentschrift mit der Nummer 637369, eingereicht am 3. August 1984 auf den Namen des Inhabers der vorliegenden Erfindung, offengelegt. In Anbetracht dieser Tatsache werden hier keine Einzelheiten der Steuerung 18 behandelt. Es ist zusätzlich noch anzumerken, daß bei der Vorzugsvariante der vorliegenden Erfindung der Mikroprozessor 24 der 80286-Mikroprozessor von Intel Corporation und der Mikroprozessor 28 der 8051-Mikroprozessor ebenfalls von Intel Corporation ist. Die gemeinsam genutzte RAM-Schnittstelle 26 sorgt auch dafür, daß die durchgehenden Befehle, Zustandsfunktionen und Nachrichten zwischen den Prozessoren und dem Schnittstellenschaltungsmittel 20 übertragen werden.
Wie ebenfalls aus Fig. 1 ersichtlich, umfaßt das Schnittstellenschaltungsmittel 20 das Hardware-Ringadaptermittel (ADPT) 30, das über elektrische Leiter mit einem Signalumwandlungsmittel für analoge Signale 32 (CONV) verbunden ist. Der Pfeil gibt die Richtung an, in der die elektrischen Signale, die den Daten entsprechen, in dem System fließen. Demzufolge geht das Signal aus dem stromaufwärts liegenden Segment des Ringes in das Signalumwandlungsmittel für analoge Signale 32 ein, fließt in das Hardware-Ringadaptermittel 30, von wo aus das Signal über den Leiter 22 in die Steuerung 18 übertragen werden kann, oder das Signal kann über das Hardware-Ringadaptermittel 30 umlaufen und auf das stromabwärts liegende Segment des Ringes rückgekoppelt werden. Wie nachfolgend noch erklärt, wird durch diese Fähigkeit des Umlaufs (d. h. die Entnahme von Daten aus dem Ring, ihr Umlauf durch den Hardware-Adapter und ihre Rücksendung in den Ring) der Adapter in die Lage versetzt, die Genauigkeit seines Übertragungs- und/oder Empfängertaktes zu prüfen, ehe er den Datenfluß im Ring stören kann.
Fig. 2 zeigt ein funktionelles Blockschaltbild des Übertragungsadapters 20. Die Bauteile, die sich innerhalb der gestrichelten Linie befinden, sind im Inneren des Adapters angeordnet, während die Signale und Elemente außerhalb der gestrichelten Linie Signale darstellen, die vorhanden sind und/oder in den Adapter eintreten. Der Adapter umfaßt ein Mikroprozessorschnittstellenmittel (micro proc), das durch die Zahl 34 gekennzeichnet ist. Das Mikroprozessorschnittstellenmittel 34 decodiert die Adapterregister (die nachfolgend noch beschrieben werden sollen), die der Mikroprozessor während eines Buszyklus lesen oder schreiben möchte. Wie nachfolgend erklärt wird, muß die als Chipansteuerung gekennzeichnete Eingangsleitung für den Adapter aktiviert sein, damit sie die Decodierungsfunktion ausüben kann. Das Mikroprozessorschnittstellenmittel 34 umfaßt weiterhin einen bidirektionalen 8-Bit-Datenbus und vier Steuerleitungen. Die Steuerleitungen sind negative aktive Chipansteuerungen (zur Auswahl des Adapters), negative aktive Lese- und Schreibansteuerungen (für die Buszyklus-Definitionen) und eine Registeransteuerleitung (reg), die festlegt, ob die Befehls- /Zustandsregister (nachfolgend beschrieben) oder die Numerierung-Ein- oder Numerierung-Aus-Register angesprochen werden sollen. Von der Schnittstelle her existiert eine Unterbrechungsleitung. Die Unterbrechungsleitung wird aktiviert, wenn der Adapter den Mikroprozessor aufrufen will. Dem Mikroprozessorschnittstellenmittel 34 wird eine Oszillatorleitung zugeführt. Die Funktion der Oszillatorleitung besteht darin, daß die Adapter-Hardware mit Basistaktgebersignalen versorgt wird.
Vom Mikroprozessorschnittstellenmittel 34 gehen zwei Sätze von Steuerleitungen aus, die für die Übermittlung von Steuerinformationen bestimmt sind und mit den Zahlen 36 und 38 gekennzeichnet sind, sie führen in eine Schreibregisterbank, die mit der Zahl 40 gekennzeichnet ist, und in eine Leseregisterbank, die mit der Zahl 44 identifiziert wird. Ein 8-Bit-Datenbus, gekennzeichnet mit der Zahl 46, verbindet den Ausgang des Mikroprozessorschnittstellenmittels 34 mit dem Schreibregister 40. Gleicherweise verbindet ein Datenbus (8- Bit), gekennzeichnet mit der Zahl 48, das Leseregister 44 mit dem Mikroprozessorschnittstellenmittel 34. Die Zustandsinformation zwischen den Schreibregistern und den Leseregistern wird über den Leiter 50 ausgetauscht. Einzelheiten über die Schreib- und Leseregister werden nachfolgend dargestellt. An diesem Punkt muß man noch hinzufügen, daß das Leseregister primär Zustandsinformationen und Daten enthält, die dem Mikroprozessor zugeleitet werden müssen, während das Schreibregister Daten enthält, die auf den Ring übertragen werden sollen, und ebenso Befehle, die Funktionen definieren, die der Adapter ausführen muß.
Der Leiter 52 verbindet das Schreibregister 40 mit dem internen Modem-Logikmittel für Schnittstellensteuerung 54 (IMI). Die Signale, die auf der Leitung 52 vom Schreibregister 40 übertragen werden, sind primär Steuerungsinformationen. Gleicherweise verbindet der Leiter 56 den Ausgang des internen Modem-Logikmittels für Schnittstellensteuerung 54 mit der Leseregisterbank 44. Die auf dem Leiter 56 übermittelte Information besteht primär aus Statusinformationen. Wie nachstehend noch erklärt wird, besteht die Funktion des internen Modem-Logikmittels für Schnittstellensteuerung 54 darin, einen modifizierten Satz von allgemein bekannten und konventionellen RS-232-Steuersignalen zu erzeugen, die dazu benutzt werden, das Empfängerschaltungsmittel 57 und das Übertragungsschaltungsmittel 58 zu aktivieren/deaktivieren. Zu diesem Zwecke empfängt das interne Modem-Logikmittel für Schnittstellensteuerung 54 über den Leiter 52 Eingaben vom Schreibregister, über den Leiter 62 Eingänge vom Übertragungstaktgeber und Steuerungslogikmittel 60, über die Leitung 66 Eingaben vom Empfängertaktgeber und Logikmittel 64 und auf der Leitung 68 Signale von der Ringtreiberschaltung (soll nachstehend noch erklärt werden). Das interne Modem-Logikmittel für Schnittstellensteuerung 54 erzeugt auch Steuersignale, die auf der Leitung 70 ausgegeben werden. Das Signal auf der Leitung 70 wird dazu benutzt, das Relais (nicht dargestellt) zu steuern, das physisch die Station mit dem Ring verbindet.
Noch im Bezug auf die Fig. 2, erzeugen der Übertragungstaktgeber und das Steuerungslogikmittel 60 den Takt, der über die Leitung 72 in das Übertragungsschaltungsmittel 58 eingespeist wird. Der Übertragungstaktgeber und das Steuerungslogikmittel 60 benutzen den externen Oszillator mit einer Frequenz von 14,7456 MHz als Basistakt. Dieser Ausgabetakt wird durch die Hardware-Schaltung heruntergeteilt, um einen vom Übertragungsschaltungsmittel 58 benutzten Takt zu erzeugen. Wie nachstehend erklärt wird, ist der Adapter in der Lage, in zwei Betriebsarten zu arbeiten. Im sogenannten Primärmodus übernimmt die Station, die mit dem Ring verbunden ist, die Überwachungsfunktion auf dem Ring, und im Sekundärmodus übt die Station, die mit dem Adapter verbunden ist, keine Überwachungsfunktion aus.
Anders ausgedrückt, hat die Datenstation im Sekundärmodus zwar Zugang zum Ring, kann aber keinerlei Kontrollfunktionen, wie etwa Aufrufe usw. ausüben. Wenn der Adapter im Primärmodus arbeitet, dann wird der Übertragungstakt direkt vom Eingangsoszillator erzeugt. Wenn sich der Adapter im Sekundärmodus befindet, dann wird der Übertragungstakt vom Eingangsoszillator und den Empfängerdaten über eine Phasenverriegelungsschleife erzeugt. Die Phasenverriegelungsschleife stellt sicher, daß der Adapter keinerlei Verzögerungen zwischen den Daten, die empfangen werden sollen, und denen, die rückübertragen werden sollen, erzeugt. Das Übertragungsschaltungsmittel 58 überträgt auf der Leitung 76 einen seriellen Datenstrom vom Adapter zum Umsetzungsschaltungsmittel 78. Das Umsetzungsschaltungsmittel 78 wandelt das TTL-Signal (Transistor-Transistor-Logik) in ein bipolares Signal, das auf den Ring ausgegeben wird. Die Daten, die vom Übertragungsschaltungsmittel 58 übertragen werden, benutzen den im Übertragungstaktgeber und Steuerungslogikmittel 60 erzeugten Takt. Wenn der Adapter Daten neu taktet, dann werden die Daten vom Adapter empfangen und durch diese Funktion geleitet, damit sie auf den Ring rückübertragen werden. Wenn der Mikroprozessor Daten in dem durchnumerierten Register (das später noch beschrieben wird) zur Übertragung auf dem Ring unterbringt, dann wird diese Funktion die Daten bitweise mit dem ausgewähltem Datendurchsatz übertragen.
Diese Übertragung erfolgt erst dann, wenn das Kennzeichen für ein Abfrageende (EOP) vom Empfängerschaltungsmittel (nachfolgend beschrieben) erkannt worden ist. Das Übertragungsschaltungsmittel führt auch die Funktion der Einfügung des SLDC-Bits aus. Diese Funktion ist allgemein bekannt, Einzelheiten dazu sind in der US-Patentschrift 3,752,932 dargestellt. Man muß hier noch hinzufügen, daß diese Funktion ein 0-Bit nach jeder Folge von fünf aufeinanderfolgenden 1-Bits im Datenteil einer Nachricht anordnet.
Ein Rückkopplungssignal zur Taktkorrektur wird vom Übertragungsschaltungsmittel 58 erzeugt und auf der Leitung 80 an den Übertragungstaktgeber und das Steuerungslogikmittel 60 rückgekoppelt. Das Rückkopplungssignal wird zur Synchronisierung des Taktes mit den Daten benutzt. Die auf dem Ring zu übertragenden seriellen Daten werden aus einem der in der Schreibregisterbank 40 enthaltenen Register auf der Leitung 82 an das Übertragungsschaltungsmittel 58 ausgegeben.
Der Empfängertaktgeber und das Steuerungslogikmittel 64 erzeugen den Takt, der vom Empfängerschaltungsmittel 57 dazu benutzt wird, die Datenbits in das Empfängerlatch (soll später beschrieben werden) und von da aus zum Register für die Aufhebung der Reihenfolge (wird später beschrieben) zu takten. Der Takt wird vom 14,7456-MHz-Basisoszillator erzeugt und die empfangenen Daten über eine Phasenverriegelungsschleife. Die Phasenverriegelungsschleife stellt sicher, daß der Abfragetakt, der vom Empfängertaktgeber und Steuerungslogikmittel erzeugt wird, sich auch im richtigen Verhältnis zum ankommenden Datenstrom befindet, so daß die richtigen Daten in das Register für die Reihenfolgeaufhebung (nachfolgend beschrieben) eingetaktet werden. Das Taktsignal vom Empfängertaktgeber und Steuerungslogikmittel 64 wird über die Leitung 84 in das Empfängerschaltungsmittel 57 eingespeist. Gleicherweise wird das Taktkorrektursignal für Rückkopplungsfehler über die Leitung 86 in den Empfängertaktgeber und das Steuerungslogikmittel 64 eingespeist. Die seriellen Daten werden über die Leitung 88 in das Leseregister 44 eingespeist. Das Empfängerschaltungsmittel 57 benutzt den vom Empfängertaktgeber und Steuerungslogikmittel 64 erzeugten Takt dazu, den Empfängerdatenstrom in den Adapter einzutakten. Die Daten werden dann von einem Anfangsempfängerlatch (das später beschrieben werden soll) in das Register für die Reihenfolgeaufhebung geschickt. Die Daten können dann vom Mikroprozessor gelesen werden.
Das Empfängerschaltungsmittel 57 decodiert ebenfalls drei Datenbit-Muster, die in dem vorliegenden Ringübertragungssystem von Bedeutung sind, in dem das Ringübertragungsprotokoll eine Unterform des bekannten SDLC-Protokolls ist. Dieses Protokoll war eine Erfindung des Inhabers der vorliegenden Erfindung. Diese Muster werden nachstehend in Tabelle 1 dargestellt, wobei das Bit mit der geringsten Bedeutung zuerst gezeigt wird.

TABELLE 1

1. 0111 1111=FE=das SDLC-Zeichen "EOP" (Abfrageende)
2. 0111 1110=7E = das SDLC-Flag-Kennzeichen
3. 0000 0000=00 = das SDLC-Abschaltkennzeichen
Im SDLC-Protokoll werden diese Zeichen nicht mit der Einfügung der 0-Bits übertragen. Wenn ein beliebiges dieser Kennzeichen vom Adapter empfangen wird, dann wird am Mikroprozessor eine Unterbrechung erzeugt, und die Bits werden in eines der Register (die nachfolgend beschrieben werden sollen) übertragen. Das Empfängerschaltungsmittel wird das Null-Bit löschen, das nach dem Empfang der fünf aufeinanderfolgenden Eins-Bits empfangen wird. Diese Aktion entfernt das Null-Bit wieder, das vom ursprünglichen Übertragungsadapter eingesetzt worden ist. Das Überwachungsschaltungsmittel 90 wird über die Leitung 91 mit dem Umsetzungsschaltungsmittel von TTL-bipolaren Signalen 78 und über die Leitung 93 mit dem Übertragungsschaltungsmittel 58 verbunden. Mit Hilfe des Überwachungsschaltungsmittels 90 kann der Adapter den aus der Speicherschleife ankommenden Datenstrom sichten, ohne daß er die Daten darin beeinflußt. Wenn die Schaltung durch das Setzen von Bit 4 des WRO-Registers (wird nachstehend beschrieben) aktiviert wird, dann werden die Empfängerdaten in den Adapter eingebracht, durch eine Schaltung mit kombinatorischer Logik (wird nachfolgend erklärt) geschickt und wieder auf die Speicherschleife zurückgegeben. Durch diese Schaltung kann das Mikroprozessorprogramm ermitteln, ob der vom Adapter zu erzeugende Takt mit dem Datenstrom verknüpft werden kann, der von anderen auf dem Ring befindlichen Datenstationen erzeugt wird, ehe die Datenrückübertragungsschaltung des Adapters aktiviert wird.
Das Umsetzungsschaltungsmittel für bipolare in TTL-Signale 92 wird durch die Leitung 94 mit dem Empfängerschaltungsmittel 57 beziehungsweise mit dem Überwachungsschaltungsmittel 90 verbunden. Die Funktion des Umsetzungsschaltungsmittels 92 für bipolare in TTL-Signale besteht darin, bipolare Signale vom Ring zu empfangen, und das Signal zu einem TTL-Logikpegel umwandelt. Das bipolare TTL-Signal wird durch ein externes Analogon (wird später beschrieben) erzeugt.
Fig. 3 zeigt das Blockschaltbild der im Adapter verwendeten elektrischen Schaltung. Die Schaltung umfaßt ein Mikroprozessorschnittstellenmittel 35, das den Adapter mit dem Mikroprozessor verbindet. Das Mikroprozessorschnittstellenmittel 35 umfaßt das Mikroprozessorschnittstellen-Decodierungsmittel 34 und den bidirektionalen Datenbus 11, die Chipauswahlleitung (CS) 104, die Leseleitung (RD) 106, die Schreibleitung (WR), die Registerauswahlleitung (R/S) 110, die Unterbrechungsleitung (INT) 112 und die Oszillatorleitung (OSC) 102. Die Funktionen, die von den Steuerleitungen und von dem Decodierungsmittel 34 ausgeführt werden, sind schon beschrieben worden und sollen an dieser Stelle nicht wiederholt werden. Es soll nur angemerkt werden, daß das Decodierungsmittel 34 dasjenige Adapterregister (soll nachfolgend beschrieben werden) decodiert, das der Mikroprozessor während eines Mikroprozessorbuszyklus lesen oder schreiben will. Die Eingabeleitung für die Chipauswahl (CS) muß aktiviert sein, wenn der Adapter eine beliebige Decodierung durchführen soll.
Das Mikroprozessorschnittstellen-Decodierungsmittel 34 wird über interne Daten- und Steuerleitungssysteme mit den Steuerungsregistern verbunden. Es gibt drei Nur-Schreib-Register, die als WR0, WR1 und WR gekennzeichnet sind, und vier Nur-Lese-Register, die als RD, RR0, RR1 und RR2 gekennzeichnet sind. Jedes Register ist 8 Bit breit. Das spezielle Register, das gelesen oder geschrieben werden soll, wird definiert mit der Lese- und Schreibeingänge, dem Registerauswahleingang, dem Datenbit 0 und den Zustandsbit 1 und 2 von WR1.
Eine nur in einer Richtung wirkende Unterbrechungsleitung (INT) 112 kommt von der Mikroprozessorschnittstelle, und ein bidirektionaler Datenbus, der mit der Zahl 114 gekennzeichnet ist, bildet den externen oder den Mikroprozessordatenbus zum Chip. Wie schon vorstehend beschrieben, enthält der Adapter eine Vielzahl von Steuerungsregistern (die nachstehend beschrieben werden), die die Befehls-/Zustandsfunktionen des Adapters ausführen. Diese Register werden aufgrund des Zustandes der gesteuerten Leitungen und des Datenbusses an der Mikroprozessorschnittstelle 34 ausgewählt. Durch die Decodierung der aktiven Leitungen wird die Adapterschnittstelle in die Lage versetzt, das richtige Register auszuwählen, das der Mikroprozessor zum Lesen oder Schreiben benötigt.
Wenn man sich zu diesem Zeitpunkt der Fig. 6 zuwendet, dann findet man dort eine Tabelle, die die Auswahl dieser Register zeigt. Die Tabelle enthält auch Informationen im Hinblick darauf, wie das serielle Element 116 (Fig. 3) angewählt wird, damit es Daten für die Übertragung auf dem Ring herausliest. Die Tabelle zeigt auch, wie das Element zur Aufhebung der Reihenfolge 118 (Fig. 3) angewählt wird, damit es Daten aus dem Ring in das Leseregister 120 einliest. Die erste Spalte der Tabelle identifiziert das Register, die zweite Spalte stellt den Zustand der Registerwahleingabeleitung 104 dar, die dritte Spalte stellt den Zustand der Leseeingabeleitung 106 dar, die vierte Spalte stellt den Zustand der Schreibeingabeleitung 108 dar, die fünfte Spalte stellt den Zustand des Bits "0" des Datenbusses in den Adapter dar, die sechste Spalte stellt den Zustand des Bits "1" des Schreibregisters 1 dar und die siebente Spalte stellt den Zustand des Bits "2" des Schreibregisters 1 dar. Zum Beispiel muß zur Auswahl des Schreibregisters 0 (WR0) das Auswahleingabesignal im "Aus"-Zustand sein (dies setzt voraus, daß eine logische "0" einen "Aus" -Zustand darstellt und eine logische "1" einen "Ein"-Zustand darstellt). Der "Leseeingang" muß "Ein" sein. Der "Schreibeingang" muß "Aus" sein. Der "DBO-Eingang" ist "Aus", und der Zustand der Bits 1 und 2 des Schreibregisters 1 ist bedeutungslos. Auf die gleiche Art und Weise können die anderen Register einschließlich des Elementes zur Reihenfolgebildung und -auflösung durch die Einstellung der geeigneten Leitungen und Bits in Übereinstimmung mit der in der Tabelle gezeigten Information ausgewählt werden.
Wieder mit Bezug auf Fig. 3 wird das Leseregister (RD) 120 über den Bus 124 mit dem Element zur Auflösung der Reihenfolge 118 verbunden. Das Element zur Auflösung der Reihenfolge wird über die Leitung 126 mit dem Empfängersteuerungslogikmittel 128 verbunden. Die Funktion des Elementes zur Auflösung der Reihenfolge besteht darin, Daten aus dem Ring aufzunehmen, die Reihenfolge der Daten aufzulösen und sie in dem Leseregister 120 zu speichern. Aus dem RD-Register werden die Daten über den Bus an den Mikroprozessor übertragen.
Der Adapter wird mit Hilfe des Ringschnittstellenmittel 140 mit dem Ring verbunden. Das Ringschnittstellenmittel umfaßt die Relais (RLY) 130, 132, 134, 136 und 138.
Wie nachstehend erklärt wird, können die Daten auf dem Ringübertragungssystem in Abhängigkeit von der Einstellung des Relais 130 und der dazugehörigen Kontakte 132, 134, 136 und 138 über das analoge Schaltungsmittel 142 in das Empfängerlatch und über das Empfängersteuerungslogikmittel 128 in das Element zur Auflösung der Reihenfolge aufgeteilt werden, wo die Daten zu einem vielfältigen Strom werden und im Leseregister 120 gespeichert werden. Der Empfängerzähler 146 zählt die Daten auf der Basis von Bits, wie sie in das Element zur Auflösung der Reihenfolge eingespeist werden. Die Daten werden dann über den Multiplexkanalbus 22 (Fig. 1) in den Mikroprozessor eingespeist. Der Zustand der Schnittstellensignale für die Auswahl des Elementes zur Auflösung der Reihenfolge ist weiter oben beschrieben worden und wird in Fig. 6 gezeigt.
Die Daten, die über das Übertragungssystem übermittelt werden sollen, werden über den Mikroprozessorbus in das Schreibregister (WR) 122 geschrieben. Der Zustand der Schnittstellensteuerungsleitungen für die Auswahl des seriellen Elementes 116 wird ebenfalls in Fig. 6 gezeigt. Der Ausgang vom Schreibregister 122 wird über den Mehrfachkanalbus 148 mit dem seriellen Element 116 verbunden. Die Funktion des seriellen Elementes 116 besteht darin, die Daten, die auf dem Mehrfachkanalbus geliefert werden, zu einem Datenstrom aneinanderzureihen und den Bitstrom zur Übertragungssteuerung 150 zu liefern. Die Ausgabe aus der Übertragungssteuerung 150 wird in die logische "UND"-Schaltung 152 eingegeben. Die Ausgabe der "UND"-Schaltung 152 wird in den "ODER"- Schaltungsblock 154 eingegeben und von der "ODER"-Schaltung in das Übertragungslatch (XMIT) 156. Das Signal wird dann durch die ODER-Schaltung 160 hindurch in die UND-Schaltung 158 übertragen, von wo aus es durch das analoge Schaltmittel 162 verarbeitet und dann in das Übertragungssystem eingegeben wird. Da vom seriellen Element Zeichen in die Übertragungssteuerung 150 eingespeist werden, verfolgt ein Übertragungszähler die Speicherspur der Bits. Auch von der Übertragungstaktgebersteuerung werden Steuersignale in die Übertragungssteuerung 150 eingespeist.
Die Steuerungsregister umfassen, immer noch im Hinblick auf die Fig. 3, weiterhin zwei Schreibregister, die als Schreibregister (WR) 0, Schreibregister (WR) 1, und drei Leseregister, die als Leseregister (RR) 0, Leseregister (RR) 1 und Leseregister (RR) 2 gekennzeichnet sind.
In die Schreibregister kann vom Steuerungsmikroprozessor über den Datenbus hineingeschrieben werden. Gleicherweise wird mit Hilfe der Hardware-Schaltung des Adapters in die Leseregister hineingeschrieben.
Wenn nun die Fig. 4 bis 4d betrachtet werden, dann sind dort eine schematische Darstellung der Register und Definitionen für jedes Bit gegeben. Die Bit-Definitionen sind in abgekürzter Form ebenfalls in den Registern der Fig. 3 dargestellt. Die erste Spalte stellt in jedem dieser Schemata die Datenbit (DB) dar, die zweite und die dritte Spalte ergeben den Zustand des Bits, zum Beispiel könnte das Bit im logischen Zustand "1" sein, was als der Zustand "Ein" definiert wird, oder das Bit könnte im logischen Zustand "0" sein, was in der vorliegenden Erfindung als der Zustand "Aus" definiert wird. Die vierte Spalte ergibt eine Definition für das Bit, wenn es in einen besonderen Zustand versetzt wird. Die Abkürzungen für die Definitionen sind in den entsprechenden Tabellen in Klammern und in Fig. 3 ohne Klammern dargestellt.
Das Schreibregister 0 wird dazu benutzt, die verschiedenen Übertragungsfunktionen des Adapters zu steuern. Die Bitdefinition für das Schreibregister 0 ist in Bezug auf die graphische Darstellung in Fig. 4c wie folgt:
Bit 7 entspricht dem RS-232-Signal "Datenstation bereit". Wie früher schon festgestellt, ist RS-232 eine elektrische und mechanische Standardschnittstelle, die bekannt und von der EIA definiert ist. Wenn sie vom Prozessor aktiviert wird, dann wird der Adapter das Relais aktivieren und die Datenstation in die Speicherschleife des Übertragungsringes bringen, wenn nicht auch Bit 5 gesetzt wird. Es versetzt den Adapter auch in die Lage, im Mikroprozessor eine Unterbrechung zu erzeugen.
Bit 6 entspricht dem RS-232-Signal "Sendeaufforderung". Wenn das Bit durch den Mikroprozessor aktiviert wird, dann aktiviert es die Logik, die in dem Mikroprozessor eine Übertragungsunterbrechung erzeugen, wenn die richtigen Bedingungen dafür vorliegen.
Bit 5 entspricht dem RS-232-Signal "lokale Prüfung". Wenn es vom Prozessor aktiviert wird, dann versetzt es den Adapter in einen Prüf-Betriebszustand, bei dem die Übertragungsdaten zu den Empfängerdaten laufen. Wenn dieses Bit gesetzt wird, wird der Adapter vom Ring isoliert.
Bit 4 Wenn dieses Bit gesetzt wird, dann wird der Adapter in einen Überwachungs-Betriebszustand versetzt. In diesem Zustand taktet der Adapter die Übertragungsringspeicherdaten nicht wieder, wenn sie durch den Adapter hindurchgehen.
Bit 3 Dieses Bit aktiviert/deaktiviert "Bit-Einfügung", eine SDLC-Funktion, die für den Betrieb des Speicherringübertragungsnetzes notwendig ist. Wie schon oben festgestellt, ist die Einfügungsfunktion eine spezielle Eigenart des SDLC-Protokolls, bei der es erforderlich ist, daß der Datenstrom nicht mehr als fünf aufeinanderfolgende logische "1" hat. Wenn fünf aufeinanderfolgende Eins-Bits im Datenstrom zum Adapter gesendet werden, dann wird der Adapter ein Null-Bit einfügen. Beim Empfang von Daten aus dem Ring wird der Adapter die gleiche Funktion ausführen. Diese Funktion ist im SDLC als Bit-Stuffing und -Destuffing bekannt.
Bit 2 Wenn dieses Bit vom Mikroprozessor gesetzt wird, dann wird es die Adapterempfängerunterbrechungen deaktivieren, bis vom Adapter das nächste Flag-Kennzeichen erkannt wird.
Bit 1 Dieses Bit versetzt den Adapter in den primären oder sekundären Datenstationsbetrieb im Ring. Wie schon vorstehend beschrieben, befindet sich der Adapter im Primärzustand, wenn die mit ihm verbundene Datenstation auch als Steuerungsstation für den gesamten Ring wirkt. Zu den Steuerungsfunktionen gehört die Erzeugung und Übertragung von Aufrufen, die jeder Datenstation die Gelegenheit geben, ihre Daten in Richtung auf die Datenstation abzusetzen. Andererseits arbeiten dann alle Datenstationen, die nicht als Steuerungsstation wirken, im Sekundärzustand.
Bit 0 Dieses Bit ist Teil der Decodierung für WR 0. Es muß auf Null gesetzt werden, wenn man in WR 0 schreibt.
Wenn der Adapter im Primärmodus arbeitet, dann wird eine Phasenverriegelungsschleife (PPL) benutzt, um den Takt zu erzeugen, der die Empfängerdaten eintaktet. Der Datenübertragungstakt wird durch einen Zählvorgang des Eingabeoszillators 102, Fig. 3 erzeugt.
Gleicherweise wird eine Phasenverriegelungsschleife PPL zur Erzeugung des Taktes sowohl für die Empfänger- wie für die Übertragungsdaten benutzt, wenn der Adapter im Sekundärmodus arbeitet.
Die Bit-Definition für jede dieser Funktionen in WR 0 ist, immer noch bezogen auf die Fig. 3, mit Hilfe der Abkürzung an der entsprechenden Bit-Position gekennzeichnet. In diesem Sinne entspricht in der Position des Bit 7 (DTR) der Funktion Datenstation bereit. Gleichermaßen stellt RTS (in der Position von Bit 6) die Sendeanforderung dar und so weiter. Die Ausgabe aus jeder Bit-Position von WR 0 wird über die Leitung 166 zur allgemeinen Rückstellschaltung 168, Steuerungslogik CTS 170, Abschaltlatch (SO) 172, Datentaktlatch 174, On-Line-Latch 176 und Unterbrechungsschaltungsmittel (IRPT) 178 übertragen.
Es muß noch angemerkt werden, daß mit Ausnahme der Bits RM und OL alle Bits im Leseregister (RR) 1 den Bits in WR 0 gleich sind und gleichzeitig mit den Bits in WR 0 gesetzt werden. Wenn die Bits in RR1 und WR 0 gleichzeitig gesetzt werden, kann der Mikroprozessor, wann immer er durch die Adapter-Hardware aufgrund des Eintritts einer Bedingung (wird nachfolgend beschrieben) unterbrochen wird, das Leseregister 1 abfragen, wo er den Betrieb wieder aufnehmen soll, wenn die Unterbrechung abgelaufen ist.
WR 1 wird, immer noch bezogen auf die Fig. 3 und 4D, dazu benutzt, den Datendurchsatz festzulegen, bei der der Adapter betrieben werden soll, und das Leseregister auszuwählen, das bei dem nächsten Lesevorgang des Mikroprozessors für den Adapter gelesen werden soll. Die Bit-Definition für das in diesem Register benutzte Bit ist in Fig. 4D gegeben. Es ist anzumerken, daß die Decodierungen bei den Bits 1 und 2, die in Fig. 3 als Zeiger (PTR) gekennzeichnet sind, zur Auswahl eines Leseregister benutzt werden. Um diese Auswahlfunktion zu symbolisieren, sind diese Bits mit einer Klammer zusammengefaßt, und von ihnen geht eine Linie aus, die zu RR1, RR0, RR2 führt.
Wie ebenfalls aus Fig. 3 ersichtlich, kann der Mikroprozessor zusätzlich zum Reihenfolgeauflöser und Leseregister 120 auch das Register 1, Register 0 und Register 2 lesen. Das Leseregister 0 (RR 0) ist das Unterbrechungsregister. Es wird dazu verwendet, dem Mikroprozessor die Quelle einer Unterbrechung anzuzeigen, die von der Adapter-Hardware veranlaßt worden ist. Die Definition eines jeden Bits ist in Fig. 3 und 4 gegeben.
Bits 6 und 7 - Diese Bits werden vom Adapter verschlüsselt und zeigen dem Mikroprozessor an, das eine der drei Arten von Kennzeichen vom Adapter empfangen worden ist. Nachfolgend wird die Information dargestellt, die diese zwei Bits dem Mikroprozessor in jeder der vier möglichen Bitkombinationen übermitteln.
1. Bit 7 = 0, Bit 6 = 0: Die Unterbrechung war keine empfangene Unterbrechung.
2. Bit 7 = 0, Bit 6 = 1: Der Adapter hat ein Datenbyte empfangen.
3. Bit 7 = 1, Bit 6 = 0: Der Adapter hat ein EOP-Zeichen empfangen.
4. Bit 7 = 1, Bit 6 = 1: der Adapter hat ein Flag-Zeichen empfangen.
Bit 5 Dieses Bit zeigt an, daß die Quelle der Unterbrechung darin besteht, daß das serielle Übertragungselement leer ist und der Mikroprozessor das nächste Datenübertragungsbyte in das Register des seriellen Elementes schreiben kann.
Bit 4 Dieses Bit zeigt an, daß die Quelle der Unterbrechung eine Überlaufbedingung am Reihenfolgeauflöser oder eine Bereichsunterschreitung am seriellen Element ist.
Bit 3 Dieses Bit zeigt an, daß die Quelle der Unterbrechung darin besteht, daß vom Adapter ein Ladungsverlust auf dem Speicherring entdeckt worden ist.
Bit 2 Dieses Bit ist der Eingangszustand zum Adapter, das den Zustand eines Ladungsträgers auf dem Speicherring anzeigt. Dieses Bit ist keine Unterbrechungsquelle.
Bit 1 Dieses Bit zeigt an, daß die Quelle der Unterbrechung darin besteht, daß vom Adapter ein Übertragungsende-Kennzeichen empfangen worden ist.
Bit 0 Dieses Bit ist der Zustand des intern erzeugten Adaptersignals, das dem RS-232-Signal "bereit zum Senden" entspricht. Dieses Bit ist keine Unterbrechungsquelle.
Mit Ausnahme der Bits 0 und 3 korrespondieren die Bits in RR1 direkt und zeigen den Zustand der in WR0 definierten Bits an.
Die zwei wichtigsten Bits in RR2 sind direkt entsprechend und zeigen den Zustand der zwei wichtigsten Bits in WR 1 an, die zur Auswahl der Adapterdatendurchsatzes gesetzt werden. Die Bits 1 und 0 sind die einzigen andersgearteten Bits, die in RR2 benutzt werden. Die Definition der Funktion dieser Bits lautet wie folgt:
Bit 1 - Wenn dieses Bit eine 1 ist, dann zeigt es an, daß die vom Adapter übertragenen Daten aus einem einfachen TTL-Signal in ein bipolares TTL-Signal richtig umgewandelt werden.
Bit 0 - Dieses Bit zeigt den Zustand der Umtaktfunktion der Empfängerdaten an. Wenn der Adapter gerade dabei ist, die Empfängerdaten vor der Übertragung in den Speicherring neu zu takten, dann wird dieses Bit 1 sein. Außerdem wird das Bit 1, das als das Ringtreiberbit (LD) bekannt ist, vom Ringtreibermittel 184 gesetzt. Die Funktion des Ringtreibers besteht darin, das analoge Schaltungsmittel 162 zu überwachen und das Latch zu setzen, wenn die Schaltung unter zufriedenstellenden Bedingungen arbeitet. Gleicherweise wird das Bit 0 (RR2) vom Datentaktgeberlatch 174 gesetzt. Es ist noch anzumerken, daß die dazugehörigen Signale, die zur Sicherstellung der von jedem Block ausgehenden Funktion benutzt werden, auf den Leitungen gekennzeichnet sind, die in die Blöcke hineingehen.
Immer noch bezogen auf die Fig. 3, wird die Unterbrechungsleitung 122, die vom Adapter ausgeht, aus einem der folgenden Gründe aktiviert:
1. Ein SDLC-Flag-Kennzeichen (hexadezimal 7E) wurde empfangen.
2. Ein SDLC-EOP oder "weitergehen"(hexadezimal FE) wurde empfangen.
3. Ein Datenbyte ist empfangen worden.
4. Die Übertragungsdaten serialisieren leer.
5. Es gibt einen Datenverlust entweder bei der Herstellung der Reihenfolge oder bei deren Auflösung.
6. Der Adapter entdeckt das Fehlen von beliebigen Daten auf dem Ring. (Wenn es keine Nachricht gibt, die übertragen werden soll, dann müßte die Primärstation den Ring in den Leerlauf zustand versetzen, indem sie Flag-Kennzeichen überträgt). Das Fehlen von Daten verursacht eine RLSD-Unterbrechung.
7. Eine Unterbrechung wird erzeugt, wenn der Adapter sich im Sekundärzustand befindet und ein "Abschalt"-Befehl übertragen und empfangen wird. Wie vorher festgestellt, kann man die Ursache für die erzeugte Unterbrechung durch das Lesen des Register RR0 feststellen.
Fig. 5 zeigt das Blockschaltbild einer Schaltung, die den Adapter der vorliegenden Erfindung in die Lage versetzt, entweder den Datenstrom auf dem Ring zu überwachen oder die Daten in die Empfängerschaltung einzubringen und sie aus dem Adapter heraus durch die Übertragungsschaltung hindurch neu zu takten. Um diese Funktion zu erreichen, muß der Adapter in den Überwachungszustand versetzt werden, indem im Schreibregister (WR) 0 das Bit 4 gesetzt wird. Im Überwachungszustand wird der empfangene Datenstrom durch die kombinatorische Schaltung hindurchgeleitet, wobei er die Übertragungsschaltung passiert und aus dem Adapter herausgeht. Der Steuerungsmikroprozessor ist in der Lage, Daten aus dem Ring zu empfangen, ohne daß sie verändert werden.
Noch im Bezug auf Fig. 5 umfaßt die Einrichtung zur Ausführung der Überwachungsfunktion ein Taktmittel für die Empfängerdaten 186. Das Empfängerdatentaktmittel empfängt auf der Leitung 192 einen ankommenden Datenstrom aus dem Ring. Die Daten auf Leitung 192 werden in das Empfängerdatentaktmittel 186 durch den Empfängerdatentaktgeber eingetaktet. Die Ausgabe aus dem RX-Datentaktmittel 186 wird über die Leitung 194 in den Reihenfolgeauflöser 118, Fig. 3 eingespeist. Die Daten können dann vom Reihenfolgeauflöser zum Mikroprozessor geschickt werden, wobei der Mikroprozessor sicherstellen kann, daß die Takteinrichtung des Adapters zufriedenstellend arbeitet, ehe auf dem Ringdaten zerstört werden.
Das Ausgangssignal aus dem Empfängertaktgebermittel 186 wird, immer noch bezogen auf die Fig. 5, in das kombinatorische Logikmittel 188 eingespeist. Die vom seriellen Element des Adapters übertragenen Daten werden über die Leitung 196 in das kombinatorische Logikmittel 188 eingespeist. Ebenso werden auf der Leitung 198 Steuerungssignale in das kombinatorische Logikmittel 188 eingegeben. Wie im folgenden erklärt wird, besteht die Funktion des Steuerungssignals auf der Leitung 198 in der Auswahl eines der auf den Leitungen 196 oder 200 vorhandenen Datenströme für die Übertragung in das Datenübertragungstaktmittel 190. Der Datenübertragungstaktgeber 202 taktet die Daten aus dem Übertragungstaktmittel 190 heraus. Die Ausgabe aus dem Datenübertragungstaktmittel 190 wird über die Leitung 204 in das kombinatorische Logikmittel 192 eingespeist. Die Ringdaten, die auf der Leitung 206 geliefert werden, sind eine weitere Quelle von Daten für das kombinatorische Logikmittel 192. Die Steuerungssignale auf der Leitung 208 bestimmen, welche der Datenquellen zum kombinatorischen Logikmittel 192 auf den Ring übertragen werden soll.
Wie schon vorher festgestellt, versetzt diese Schaltung den Adapter in die Lage, die Daten auf dem Ring zu überwachen, die Daten auf dem Ring durch die Adapterschaltungen neu zu takten oder Daten zu übertragen, die an der Datenstation entstehen, die der Adapter mit dem Ring verbindet. Wenn das entsprechende Bit in WR0 gesetzt wird, dann wird der empfangene Datenstrom auf der Leitung 206 in das kombinatorische Logikmittel 192 geleitet, von wo er auf den Ring rückübertragen wird, ohne daß er vom Adapter gestört worden ist.
Fig. 7 zeigt die Schnittstelle, die den Adapter an das serielle Ringübertragungssystem anschließt. Die Figur zeigt auch die Einzelheiten der logischen und kombinatorischen Schaltung, die die in Fig. 5 als Blockschaltbild gezeigten Überwachungsfunktionen ausführt. Zur Vereinfachung der Beschreibung werden gewöhnliche Zahlen benutzt, um die kombinatorischen Logikschaltungen zu kennzeichnen, die in Fig. 5 in Form von Blockschaltbildern gezeigt werden. Zu diesem Zwecke ist das Empfängerdatentaktmittel 186 (Fig. 5) in Fig. 7 als "D"-Latch 186 dargestellt. Gleicherweise ist das kombinatorische Logikmittel 188 (Fig. 5) in der Einrichtung so dargestellt, daß es zufriedenstellend arbeitet, ehe die Daten auf dem Ring zerstört werden.
Immer noch in Bezug auf die Fig. 5 werden die Ausgangssignale aus dem Empfängertaktmittel 186 in das kombinatorische Logikmittel 188 eingespeist. Die vom seriellen Element des Adapters übertragenen Daten werden über die Leitung 196 in das kombinatorische Logikmittel 188 eingespeist. Außerdem werden auf der Leitung 198 die Steuerungssignale in das kombinatorische Logikmittel 188 eingegeben. Wie nachstehend erklärt, besteht die Funktion der Steuerungssignale auf Leitung 198 darin, einen der Datenströme auf Leitung 196 oder 200 zur Übertragung in das Datenübertragungstaktgebermittel 190 auszuwählen. Der Datenübertragungstaktgeber 202 taktet die Daten aus dem Datenübertragungstaktmittel 190 heraus. Die Ausgabe aus dem Datenübertragungstaktmittel 190 wird über die Leitung 204 in das kombinatorische Logikmittel 192 eingespeist. Eine weitere Datenquelle für das kombinatorische Logikmittel 192 sind die Ringdaten, die auf Leitung 206 geliefert werden. Die Steuerungssignale auf der Leitung 208 wählen aus, welche der Datenquellen zum kombinatorischen Logikmittel 192 auf den Ring übertragen werden soll.
Wie vorher festgestellt wurde, versetzt diese Schaltung den Adapter in die Lage, die Daten auf dem Ring zu überwachen, die Daten auf dem Ring durch die Adapterschaltungen hindurch neu zu takten oder Daten zu übertragen, die an der Datenstation entstehen, die der Adapter mit dem Ring verbindet. Wenn in WR0 das entsprechende Bit gesetzt wird, dann wird der empfangene Datenstrom auf Leitung 206 in das kombinatorische Logikmittel 192 eingegeben, von wo er auf den Ring rückübertragen wird, ohne daß er vom Adapter gestört wird.
Fig. 7 zeigt die Schnittstelle, die den Adapter mit dem seriellen Ringübertragungssystem verbindet. Die Figur zeigt auch die Einzelheiten der logischen und kombinatorischen Schaltung, die die Überwachungsbetriebsfunktion ausführt, die in Fig. 5 als Blockschaltbild gezeigt ist. Zur Vereinfachung der Beschreibung werden gewöhnliche Zahlen benutzt, um die kombinatorische Logikschaltung zu kennzeichnen, die in Form von Blockschaltbildern in Fig. 5 gezeigt werden. Zu diesem Zwecke wird das Empfängerdatentaktmittel 186 (Fig. 5) in Fig. 7 als "D"-Latch 186 dargestellt. Gleicherweise wird das kombinatorische Logikmittel 188 (Fig. 5) in Fig. 7 als UND-Schaltungen 206, 208, 210 und ODER-Schaltung 212 dargestellt. Die weitere kombinatorische Logik in dieser Figur erklärt sich von selbst, und dazu wird keine weitere Beschreibung abgegeben. Es ist noch anzumerken, daß das Steuerungssignal auf der Leitung 208 in Fig. 5 durch die Signale Clock Data und Clock Data (Fig. 7) geliefert wird. Das Steuerungssignal, das auf Leitung 198, Fig. 5, geliefert wird, wird ebenfalls durch die Steuerungssignale CTS, PRI, CTS, TX data in Fig. 7 dargestellt. Die Definition und Funktion für jedes Signal ist vorstehend schon beschrieben worden und soll hier nicht wiederholt werden.
Wenn man sich nun auf die Fig, 8 und 8a bezieht, dann ist dort die kombinatorische Logikschaltung dargestellt, die zur Erzeugung des Clock Data benutzt wird, Clock Data ist in Fig. 8 dargestellt, während die kombinatorische Logikschaltung, die ein Relaisansprechsignal erzeugt, in Fig. 8a dargestellt ist. Das Clock Data und Clock Data wird vom Einstell-/Rückstell-Latch 214 erzeugt. Der Ausgang einer Vierfach-UND-Schaltung 216 wird mit dem Setz-Anschluß des Latch verbunden. Ebenso wird der Ausgang aus einer Dreifach-UND-Schaltung 218 mit dem Rücksetz-Anschluß des Latch verbunden. Gleichermaßen wird das Relaissignal vom Ausgang des D-Latch 220 erzeugt. Der Eingang des Latch wird von den Zweifach-UND-Schaltungen geliefert, die mit den Zahlen 222 beziehungsweise 224 gekennzeichnet sind.
Nochmals bezogen auf Fig. 7, ist dort der Datenfluß durch den Ringrelaiseingang in die Adapterlogik und wieder heraus dargestellt. Die Kontakte des Relais in Fig. 7 befinden sich im "unwirksamen" Zustand. Im "unwirksamen" Zustand fließen die Daten direkt durch das Relais und treten nicht in die analoge Schaltung ein. Im "wirksamen" Zustand fließen die Daten in die analoge Schaltung (in Fig. 7 nicht dargestellt, aber in Fig. 3 zu sehen), die das bipolare Signal zu einem logischen Pegel umwandelt. Dieses Signal mit logischem Pegel wird vom Hardware- Adapter verarbeitet. Die Fig. 8 und 8A zeigen die Schaltungen, die die Steuerungssignale "pick relay" und "Clock Data" in Fig. 7 erzeugen. Das Folgende ist eine Liste der Signale, die in den Schaltungen verwendet werden, und der Definitionen für die Signale.
RX Clock Dieser Takt wird zum Empfängerdatenstrom synchronisiert und als Abtasttakt für die empfangenen Daten benutzt. Er wird vom Sys-Clock-Adaptereingang abgeleitet.
TX Clock Dieser Takt wird zur Plazierung der Übertragungsdatenwerte auf dem Ring benutzt. Er wird vom SYSClock-Adaptereingang abgeleitet.
CTS "bereit zum Senden" wird unter zwei Bedingungen aktiv. (1) Wenn die Datenstation eine primäre oder Steuerungsstation auf dem Ring ist, dann wird CTS immer dann aktiv, wenn die Software das Signal "Sendeanforderung" (RTS) aktiviert. (2) Wenn die Datenstation im sekundären oder "Sklaven"-Zustand auf dem Ring ist, dann wird CTS aktiv, wenn RTS aktiviert worden ist und das letzte Byte im Datenstrom und EOP (Ende der Abfrage) von der Adapterhardware erkannt worden ist.
PRI "primär" wird von der den Adapter steuernden Software gesetzt um anzuzeigen, ob der Adapter die primäre (das Signal würde aktiviert sein) Datenstation auf dem Ring ist oder ob die Datenstation eine sekundäre (das Signal würde deaktiviert sein) Datenstation ist.
TX Data Dies ist der Datenbitstrom, der durch den Adapter auf dem Ring plaziert werden soll.
DTR "Datenstation bereit" ist ein Signal, das von der Software gesetzt wird um anzuzeigen, daß die Datenstation durch Ansprechen des Relais auf dem Ring plaziert werden sollte. Es wird in Verbindung mit LTST benutzt.
LTST "lokale Prüfung" ist ein von der Software aktiviertes Signal, das anzeigt, daß sich die Datenstation im Selbstprüfungszustand befindet und nicht an den Ring angeschlossen werden sollte. Wenn dieses Signal aktiv ist, dann wird der Adapter einen Datenstrom durch die "unwirksamen" Relaiskontakte schicken und die Daten genau so wieder empfangen, als ob sie von einer stromaufwärts liegenden Datenstation kämen. Alle anderen Steuerungssignale könnten während der Umlaufprüfung gesetzt werden, als ob die Datenstation am Ring arbeiten würde.
MMS "Überwachungsbetriebsart wählen" wird immer dann von der Software gesetzt, wenn die Software den Ringdatenstrom überwachen will, ihn aber nicht dadurch unterbrechen will, indem sie ihn durch das TX-Datenlatch hindurch neu taktet.
EOP "Ende der Abfrage" ist ein von der Hardware aktiviertes Signal, das immer dann gesetzt wird, wenn das letzte Zeichen in einem Datenstrom erkannt wird. Dieses Zeichen ist ein EOP-Kennzeichen.
RLSD "Empfängerleitungssignal erkennen" ist ein von der Hardware aktiviertes Signal, das anzeigt, das der RXTakt mit dem RX-Datenstrom synchronisiert worden ist und daß ein gültiger Datenstrom von der Hardware erkannt worden ist.
SYS Clock "System-Takt" ist die Oszillatoreingabe an den Adapter.
Damit ist die Beschreibung des Adapters abgeschlossen.
Der vorstehende Mehrfachadapter auf der Basis eines integrierten Schaltkreises kann dafür benutzt werden, beliebige Datenverarbeitungsstationen an ein Ringübertragungssystem anzuschließen. Als ein Anwendungsfall wird der vorliegende Adapter dazu benutzt, Mikroprozessoren in Kassen-Datenstationen zu einem Speicherübertragungsring zu verbinden. Vorzugsweise ist der Aufbau des Speicherringes abgeleitet von der Übertragungsstruktur der synchronen Datenverknüpfungssteuerung (SDLC) von IBM. Dies ist eine bekannte Struktur, und hier werden dazu keine Einzelheiten dargestellt. Es muß noch hinzugefügt werden, daß diese Struktur sehr effektiv bei der Aktivierung der Kommunikation von Geräten untereinander ist. Der oben beschriebene Ein-Chip-Adapter enthält die folgenden logischen Funktionen:
1. Eine parallele 8-Bit-Datenbus-Prozessorschnittstelle, die zum Lesen und Schreiben von Daten und Befehlen/Zuständen zum Adapter vier Steuerungsleitungen benutzt. Alle Eingangs- und Ausgangssignalpegel sind TTL-kompatibel.
2. Eine modifizierte RS-232-Schnittstelle für Befehle/Zustände zum Mikroprozessor.
3. Bildung einer Reihenfolge der übertragenen und Auflösung der Reihenfolge der empfangenen Adapterdaten.
4. Zwei getrennte integrierte digitale Phasenverriegelungsschleifen, die zur Übertragung und zum Empfang von Taktimpulsen benutzt werden.
5. Ausgestattet mit einem Einfach-Eingangs-Oszillator, bei dem einer von vier unterschiedlichen Datendurchsätzen ausgewählt werden kann.
6. Übertragungs- und Empfängerdaten können zu diagnostischen Zwecken im Inneren des Chip umlaufen.
7. Der Einsatz und das Löschen des "0"-Bits, die für SDLCÜbertragungsempfang notwendig sind, werden vom Adapter ausgeführt.
8. Es sind Möglichkeiten vorhanden, eine Unterbrechung für den Mikroprozessor zu erzeugen.
9. Erkennung der SDLC-Flags "EOP" oder "Weiter" und des Abschaltzeichens.
10. Der Adapter kann sowohl für primären wie für sekundären Datenstationsbetrieb konfiguriert werden.
11. Der Adapter steuert das Relais, das die Datenstationen mit dem Speicherring verbindet und ist demzufolge für den Mikroprozessor durchlässig.
12. Der Adapter schafft Möglichkeiten, durch die die Datenstation den Datenfluß auf dem Ring überwachen kann, ohne daß die Daten beim Eingang in den Adapter oder bei seinem Verlassen neu getaktet werden.
13. Der Adapter schafft für die sekundäre Datenstation die Möglichkeit, sich selbst aus dem Ring auszuklinken, ohne daß ein beliebiger Datenfluß unterbrochen wird, der sich auf dem Ring befinden kann, wenn der Befehl zum Ausklinken gegeben wird.

Claims

1. Adapter (20) mit mehreren Funktionen, der auf einem einzigen Chip zum Verbinden einer Datenstation (14, 16, 19) für Datenverarbeitung einschließlich eines Mikroprozessors (24) mit einem Ringkommunikationssystem (10) integriert ist, das ein bitorientiertes Protokoll für eine Steuerung synchroner Datenübertragung (SDLC) verwendet, der folgendes aufweist: eine Mehrzahl von Steuerungsregistern (40, 44) zum Speichern von Daten und/oder Steuerungsinformationen, ein Übertragungsschaltungsmittel (58), das zum Verarbeiten von Informationen betrieben werden kann, die in dem Ringkommunikationssystem übertragen werden sollen, ein Empfängerschaltungsmittel (57), das zum Verarbeiten von Informationen betrieben werden kann, die aus der Ringkommunikation empfangen werden und Steuermittel zum Aktivieren/Deaktivieren des Übertragungs- und Empfängerschaltungsmittels und das mit dem Mikroprozessor gleichlaufend arbeiten kann, wobei der Adapter entweder in einem Primärmodus arbeitet, in welchem die mit dem Ring verbundene Datenstation die Überwachungsfunktion auf dem Ring ausübt, oder in einem Sekundärmodus, in welchem die Datenstation nur ihre Daten über den Ring übertragen kann, wenn sie aufgerufen wird, und der Adapter dadurch gekennzeichnet ist, daß

die Mikroprozessor-Schnittstellenmittel (34) den Adapter mit dem Mikroprozessor mittels Daten- und Steuerleitungen verbinden, die Mikroprozessor-Schnittstellenmittel einen ersten Satz von Steuersignalen aus dem Mikroprozessor decodieren, um die Steuerungsregister mittels vorbestimmte Datensignale auszuwählen und einen zweiten Satz von Steuersignalen zu dem Mikroprozessor zu übertragen, um den Mikroprozessor zu unterbrechen,

die Steuerungsregister folgendes aufweisen: Schreibregister (40), die verwendet werden, um Daten aus dem Mikroprozessor zu speichern und den Adapter entweder in den Primärmodus oder in den Sekundärmodus zu setzen, und Leseregister (44), die verwendet werden, um Daten zu speichern, die zu dem Mikroprozessor übertragen werden sollen, und

die Steuerungsmittel ein internes Modem-Logikmittel (54) für eine Schnittstellensteuerung aufweisen, das betrieben werden kann, um die Mikroprozessor-Schnittstellenmittel (34) und die Steuerungsregister, den elektrischen/logischen Zustand des Adapters und den Inhalt von Daten in dem Ring zu überwachen und Informationen verwendet, die aus dem Ringkommunikationssystem gewonnen sind, um elektrische Signale zu erzeugen, um das Übertragungsschaltungsmittel (58) und/oder das Empfängerschaltungsmittel (57) zu aktivieren/deaktivieren.

2. Adapter (20) nach Anspruch 1, der ferner folgendes aufweist:

erste Mittel (78), welche das Übertragungsschaltungsmittel (58) mit dem Ring (10) verbinden und betrieben werden können, um die elektrischen Signale aus einer ersten Polarität in eine zweite Polarität umzuwandeln, die aus dem Übertragungsschaltungsmittel ausgegeben sind, und

zweite Mittel (92), welche den Ring (10) mit dem Empfängerschaltungsmittel (57) verbinden und betrieben werden können, um elektrische Signale, die aus dem Ringkommunikationssystem gewonnen sind, aus der zweiten Polarität in die erste Polarität umzuwandeln.

3. Adapter (20) nach Anspruch 1 oder Anspruch 2, der ferner folgendes aufweist: Mittel, die betrieben werden können, um ein vorbestimmtes Bit in den Steuerungsregistern (40,44) zu überwachen und betrieben werden können, um ein Freigabesignal zu erzeugen, wenn das Bit in einen ersten Zustand gesetzt wird und

Mittel, die auf das Freigabesignal ansprechen und betrieben werden können, um einen Datenstrom aus dem Ringkommunikationssystem (10) selektiv zu gewinnen und den Datenstrom in Ringkommunikationssystem zu verarbeiten und zu ersetzen, ohne die elektrische Eigenschaft der gewonnen Daten zu beeinflussen.

4. Adapter (20) nach Anspruch 1 oder Anspruch 2, der ferner Mittel aufweist, die betrieben werden können, um zumindest ein vorbestimmtes Bit in den Steuerungsregistern (40, 44) zu überwachen und betrieben werden können, um die Datenstation zu aktivieren, um in dem Primärmodus zu arbeiten, falls das Bit in einen ersten Zustand gesetzt wird, und betrieben werden können, falls das Bit in einen zweiten Zustand gesetzt wird.

5. Adapter (20) nach irgendeinem der vorgehenden Ansprüche, bei welchem das Übertragungsschaltungsmittel (58) folgendes aufweist: einen Übertragungstaktgeber und Steuerungslogikmittel (60), die betrieben werden können, um einen Übertragungsschrittpuls zu erzeugen, und eine Übertragungsschaltung mit kombinatorischer Logik, die betrieben werden kann, um den Übertragungsschrittpuls zu verwenden, um einen Strom von Daten selektiv aus dem Adapter zu übertragen.

6. Adapter (20) nach Anspruch 5, bei welchem der Übertragungstaktgeber und das Steuerungslogikmittel (60) eine Phasenverriegelungsschleife aufweist.

7. Adapter (20) nach irgendeinem der vorgehenden Ansprüche, bei welchem das Empfängerschaltungsmittel (57) folgendes aufweist: einen Empfängertaktgeber und Steuerungslogikmittel (64), die betrieben werden können, um einen Empfangsschrittpuls zu erzeugen, ein Empfängerlatch und eine Empfängerschaltung mit kombinatorischer Logik, die betrieben werden kann, um den Empfängerschrittpuls zu verwenden, um Daten in das Empfängerlatch zu takten.