DE3542654C2 - Halbleiterchip und Verfahren zum Herstellen einer Kantensiegelung in einem Halbleiterchip - Google Patents
Halbleiterchip und Verfahren zum Herstellen einer Kantensiegelung in einem HalbleiterchipInfo
- Publication number
- DE3542654C2 DE3542654C2 DE3542654A DE3542654A DE3542654C2 DE 3542654 C2 DE3542654 C2 DE 3542654C2 DE 3542654 A DE3542654 A DE 3542654A DE 3542654 A DE3542654 A DE 3542654A DE 3542654 C2 DE3542654 C2 DE 3542654C2
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- zone
- integrated circuit
- semiconductor chip
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007789 sealing Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000035515 penetration Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung betrifft einen Halbleiterchip mit in ei
nem eine ebene Oberfläche aufweisenden Halbleiterkörper
gebildeter integrierter Schaltung und mit einer ersten,
geschlossenen, die integrierte Schaltung enthaltene IC-Zone
der ebenen Oberfläche umschließenden Metallschicht
auf der Oberfläche, einer auf der ersten Metallschicht
liegenden zweiten Metallschicht, wobei sich die erste
und zweite Metallschicht im wesentlichen decken sowie
sich auf im wesentlichen ihrer gesamten Länge elek
trisch kontaktieren. Sie betrifft ferner ein Verfahren
zum Herstellen einer Kantensiegelung zum Einfangen be
weglicher Ionen in einem einen eine integrierte Schal
tung enthaltenden Halbleiterkörper aufweisenden Halb
leiterchip, wobei der Halbleiterkörper eine eine ge
schlossene IC-Zone enthaltende Oberfläche besitzt.
Der Begriff "Halbleiterchip" umfaßt im vorliegenden Zu
sammenhang Formen von einem Plättchen bis zu einem Wür
fel. Die den die integrierte Schaltung enthaltenden Be
reich einschließende Metallschicht wird als "Kanten
siegelung" bezeichnet und dient insbesondere dazu, das
Eindringen von Ionen in den die integrierte Schaltung
enthaltenden Bereich des Substrats bzw. Halbleiter
körpers zu verhindern.
Moderne Integrierte Schaltungen enthaltende Halbleiter
chips sind empfindlich gegenüber Verunreinigungen durch
Ionen, welche durch den Rand des Substrats eindringen
und in das Innere des Chips wandern. Diese Ionen wirken
mit den integrierten Schaltungen zusammen und können
einen nachteiligen Einfluß auf Funktion und Leistung
der Schaltungen ausüben. Das Eindringen und Wandern von
Ionen tritt bei Betrieb des Bauelements wegen der von
dessen aktiven integrierten Komponenten ausgehenden
elektrischen Felder verstärkt auf. Ein übliches Mittel
zum Vermindern der Ionenbeweglichkeit im Substrat bzw.
in das Substrat hinein ist die vorgenannte Kantensiege
lung.
Eine Kantensiegelung enthält typisch eine im Substrat
gebildete hochdotierte Zone, die sich vollständig um
die Peripherie des Halbleiterchips herumerstreckt und
dabei dessen die integrierten Schaltungen enthaltenden
Bereich einschließt. Auf der hochdotierten Zone - und
in Kontakt mit dieser - wird dann eine Metallschicht
gebildet. Diese zweiteilige Kantensiegelung fängt bei
angelegtem positiven Potential bewegliche Ionen wirksam
ein und verhindert dadurch das Wandern der Ionen in die
aktiven Bereiche der integrierten Schaltung.
In der neueren Praxis wird der Metallbereich der zwei
teiligen Kantensiegelung als elektrischer Leiter zum
Verteilen von Leistung in verschiedene Bereiche der in
tegrierten Schaltungen verwendet. Dies ist besonders
attraktiv, wenn die auf diese Weise anzuschließenden
Schaltungselemente in einem Bereich relativ nahe am Um
fang des Halbleiterchips angeordnet sind. In großinte
grierten Schaltungen (LSI) werden die Ein
gangs/Ausgangs-Vorrichtungen im allgemeinen sehr bequem
in diesem Umfangsbereich vorgesehen. Die Ausgangsan
schlüsse müssen im allgemeinen beträchtliche Leistungen
zum Betrieb äußerer Schaltkreise aushalten bzw. tragen
können. Mit zunehmender Ausgangsleistung entwickelt
sich also die Leitungskapazität des Metallteils der
zweiteiligen Kantensiegelung immer mehr zu einem Be
grenzungsfaktor.
Da der Metallbereich der zweiteiligen Kantensiegelung
zugleich mit den anderen metallisierten Leitern des
Bauelements hergestellt wird, ist seine Dicke notwendig
auf die Dicke dieser anderen Leiter beschränkt. Um die
Strom-Tragfähigkeit der Kantensiegelung zu erhöhen,
wird die Breite von deren Metallteil im allgemeinen
vergrößert. Das setzt jedoch entweder eine Vergrößerung
des Chips voraus, oder der für die integrierten Schalt
kreise verbleibende Raum wird verkleinert. Beide Ergeb
nisse sind unerwünscht.
Zum Schutz der inneren Verdrahtung bzw. der Verbin
dungsleitungen eines integrierten Halbleiterchips gegen
das Eindringen von Feuchtigkeit wird gemäß der
GB 2 128 025 A vorgesehen, den die integrierte Schal
tung enthaltenden Bereich der Oberfläche eines Halblei
terchips mit einer Umrandung von zwei übereinander
liegenden und sich im wesentlichen deckenden sowie
elektrisch kontaktierenden Metallschichten ganz zu um
geben. Der als Feuchtigkeitsschutz dienende, doppella
gige Metallrahmen kann zum Teil in die Oberfläche des
Halbleiterchips hineinragen. Dazu muß jedoch vor dem
Aufbringen der Metallisierung eine Nut gegraben werden.
Nach der Offenbarung von US-PS 42 19 827 wird eine in
tegrierte Schaltung mit einem Metallrahmen vorgesehen,
mit dessen Hilfe parasitäre Effekte vermindert oder
verhindert werden können, wobei der Metallrahmen selbst
einen elektrischen Anschluß darstellt und leitende Ver
bindungen zu Anschlußfeldern im Bereich der von ihm
umgebenen integrierten Schaltung besitzt. Diese eigent
lich für die Kantensiegelung vorgesehenen Metallrahmen
dienen also zugleich als elektrische Leiter zum Vertei
len von Leistung. In dieser bei der ursprünglichen Kon
zeption einer Kantensiegelung nicht vorgesehenen Funk
tion kann der Leiterquerschnitt zu klein sein.
Der Erfindung liegt die Aufgabe zugrunde, eine eine in
tegrierte Schaltung auf einem Halbleiterchip rahmenför
mig umgebende Kantensiegelung zu schaffen, die in die
Oberfläche des Halbleiterchips zum Teil hineinragt und
deren Metallbereich eine relativ größere Strombelast
barkeit als bekannte Kantensiegelungen besitzt. Bei ge
genüber dem Stand der Technik vereinfachter Herstellung
soll ohne störende Vergrößerung des Flächenbedarfs des
leitenden Teils der Kantensiegelung und demgemäß ohne
relative Veränderung der Fläche des Gesamtchips bzw.
des für die integrierte Schaltung zur Verfügung stehen
den Raums die Strombelastbarkeit der Kantensiegelung so
weit vergrößert werden, daß die Bauelementleistung
durch diesen Parameter nicht beschränkt wird.
Diese Aufgabe wird für den Halbleiterchip eingangs ge
nannter Art dadurch gelöst, daß die erste Metallschicht
mit wenigstens einem Bereich der integrierten Schaltung
elektrisch verbunden ist, daß ausgehend von der ebenen
Oberfläche eine hochdotierte Zone sich in den Halblei
terkörper hinein erstreckt und daß die hochdotierte Zo
ne die geschlossene IC-Zone der ebenen Oberfläche
vollständig umgibt und ohmsch mit der ersten Metall
schicht kontaktiert ist. Für das Verfahren wird die Lö
sung im Anspruch 5 angegeben. Verbesserungen und
weitere Ausgestaltungen der Erfindung werden in den Un
teransprüchen angegeben.
Wenn die beiden Metallschichten im wesentlichen
deckungsgleich sind und etwa die gleiche Schichtdicke
besitzen, wird erfindungsgemäß die Strombelastbarkeit
der Kantensiegelung gegenüber dem Stand der Technik
verdoppelt. Letztlich entsteht also erfindungsgemäß aus
der bekannten zweiteiligen Kantensiegelung eine
dreiteilige Kantensiegelung, deren zweite Metallschicht
im allgemeinen ohne zusätzliche Herstellungsschritte,
sondern im Zuge des Bildens von Anschlußleitungen eines
zweiten Niveaus im Bereich der integrierten Schaltung
aufzubauen ist.
Anhand der schematischen Darstellung eines Ausführungsbeispiels
werden Einzelheiten der Erfindung erläutert. Es
zeigt
Fig. 1 eine Draufsicht, teilweise im Schnitt, eines Halbleiterchips;
und
Fig. 2 einen Schnitt längs der Linie 2-2 in Fig. 1.
In Fig. 1 und 2 wird ein Halbleiterchip 10 mit einem Halbleiterkörper
12 dargestellt. Der Chip besitzt eine Außenkante
14, die der im allgemeinen im Zuge der Herstellung
vorgesehenen Ritzlinie entspricht. Beim Herstellen des
Chips 10 wird die jeweilige Halbleiterscheibe mit einem
Diamanten oder Laserstrahl geritzt und begrenzt. Anschließend
wird das Scheibchen gebogen und gebrochen und dadurch
längs der Ritzlinien in die einzelnen Chips 10 mit Kanten
14 geteilt. Dieses Ritzen und Brechen ist dem Fachmann bekannt,
so daß eine besondere Erläuterung entfallen kann.
Es wird jedoch darauf hingewiesen, daß die Außenränder 14
des Halbleiterkörpers 12 typisch aus rohem Silizium bestehen
und keine Schutzansicht aufweisen.
Der Halbleiterchip 10 besitzt eine im Halbleiterkörper 12
gebildete und durch die gestrichelten Linien in Fig. 1 und
2 angedeutete IC-Zone 16, die sich ausgehend von einer ebenen
Oberfläche 18 nach unten erstreckt. Diese Zone 16 enthält
im allgemeinen eine Vielzahl von Bauelementen, die
die integrierte Schaltung bilden, Anschlußfelder zum Befestigen
von Gehäuseleitern und metallisierte Leiter zum elektrischen
Verbinden bestimmter Punkte der integrierten Schaltung
mit den Anschlußfeldern. Diese nicht dargestellten
Bauelemente, Anschlußfelder und Leiter liegen vollständig
innerhalb der Zone 16. Auf die ebene Oberfläche 18 wird
eine Gateoxidschicht 20 aufgebracht, die das Dielektrikum
unter den Gates der in der IC-Zone 16 befindlichen MOS-Transistoren
bildet. Die Gateoxidschicht 20 erstreckt sich in
allen Richtungen nach außen über die äußere Peripherie 22
der Zone 16 hinweg. Auf die Gateoxidschicht 20 wird eine
Feldoxidschicht 24 aufgebracht, die in bekannter Weise eine
elektrische Isolierschicht über den in der Zone 16 enthaltenen
Bauelementen bildet. Auch die Feldoxidschicht 24 erstreckt
sich über die äußere Peripherie 22 der IC-Zone 16
in alle Richtungen hinweg, sie endet jedoch kurz vor der
Kante 26 der Gateoxidschicht 20, etwa in der in Fig. 2 dargestellten
Weise.
In dem Halbleiterkörper 12 wird eine hochdotierte Zone 30,
vorzugsweise mit N-Leitung gebildet, die sich von der ebenen
Oberfläche 18 aus in den Halbleiterkörper 12 hineinerstreckt.
Die hochdotierte Zone 30 schließt die die integrierte
Schaltung enthaltende IC-Zone 16, wie das am besten
aus Fig. 1 hervorgeht, vollständig ein, wird aber,
vgl. Fig. 2, umlaufend auf Abstand von der Zone 16 bzw.
deren Peripherie 22 gehalten. Auf der hochdotierten Zone
30 wird eine erste Metallschicht 32, unmittelbar in Kontakt
mit der Zone 30 gebildet. Die erste Metallschicht 32 umgibt
die IC-Zone 16 vollständig und befindet sich auf ihrer
ganzen Länge in ohmschem Kontakt mit der hochdotierten Zone
30. Ein äußerer Randstreifen 34 der hochdotierten Zone 30,
der nicht von der ersten Metallschicht 32 bedeckt wird,
tritt nach Fig. 2 umlaufend freigelegt zu Tage. Die erste
Metallschicht 32 wird zugleich mit den nicht dargestellten
metallischen Leitern des ersten Niveaus, welche Teile der
integrierten Schaltung sowie Anschlußfelder innerhalb der
Zone 16 miteinander verbinden, hergestellt. Diese Maßnahmen
sind dem Fachmann bekannt und brauchen daher nicht näher
erläutert zu werden. Nach Fig. 2 erstreckt sich die
erste Metallschicht 32 über den Rand 40 der Gateoxidschicht
20 in bekannter Weise in Richtung auf die Peripherie 22 der
IC-Zone 16 hinweg.
Beim üblichen Herstellen des Halbleiterchips 10 wird auf
der ganzen Zone 16 ein Oxidniveau als Isolierschicht 48
zwischen Leiterniveau aus Metall gebildet. Dieses Zwischenmetall-
Oxidniveau erstreckt sich nach außen über den Rand
der IC-Zone 16 hinweg. Jedoch endet die Isolierschicht 48
kurz vor der Kante 50 der ersten Metallschicht 32, sie wird
also anders als bei bekannten Halbleiterchips der gattungsgemäßen
Art nicht über die erste Metallschicht 32 hinweg
verlängert.
Auf und in elektrischem Kontakt mit der ersten Metallschicht
32 wird eine zweite Metallschicht 42 gebildet. Die
zweite Metallschicht 42 erstreckt sich über die erste Metallschicht
32 mit einem schmalen Randstreifen 44 nach innen,
d. h. in Richtung auf den Außenrand der Feldoxidschicht
24 und stößt an die Isolierschicht 48 an. Im übrigen ist
die zweite Metallschicht 42 aber im wesentlichen deckungsgleich
mit der ersten Metallschicht 32, d. h. daß die Außenkanten
46 der beiden Metallschichten 32, 42 im wesentlichen
vertikal übereinander liegen. Die zweite Metallschicht 42
wird zugleich mit den nicht dargestellten metallischen Leitern
des zweiten Niveaus hergestellt, welche Teile der integrierten
Schaltung und die Anschlußfelder innerhalb der
IC-Zone 16 miteinander verbinden. Ebenso wie die metallischen
Leiter des ersten Niveaus werden die metallischen
Leiter des zweiten Niveaus in einer dem Fachmann bekannten
Weise hergestellt.
Nach Fig. 1 wird ein Anschlußfeld 52 auf der Oberfläche
18 innerhalb der Zone 16 vorgesehen und durch einen metallischen
Leiter 54 elektrisch mit der ersten und zweiten
Metallschicht 32 bzw. 42 verbunden. Zusätzlich werden die
ersten und zweiten Metallschichten 32 bzw. 42 elektrisch
über einen anderen metallischen Leiter 58 mit einem Leiter
56 des ersten Niveaus verbunden. Das Anschlußfeld 52 und
die metallischen Leiter 54 und 58 werden zugleich mit den
ersten und zweiten Metallschichten 32 und 42 in einer dem
Fachmann bekannten Art hergestellt. Im dargestellten Ausführungsbeispiel
kontaktiert der Leiter 58 zwar einen Leiter
56 des ersten Niveaus, ebenso könnte aber auch ein Leiter
des zweiten Niveaus (nicht dargestellt) kontaktiert
werden. Der Zweck des Leiters 58 besteht darin, die ersten
und zweiten Metallschichten 32 bzw. 42 mit verschiedenen
Teilen der integrierten Schaltung zu verbinden, die an Spannung
angeschlossen werden müssen bzw. einen Leistungsanschluß
benötigen.
Bei Betrieb des Halbleiterchips wird in üblicher Weise eine
äußere Spannungsquelle auf das Anschlußfeld 52 geschaltet.
Die entsprechende Leistung wird über den Leiter 54 sowie
über die gesamte Länge der ersten und zweiten Metallschicht
32, 42, die wiederum mehrere Bereiche der integrierten
Schaltung über Leiter 58 mit Spannung versorgen, geleitet.
Die hochdotierte Zone 30, die erste Metallschicht 32 und
die zweite Metallschicht 42 bilden eine dreiteilige Randsiegelung
des Halbleiterchips 10. Ersichtlich fängt diese
dreiteilige Randsiegelung negative Ionen 60 ein, die durch
die Außenkante 14 in den Halbleiterkörper 12 eindringen.
Die Wirkungsweise der dreiteiligen Randsiegelung ist ähnlich
wie diejenige der bekannten zweiteiligen Randsiegelung.
Ein sehr wichtiger Vorteil der erfindungsgemäßen dreiteiligen
Randsiegelung besteht darin, daß die beiden Metallschichten
32 und 42 eine annähernd doppelt so große Strombelastbarkeit
wie die zweiteilige Randsiegelung besitzen,
so daß bei Anwendung der Erfindung zusätzliche Forderungen
bezüglich Stromversorgung bzw. Leistungsaufnahme oder -abgabe
an Eingängen oder Ausgängen der IC-Zone 16 erfüllt
werden können. Weiterhin kann die dreiteilige Randsiegelung
im wesentlichen mit demselben Platzbedarf auf dem Halbleiterchip
wie eine zweiteilige Randsiegelung hergestellt werden,
so daß die ursprünglichen räumlichen Dimensionen des
Chips unverändert bleiben können. Schließlich sind zum Herstellen
der dreiteiligen Randsiegelung keine Änderungen
gegenüber der Standardfabrikation bei doppelt metallisierten
Bauelementen erforderlich.
Die vorstehende Erläuterung dient nicht dazu, alle Verfahrensschritte
zum Herstellen von integrierten Halbleiterchips
insbesondere solchen großen Ausmaßes zu beschreiben.
Diese Verfahrensschritte sind bekannt, stehen aber in
keiner relevanten Beziehung zu einer dreiteiligen Randsiegelung.
In den Zeichnungen und ihrer Erläuterung werden
nur die Merkmale beschrieben, die direkt mit der Erfindung
zusammenhängen.
Claims (8)
1. Halbleiterchip (10) mit in einem eine ebene Oberflä
che (18) aufweisenden Halbleiterkörper (12) gebilde
ter integrierter Schaltung und mit einer ersten, ge
schlossenen, die integrierte Schaltung enthaltende
IC-Zone (16) der ebenen Oberfläche (18) umschließen
den Metallschicht (32) auf der Oberfläche, einer auf
der ersten Metallschicht (32) liegenden zweiten Me
tallschicht (42), wobei sich die erste und zweite
Metallschicht im wesentlichen decken sowie sich auf
im wesentlichen ihrer gesamten Länge elektrisch kon
taktieren, dadurch gekennzeichnet, daß die erste Me
tallschicht (32) mit wenigstens einem Bereich der
integrierten Schaltung elektrisch verbunden ist, daß
ausgehend von der ebenen Oberfläche (18) eine hochdo
tierte Zone (30) sich in den Halbleiterkörper (12)
hinein erstreckt und daß die hochdotierte Zone (30)
die geschlossene IC-Zone (16) der ebenen Oberfläche
(18) vollständig umgibt und ohmsch mit der ersten Me
tallschicht (32) kontaktiert ist.
2. Halbleiterchip nach Anspruch 1, dadurch gekennzeich
net, daß die erste Metallschicht (32) einen Teil der
hochdotierten Zone (30) im wesentlichen auf deren ge
samter Länge bedeckt.
3. Halbleiterchip nach Anspruch 1 oder 2, gekennzeichnet
durch wenigstens ein mit der ersten oder zweiten Me
tallschicht (32, 42) elektrisch verbundenes Anschluß
feld (52).
4. Halbleiterchip nach Anspruch 3, dadurch gekennzeich
net, daß das Anschlußfeld (52) auf der ebenen Ober
fläche (18) des Halbleiterkörpers (12) liegt und Teil
der ersten oder zweiten Metallschicht (32, 42) ist.
5. Verfahren zum Herstellen einer Kantensiegelung zum
Einfangen beweglicher Ionen in einem einen eine in
tegrierte Schaltung enthaltenden Halbleiterkörper
(12) aufweisenden Halbleiterchip (10), wobei der
Halbleiterkörper (12) eine eine geschlossene IC-Zone
(16) enthaltende Oberfläche (18) besitzt, gekenn
zeichnet durch folgende Schritte:
- - Bilden einer sich von der Oberfläche (18) aus in den Halbleiterkörper (12) hinein erstreckenden und die IC-Zone (16) mit Abstand vollständig um gebenden, hochdotierten Zone (30) in dem Halb leiterkörper (12);
- - Herstellen einer sich nach außen über die äußere Peripherie (22) der IC-Zone (16) hinweg er streckenden elektrischen Isolierschicht (20) auf der Oberfläche (18) des Halbleiterkörpers (12);
- - Bilden einer die IC-Zone (16) vollständig umge benden ersten Metallschicht (32) auf der Ober fläche (18) in ohmschen Kontakt mit einem Teil der hochdotierten Zone (30) und Kontaktieren der ersten Metallschicht (32) mit der integrierten Schaltung;
- - Bilden einer zweiten Metallschicht (42) im we sentlichen nur auf und in Berührung sowie in elektrischem Kontakt mit der ersten Metall schicht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß das Herstellen der ersten Metallschicht (32) zu
gleich mit dem Bilden der Teile der integrierten
Schaltung miteinander verbindenden metallischen Lei
ter eines ersten Niveaus erfolgt und daß die zweite
Metallschicht (42) zugleich mit dem Herstellen von
andere Teile der integrierten Schaltung verbindenden
metallischen Leitern eines zweiten Niveaus gebildet
wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekenn
zeichnet, daß die erste Metallschicht (32) sich von
der hochdotierten Zone (30) über den Rand (40) der
Isolierschicht (20) erstreckend mit ohmschen Kontakt
im wesentlichen auf ganzer Länge zur hochdotierten
Zone (30) gebildet wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch
gekennzeichnet, daß wenigstens ein innerhalb der IC-Zone
(16) vorgesehenes Anschlußfeld (52) elektrisch
mit einer der Metallschichten (32, 42) verbunden
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67958984A | 1984-12-07 | 1984-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3542654A1 DE3542654A1 (de) | 1986-06-12 |
DE3542654C2 true DE3542654C2 (de) | 1995-12-14 |
Family
ID=24727510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3542654A Expired - Fee Related DE3542654C2 (de) | 1984-12-07 | 1985-12-03 | Halbleiterchip und Verfahren zum Herstellen einer Kantensiegelung in einem Halbleiterchip |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPH0758709B2 (de) |
KR (1) | KR940009351B1 (de) |
DE (1) | DE3542654C2 (de) |
GB (1) | GB2168532B (de) |
IT (1) | IT1185731B (de) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50114170A (de) * | 1974-02-15 | 1975-09-06 | ||
DE2603747A1 (de) * | 1976-01-31 | 1977-08-04 | Licentia Gmbh | Integrierte schaltungsanordnung |
JPS5513136A (en) * | 1978-07-17 | 1980-01-30 | Tdk Corp | Liquid atomizer |
US4364078A (en) | 1978-08-15 | 1982-12-14 | Synertek | Edge barrier of polysilicon and metal for integrated circuit chips |
DE3137914A1 (de) * | 1981-09-23 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur kompensation von korrosionseffekten inintegrierten halbleiterschaltkreisen |
DE3220250A1 (de) * | 1982-05-28 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit planarstruktur |
JPS5955037A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置 |
JPS5980936A (ja) * | 1983-08-31 | 1984-05-10 | Hitachi Ltd | 電子部品 |
-
1985
- 1985-11-20 IT IT22911/85A patent/IT1185731B/it active
- 1985-11-30 KR KR1019850008962A patent/KR940009351B1/ko not_active IP Right Cessation
- 1985-12-03 DE DE3542654A patent/DE3542654C2/de not_active Expired - Fee Related
- 1985-12-05 GB GB08530031A patent/GB2168532B/en not_active Expired
- 1985-12-06 JP JP60275860A patent/JPH0758709B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR940009351B1 (ko) | 1994-10-07 |
KR860005439A (ko) | 1986-07-23 |
IT8522911A0 (it) | 1985-11-20 |
GB2168532A (en) | 1986-06-18 |
JPS61137347A (ja) | 1986-06-25 |
GB2168532B (en) | 1988-10-05 |
GB8530031D0 (en) | 1986-01-15 |
JPH0758709B2 (ja) | 1995-06-21 |
DE3542654A1 (de) | 1986-06-12 |
IT1185731B (it) | 1987-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2843144C2 (de) | ||
DE68902421T2 (de) | Flexible gedruckte schaltung, insbesondere fuer elektronische mikroschaltungskarten und karte mit dieser schaltung. | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE450572T1 (de) | Verfahren zum herstellen eines versiegelten selbstjustierenden kontaktes und struktur. | |
DE19623846A1 (de) | Halbleitereinrichtung | |
DE19951993A1 (de) | Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung | |
DE4420365A1 (de) | Isolierverfahren bei der Herstellung von Halbleiterkomponenten und eine integrierte Schaltung für eine Speicheranordnung | |
DE19757269B4 (de) | Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102018212438A1 (de) | Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung | |
DE102004041904B4 (de) | Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors | |
DE3044983A1 (de) | Integrierte schaltungsanordnung mit transistorelementen | |
DE10351028A1 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
DE69329543T2 (de) | Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode | |
DE69321966T2 (de) | Leistungs-Halbleiterbauelement | |
DE3542654C2 (de) | Halbleiterchip und Verfahren zum Herstellen einer Kantensiegelung in einem Halbleiterchip | |
DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
DE2212196A1 (de) | Kondensator für monolithische Halbleiterschaltungen | |
DE60131957T2 (de) | Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht | |
DE10229493B4 (de) | Integrierte Halbleiterstruktur | |
DE69109929T2 (de) | Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung. | |
DE10127350C1 (de) | Halbleiterstruktur mit vergrabenen Leiterbahnen sowie Verfahren zur elektrischen Kontaktierung der vergrabenen Leiterbahnen | |
DE4426121A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE68923047T2 (de) | Verfahren zum Herstellen eines Kontaktes auf einer Halbleitereinrichtung und nach dem Verfahren hergestellte Halbleitereinrichtung. | |
DE10026933C1 (de) | Faradaykäfig für integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |