DE3542068A1

DE3542068A1 - Schaltungsanordnung zur entzerrung digitaler signale

Info

Publication number: DE3542068A1
Application number: DE19853542068
Authority: DE
Inventors: Ziaedin Dr Ing Chahabadi; Martin Dipl Ing Brahms
Original assignee: Kabelmetal Electro GmbH
Current assignee: KE Kommunikations Elektronik GmbH and Co
Priority date: 1985-11-28
Filing date: 1985-11-28
Publication date: 1987-06-04
Also published as: GB2184329B; GB8628432D0; FI864841A; DE3542068C2; DK571286D0; SE8605080D0; SE8605080L; FI86125B; FI86125C; GB2184329A; SE464494B; DK571286A; DK167512B1; FI864841A0

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Entzerrung digitaler Signale bei der leitungsgebundenen Datenübertragung zwischen einem Sender und einem Empfänger, bei welcher im Empfänger mindestens ein kapazitives Element in die Übertragungsstrecke eingeschaltet ist.

Bei der Übertragung digitaler Signale über Kabel bzw. Leitungen treten in der Regel Verzerrungen auf, durch welche die Impulse in ihrer Form so verzerrt werden, daß ihre Information u. U. nicht mehr rückgewonnen werden kann. Der Grad der Verzerrungen wird von den Leitungsbelägen bestimmt. Bei hohen Übertragungsraten mit einem Frequenzspektrum, das beispielsweise oberhalb von 30 kHz liegt, wirkt die Übertragungsleitung wie ein Tiefpaß, der lineare Verzerrungen der übertragenen Signale verursacht. Der Grad der Verzerrungen kann durch Messungen ermittelt werden. Mit einem entsprechenden Hochpaß, der in einem Empfänger in die Übertragungsstrecke eingeschaltet wird, können die Verzerrungen kompensiert werden. Das digitale Signal steht dann in seiner ursprünglichen Form zur Verfügung. Seine Information bleibt erhalten.

Die Möglichkeit, den Verzerrungsgrad festzustellen, besteht bei installierten Leitungen immer. Es kann dann auch stets ein geeigneter Hochpaß in die Übertragungsstrecke eingeschaltet werden. Voraussetzung ist jedoch immer eine recht aufwendige Messung mit anschließendem Einschalten eines Hochpasses. Die dann aufgebaute Schaltung hat nur Bestand, wenn die Leitungseigenschaften auf Dauer konstant bleiben. Änderungen derselben erfordern neue Messungen und neue Schaltarbeiten. Das gilt auch, wenn aus irgendwelchen Gründen neue Kabel bzw. Leitungen zwischen einem Sender und einem Empfänger eingesetzt werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, mit der bei einem Empfänger ankommende, über eine Leitung übertragene digitale Signale ohne aufwendige Messungen und Schaltarbeiten entzerrt werden können.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs geschilderten Art gemäß der Erfindung dadurch gelöst,

- daß als kapazitives Element eine steuerbare Kapazität, die Teil eines Netzwerks ist, eingeschaltet ist,
- daß am Ausgang des Netzwerks ein die Ausgangsspannung desselben erfassender Komparator angeschlossen ist, der bei positiver Ausgangsspannung des Netzwerks ein anderes Ausgangssignal als bei negativer Ausgangsspannung liefert,
- daß an den Komparator ein binärer Speicher angeschlossen ist, welcher zur Übernahme des Ausgangssignals des Komparators mit einer aus der Signalfolge eines über die Übertragungsleitung beim Empfänger ankommenden Datenstroms periodisch abgeleiteten Taktflanke durchgeschaltet wird,
- daß an den Ausgang des Speichers ein eine Steuerspannung liefernder Integrator angeschlossen ist und
- daß die steuerbare Kapazität mit dem Integrator verbunden und nach Maßgabe der Steuerspannung desselben im Ausgleichsinne verstellbar ist.

Mit dieser Schaltungsanordnung ist eine automatische Entzerrung digitaler Signale möglich. Es braucht im Empfänger nur einmal das Netzwerk mit der steuerbaren Kapazität in die Übertragungsstrecke eingeschaltet zu werden. Der Wert der Kapazität wird stets durch den Integrator im Ausgleichsinne - also im Sinne einer Entzerrung der Signale - verstellt, welcher seine Information von dem Komparator erhält, der die Ausgangsspannung des Netzwerks ständig erfaßt. Das dauernd am binären Speicher anstehende Ausgangssignal des Komparators wird dem Integrator nach Maßgabe einer aus dem zu überwachenden Datenstrom abgeleiteten Taktflanke periodisch aufgegeben, der seine Steuerspannung und damit den Wert der Kapazität im Netzwerk solange verändert, bis die mittlere Anzahl der beiden unterschiedlichen binären Informationen des Speichers gleich ist. Störgrößen, wie beispielsweise Rauschen, verfälschen dieses statistische Mittel nicht.

Ein Ausführungsbeispiel des Erfindungsgegenstandes ist in den Zeichnungen dargestellt.

Es zeigen:

Fig. 1 schematisch eine Übertragungsstrecke für digitale Daten.

Fig. 2 in einfachster Ausführungsform eine Schaltungsanordnung nach der Erfindung als Blockschaltbild.

Fig. 3 eine gegenüber Fig. 2 ergänzte Schaltungsanordnung.

Mit (1) ist ein Sender für digitale Signale bezeichnet, der über eine metallische Leiter aufweisende Leitung (2) mit einem Empfänger (3) verbunden ist. Im Verlauf der Übertragungsstrecke kann mindestens ein Regenerator (4) eingeschaltet sein.

"Empfänger" im Sinne der Erfindung ist der Empfänger am Ende einer Übertragungsstrecke. Er kann aber auch von der Empfangsseite eines Regenerators gebildet sein. Die Erfindung kann nach entsprechender Anpassung für Codes unterschiedlicher Art verwendet werden. "Anpassung" bezieht sich dabei auf die Art der Ableitung der Taktflanke zur Durchschaltung des binären Speichers, was weiter unten erläutert wird.

Die Schaltungsanordnung nach Fig. 2 ist in einem durch eine strichpunktierte Linie angedeuteten Empfänger (3) untergebracht. In dem Empfänger (3) ist in die Übertragungsstrecke ein Netzwerk (5) eingeschaltet, welches eine steuerbare Kapazität (6) aufweist. Bei der steuerbaren Kapazität (6) handelt es sich vorzugsweise um eine Kapazitätsdiode. Die über die Leitung (2) ankommenden Daten werden nach Passieren des Netzwerks (5) zu einem Amplitudenentscheider (7) weitergegeben und von dort der weiteren Verarbeitung zugeführt.

An den Ausgang des Netzwerks (5) ist ein Komparator (8) angeschlossen, bei welchem es sich beispielsweise um einen Operationsverstärker handelt. Der Komparator (8) erfaßt die Ausgangsspannung des Netzwerks (5). An den Komparator (8) ist ein binärer Speicher (9) angeschlossen, dessen Ausgang mit einem Integrator (10) verbunden ist. Als binärer Speicher (9) kann beispielsweise ein D-Flip-Flop verwendet werden. Der Integrator (10) ist an das Netzwerk (5) angeschlossen. Er besteht beispielsweise aus einem Operationsverstärker (15) mit zugehörigem Kondensator (16) und Widerstand (17).

Die Schaltungsanordnung nach Fig. 2 arbeitet beispielsweise wie folgt:

Im Netzwerk (5) wird ein dem Logikpegel der ankommenden Signale entsprechender Spannungsverlauf gemessen. Die am Ausgang des Netzwerks (5) anstehende Spannung wird von dem Komparator (8) erfaßt, der feststellt, ob die Ausgangsspannung positiv oder negativ ist. Bei der "1" eines binären Codes liegt eine positive Ausgangsspannung vor, während sich theoretisch bei einer einwandfrei und nicht verzerrten binären Signalfolge bei einer "0" keine Ausgangsspannung am Netzwerk (5) ergeben dürfte.

Bei einem verzerrten binären Datenstrom ergibt sich aber auch bei einer "0" eine positive Ausgangsspannung am Netzwerk (5), die vom Komparator (8) erfaßt und als Information an den Eingang des Speichers (9) weitergegeben wird. Der binäre Speicher (9) liefert bei seiner Durchschaltung, die noch erläutert wird, beispielsweise bei positiver Ausgangsspannung des Netzwerks (5) jeweils eine "1". Dieses Ausgangssignal des Speichers (9) wird vom Integrator (10) über einen bestimmten Zeitraum integriert. Der Integrator (10) verstellt dann seine die Kapazität (6) steuernde Steuerspannung in dem Sinne, daß die Ausgangsspannung des Netzwerks (5) zu festgelegten Zeitpunkten, nämlich den sich periodisch folgenden Abtastpunkten, gegen "Null" geht. Wenn bei diesem Vorgang die Ausgangsspannung des Netzwerks (5) negativ wird, gibt der Komparator (8) eine entsprechend geänderte Information an den Eingang des Speichers (9), der dann periodisch eine "0" an den Integrator liefert. Der über die Leitung (2) ankommende Datenstrom ist dann entzerrt, wenn die Anzahl der Signale "1" und "0" des Speichers (9) im Mittel gleichbleibt.

Der Zeitpunkt für die Durchschaltung des Speichers (9) wird vom zu überwachenden Datenstrom abgeleitet. Die jeweiligen Abtastpunkte folgen sich periodisch. Sie haben beispielsweise einen Abstand von 1 msec. Für die Abtastpunkte wird beispielsweise eine 1-0-Folge aus dem Datenstrom herausgesucht und die ansteigende Flanke der "1" wird zur Festlegung des Taktes verwendet, mit der der Speicher (9) durchgeschaltet wird. Die Abtastung wird jeweils zu einem Zeitpunkt vorgenommen, zu dem die "0" der 1-0-Folge vorliegt, wenn also bei unverzerrtem Signal ein Nullzustand des Signals zu erwarten ist. Zweckmäßig wird der Abtastzeitpunkt so gelegt, daß er in die Mitte eines "0"-Impulses fällt.

Bei dem so festgelegten, periodisch wiederkehrenden Abtastzeitpunkt wird der Speicher (9) jeweils durchgeschaltet. Das Signal dazu wird seinem Eingang über den Anschluß (11) zugeführt. Solange im Zeitpunkt der Abtastung eine positive Spannung am Ausgang des Netzwerks (5) liegt, liefert der Speicher (9) - wie bereits erwähnt - nur das Signal "1". Durch Verstellung der Kapazität (6) wird die Spannung im Abtastzeitpunkt am Netzwerk (5) heruntergefahren, bis im Abtastzeitpunkt theoretisch keine Spannung mehr vorhanden ist. Das ist praktisch aber nicht erreichbar, sondern es wird sich im betreffenden Zeitpunkt nach einiger Zeit eine negative Ausgangsspannung am Netzwerk (5) einstellen, die zu Signalen "D" des Speichers (9) führt. Die Spannung des Netzwerks (5) wird dann durch den Integrator (10) wieder erhöht. Es stellt sich auf die Weise schnell ein Gleichgewicht zwischen den Signalen "1" und "0" des Speichers (9) ein. Der Datenstrom ist dann entzerrt.

Der Integrator (10) wird über den Eingang (12) vorzugsweise auf eine Sollspannung gelegt, die dem halben Logik-Pegel der Signale des zu überwachenden Datenstroms entspricht.

Nach Fig. 3 kann vor dem Netzwerk (5) ein Eingangsverstärker (13) angeschlossen sein. Es ist weiterhin möglich, auch vor dem Anschluß des Komparators (8) einen Verstärker (14) einzuschalten. Beide Verstärker (13) und (14) können regelbar sein. Es ist möglich, beide Verstärker (13) und (14) oder nur einen von beiden vorzusehen. Der Verstärker (14) wird vorzugsweise regelbar ausgeführt.

Die Schaltungsanordnung zur Entzerrung der digitalen Signale kann in einem Empfänger prinzipiell an beliebiger Stelle in die Übertragungsstrecke (2) eingeschaltet werden. Sie muß nur vor dem Amplitudenentscheider (7) liegen, in dem die weiterzuleitenden Signale digitalisiert werden.

Claims

1. Schaltungsanordnung zur Entzerrung digitaler Signale bei der leitungsgebundenen Datenübertragung zwischen einem Sender und einem Empfänger, bei welcher im Empfänger mindestens ein kapazitives Element in die Übertragungsstrecke eingeschaltet ist, dadurch gekennzeichnet,

- daß als kapazitives Element eine steuerbare Kapazität (16), die Teil eines Netzwerks (5) ist, eingeschaltet ist,
- daß am Ausgang des Netzwerks (5) ein die Ausgangsspannung desselben erfassender Komparator (18) angeschlossen ist, der bei positiver Ausgangsspannung des Netzwerks (5) ein anderes Ausgangssignal als bei negativer Ausgangsspannung liefert,
- daß an den Komparator (8) ein binärer Speicher (9) angeschlossen ist, welcher zur Übernahme des Ausgangssignals des Komparators (8) mit einer aus der Signalfolge eines über die Übertragungsleitung (2) beim Empfänger (3) ankommenden Datenstroms periodisch abgeleiteten Taktflanke durchgeschaltet wird,
- daß an den Ausgang des Speichers (9) ein eine Steuerspannung liefernder Integrator (10) angeschlossen ist und
- daß die steuerbare Kapazität (6) mit dem Integrator (8) verbunden und nach Maßgabe der Steuerspannung desselben im Ausgleichsinne verstellbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Taktflanke zur Durchschaltung des Speichers (9) periodisch von einer 1-0-Folge des Datenstroms abgeleitet wird.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Sollspannung für den Integrator (10) gleich dem halben Logikpegel der Signale ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als steuerbare Kapazität (6) eine Kapazitätsdiode verwendet wird.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als binärer Speicher (9) ein D-Flip-Flop verwendet wird.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Komparator (8) ein Operationsverstärker verwendet wird.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen dem Netzwerk (5) und dem Anschluß des Komparators (8) ein Verstärker (14), vorzugsweise ein regelbarer Verstärker, eingeschaltet ist.