DE3542068C2 - - Google Patents
Info
- Publication number
- DE3542068C2 DE3542068C2 DE19853542068 DE3542068A DE3542068C2 DE 3542068 C2 DE3542068 C2 DE 3542068C2 DE 19853542068 DE19853542068 DE 19853542068 DE 3542068 A DE3542068 A DE 3542068A DE 3542068 C2 DE3542068 C2 DE 3542068C2
- Authority
- DE
- Germany
- Prior art keywords
- network
- circuit arrangement
- comparator
- arrangement according
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Amplifiers (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung nach
dem Oberbegriff des Patentanspruchs 1. Eine solche Schaltungs
anordnung geht aus der DE-AS 20 42 784 hervor.
Bei der Übertragung digitaler Signale über Kabel bzw. Leitungen
treten in der Regel Verzerrungen auf, durch welche die Impulse
in ihrer Form so verzerrt werden, daß ihre Information u. U.
nicht mehr rückgewonnen werden kann. Der Grad der Verzerrungen
wird von den Leitungsbelägen bestimmt. Bei hohen Übertragungs
raten mit einem Frequezspektrum, das beispielsweise oberhalb
von 30 kHz liegt, wirkt die Übertragungsleitung wie ein Tiefpaß,
der lineare Verzerrungen der übertragenen Signale verursacht. Der
Grad der Verzerrungen kann durch Messungen ermittelt werden. Mit
einem entsprechenden Hochpaß, der in einem Empfänger in die Über
tragungsstrecke eingeschaltet wird, können die Verzerrungen
kompensiert werden. Das digitale Signal steht dann in seiner
ursprünglichen Form zur Verfügung. Seine Information bleibt er
halten.
Die Möglichkeit, den Verzerrungsgrad festzustellen, besteht bei
installierten Leitungen immer. Es kann dann auch stets ein ge
eigneter Hochpaß in die Übertragungsstrecke eingeschaltet werden.
Voraussetzung ist jedoch immer eine recht aufwendige Messung mit
anschließendem Einschalten eines Hochpasses. Die dann aufgebaute
Schaltung hat nur Bestand, wenn die Leitungseigenschaften auf
Dauer konstant bleiben. Änderungen derselben erfordern neue
Messungen und neue Schaltarbeiten. Das gilt auch, wenn aus irgend
welchen Gründen neue Kabel bzw. Leitungen zwischen einem Sender
und einem Empfänger eingesetzt werden.
Durch die DE-OS 22 64 110 und die US-PS 35 78 914 sind Schaltungs
anordnungen bekanntgeworden, mit denen eine automatische Entzerrung
von ankommenden digitalen Signalen durchgeführt werden soll. Als
Kriterium für die Entzerrung wird die Dämpfung der Signale durch
die Leitung verwendet, auf welcher die Signale übertragen werden.
Diese Schaltungsanordnungen sind nur dann anwendbar, wenn die Über
tragungseigenschaften der verwendeten Leitungen bekannt sind. Wenn
beispielsweise die Leitungsbeläge stärker als erwartet von der "Norm"
abweichen, ist eine Entzerrung allein durch die Erfassung der
Dämpfung nicht mehr möglich. Die bekannten Schaltungsanordnungen
sind daher nur bei bestimmten und genau bekannten Leitungstypen
anwendbar.
Im Zusammenhang mit der Entzerrung digitaler Signale ist durch die
DE-AS 24 42 207 eine Regelschleife für eine Übertragungsleitung
bekannt, bei der in die Übertragungsstrecke eine steuerbare Kapa
zitätsdiode eingeschaltet ist. Aus der DE-PS 31 10 456 geht eine
pilotgesteuerte Regeleinrichtung für Wechselstromverstärker in
Nachrichtenübertragungssystemen hervor, in der ein als Integral
regler (Integrator) beschalteter Operationsverstärker verwendet ist.
Die Schaltungsanordnung nach der eingangs erwähnten DE-AS 20 42 784
verwendet als Kriterium ebenfalls die Dämpfung der Signale auf der
Leitung. Diese bekannte Schaltungsanordnung ist daher ebenfalls
nicht universell für beliebige Leitungstypen verwendbar. Es wird
hier mittels eines Spitzenspannungsdetektors nur der Spitzenwert
der am Ausgang der Schaltung vorhandenen Spannung erfaßt, nicht
aber die tatsächliche Verzerrung der Signale, d. h. die tatsäch
liche Signalform. Der Einsatz dieser bekannten Schaltungsanordnung
ist daher von der Kenntnis der Übertragungseigenschaften der ver
wendeten Leitungen abhängig, damit von besonders geeigneten Fach
leuten Erfahrungswerte für den Aufbau der Schaltung eingebracht
werden können.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan
ordnung anzugeben, mit der bei einem Empfänger ankommende, über
eine Leitung mit beliebigen Übertragungseigenschaften übertragene
digitale Signale ohne aufwendige Messungen und Schaltarbeiten
automatisch entzerrt werden können.
Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Patent
anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung gehen aus den Unter
ansprüchen hervor.
Mit dieser Schaltungsanordnung ist eine automatische Entzerrung
digitaler Signale möglich. Es braucht im Empfänger nur einmal das
Netzwerk mit der steuerbaren Kapazität in die Übertragungsstrecke
eingeschaltet zu werden. Der Wert der Kapazität wird stets durch den
Integrator im Ausgleichsinne - also im Sinne einer Entzerrung der
Signale - verstellt, welcher seine Information von dem Komparator
erhält, der die Ausgangsspannung des Netzwerks ständig erfaßt. Das
dauernd am binären Speicher anstehende Ausgangssignal des Komparators
wird dem Integrator nach Maßgabe einer aus dem zu überwachenden
Datenstrom abgeleiteten Taktflanke periodisch aufgegeben, der seine
Steuerspannung und damit den Wert der Kapazität im Netzwerk solange
verändert, bis die mittlere Anzahl der beiden unterschiedlichen
binären Informationen des Speichers gleich ist. Störgrößen, wie
beispielsweise Rauschen, verfälschen dieses statistische Mittel
nicht.
Ein Ausführungsbeispiel des Erfindungsgegenstandes ist in den
Zeichnungen dargestellt.
Es zeigt
Fig. 1 schematisch eine Übertragungsstrecke für digitale Daten,
Fig. 2 in einfachster Ausführungsform eine Schaltungsanordnung nach
der Erfindung als Blockschaltbild,
Fig. 3 eine gegenüber Fig. 2 ergänzte Schaltungsanordnung.
Mit (1) ist ein Sender für digitale Signale bezeichnet, der über eine
metallische Leiter aufweisende Leitung (2) mit einem Empfänger (3)
verbunden ist. Im Verlauf der Übertragungsstrecke kann mindestens ein
Regenerator (4) eingeschaltet sein.
"Empfänger" im Sinne der Erfindung ist der Empfänger am Ende einer
Übertragungsstrecke. Er kann aber auch von der Empfangsseite eines
Regenerators gebildet sein. Die Erfindung kann nach entsprechender
Anpassung für Codes unterschiedlicher Art verwendet werden.
"Anpassung" bezieht sich dabei auf die Art der Ableitung der
Taktflanke zur Durchschaltung des binären Speichers, was weiter unten
erläutert wird.
Die Schaltungsanordnung nach Fig. 2 ist in einem durch eine
strichpunktierte Linie angedeuteten Empfänger (3) untergebracht. In
dem Empfänger (3) ist in die Übertragungsstrecke ein Netzwerk (5)
eingeschaltet, welches eine steuerbare Kapazität (6) aufweist. Bei
der steuerbaren Kapazität (6) handelt es sich vorzugsweise um eine
Kapazitätsdiode. Die über die Leitung (2) ankommenden Daten werden
nach Passieren des Netzwerks (5) zu einem Amplitudenentscheider (7)
weitergegeben und von dort der weiteren Verarbeitung zugeführt.
An den Ausgang des Netzwerks (5) ist ein Komparator (8)
angeschlossen, bei welchem es sich beispielsweise um einen
Operationsverstärker handelt. Der Komparator (8) erfaßt die
Ausgangsspannung des Netzwerks (5). An den Komparator (8) ist ein
binärer Speicher (9) angeschlossen, dessen Ausgang mit einem
Integrator (10) verbunden ist. Als binärer Speicher (9) kann
beispielsweise ein D -Flip-Flop verwendet werden. Der Integrator (10)
ist an das Netzwerk (5) angeschlossen. Er besteht beispielsweise aus
einem Operationsverstärker (15) mit zugehörigem Kondensator (16) und
Widerstand (17).
Die Schaltungsanordnung nach Fig. 2 arbeitet beispielsweise wie
folgt:
Im Netzwerk (5) wird ein dem Logikpegel der ankommenden Signale
entsprechender Spannungsverlauf gemessen. Die am Ausgang des
Netzwerks (5) anstehende Spannung wird von dem Komparator (8) erfaßt,
der feststellt, ob die Ausgangsspannung positiv oder negativ ist. Bei
der "1" eines binären Codes liegt eine positive Ausgangsspannung vor,
während sich theoretisch bei einer einwandfrei und nicht verzerrten
binären Signalfolge bei einer "0" keine Ausgangsspannung am Netzwerk
(5) ergeben dürfte.
Bei einem verzerrten binären Datenstrom ergibt sich aber auch bei
einer "0" eine positive Ausgansspannung am Netzwerk (5), die vom
Komparator (8) erfaßt und als Information an den Eingang des
Speichers (9) weitergegeben wird. Der binäre Speicher (9) liefert bei
seiner Durchschaltung, die noch erläutert wird, beispielsweise bei
positiver Ausgangsspannung des Netzwerks (5) jeweils eine "1". Dieses
Ausgangssignal des Speichers (9) wird vom Integrator (10) über einen
bestimmten Zeitraum integriert. Der Integrator (10) verstellt dann
seine die Kapazität (6) steuernde Steuerspannung in dem Sinne, daß
die Ausgangsspannung des Netzwerks (5) zu festgelegten Zeitpunkten,
nämlich den sich periodisch folgenden Abtastpunkten, gegen "Null"
geht. Wenn bei diesem Vorgang die Ausgangsspannung des Netzwerks (5)
negativ wird, gibt der Komparator (8) eine entsprechend geänderte
Information an den Eingang des Speichers (9), der dann periodisch
eine "0" an den Integrator liefert. Der über die Leitung (2)
ankommende Datenstrom ist dann entzerrt, wenn die Anzahl der Signale
"1" und "0" des Speichers (9) im Mittel gleichbleibt.
Der Zeitpunkt für die Durchschaltung des Speichers 9 wird vom
zu überwachenden Datenstrom abgeleitet. Die jeweiligen Abtast
punkte folgen sich periodisch oder quasiperiodisch. Sie haben
beispielsweise einen Abstand von 1 msec. Für eine periodische
Abtastung ist es erforderlich, daß eine bestimmte Impulsfolge
auf der Sendeseite periodisch in dem Datenstrom implementiert
wird, die dann auf der Empfängerseite in bestimmten, aufein
ander folgenden und damit erwarteten Abständen abgetastet werden
können. Der gleiche Effekt wird bei quasiperiodischer Abtastung
erreicht, wenn der Datenstrom auf der Empfängerseite in an sich
bekannter Weise in einem Zeitfenster betrachtet wird, wobei
jeweils die vorgegebene Impulsfolge herausgegriffen wird. Für
die Abtastpunkte wird beispielsweise eine 1-0-Folge aus dem
Datenstrom herausgesucht und die ansteigende Flanke der "1"
wird zur Festlegung des Taktes verwendet, mit der der Speicher 9
durchgeschaltet wird. Die Abtastung wird jeweils zu einem Zeit
punkt vorgenommen, zu dem die "0" der 1-0-Folge vorliegt, wenn
also bei
unverzerrtem Signal ein Nullzustand des Signals zu erwarten ist.
Zweckmäßig wird der Abtastzeitpunkt so gelegt, daß er in die Mitte
eines "0"-Impulses fällt.
Bei dem so festgelegten, periodisch wiederkehrenden Abtastzeitpunkt
wird der Speicher (9) jeweils durchgeschaltet. Das Signal dazu wird
seinem Eingang über den Anschluß (11) zugeführt. Solange im Zeitpunkt
der Abtastung eine positive Spannung am Ausgang des Netzwerks (5)
liegt, liefert der Speicher (9) - wie bereits erwähnt - nur das
Signal "1". Durch Verstellung der Kapazität (6) wird die Spannung
im Abtastzeitpunkt am Netzwerk (5) heruntergefahren, bis im
Abtastzeitpunkt theoretisch keine Spannung mehr vorhanden ist. Das
ist praktisch aber nicht erreichbar, sondern es wird sich im
betreffenden Zeitpunkt nach einiger Zeit eine negative
Ausgangsspannung am Netzwerk (5) einstellen, die zu Signalen "0" des
Speichers (9) führt. Die Spannung des Netzwerks (5) wird dann durch
den Integrator (10) wieder erhöht. Es stellt sich auf die Weise
schnell ein Gleichgewicht zwischen den Signalen "1" und "0" des
Speichers (9) ein. Der Datenstrom ist dann entzerrt.
Der Integrator (10) wird über den Eingang (12) vorzugsweise auf eine
Sollspannung gelegt, die dem halben Logik-Pegel der Signale des zu
überwachenden Datenstroms entspricht.
Nach Fig. 3 kann vor dem Netzwerk (5) ein Eingangsverstärker (13)
angeschlossen sein. Es ist weiterhin möglich, auch vor dem Anschluß
des Komparators (8) einen Verstärker (14) einzuschalten. Beide
Verstärker (13) und (14) können regelbar sein. Es ist möglich, beide
Verstärker (13) und (14) oder nur einen von beiden vorzusehen. Der
Verstärker (14) wird vorzugsweise regelbar ausgeführt.
Die Schaltungsanordnung zur Entzerrung der digitalen Signale kann in
einem Empfänger prinzipiell an beliebiger Stelle in die
Übertragungsstrecke (2) eingeschaltet werden. Sie muß nur vor dem
Amplitudenentscheider (7) liegen, in dem die weiterzuleitenden
Signale digitalisiert werden.
Claims (7)
1. Schaltungsanordnung zur Entzerrung digitaler Signale bei der
leitungsgebundenen Datenübertragung zwischen einem Sender und
einem Empfänger, bei welcher im Empfänger mindestens eine
steuerbare Kapazität, die Teil eines Netzwerks ist, in die
Übertragungsstrecke eingeschaltet ist, bei welcher am Ausgang
des Netzwerks ein die Ausgangsspannung desselben erfassendes
Schaltungselement angeschlossen ist und bei welcher die steuer
bare Kapazität nach Maßgabe der Ausgangsspannung des Netzwerks
im Ausgleichssinne verstellbar ist, dadurch gekennzeichnet,
- - daß als die Ausgangsspannung des Netzwerks erfassendes Schal tungselement ein Komparator (8) eingesetzt ist, der bei positiver Ausgangsspannung des Netzwerks (5) ein anderes Aus gangssignal als bei negativer Ausgangsspannung liefert,
- - daß an den Komparator (8) ein binärer Speicher (9) ange schlossen ist, welcher zur Übernahme des Ausgangssignals des Komparators (8) mit einer aus der Signalfolge eines über die Übertragungsleitung (2) beim Empfänger (3) ankommenden Daten stroms periodisch abgeleiteten Taktflanke durchgeschaltet wird,
- - daß an den Ausgang des Speichers (9) ein eine Steuerspannung liefernder Integrator (10) angeschlossen ist und
- - daß zur Verstellung der steuerbaren Kapazität (6) im Ausgleichs sinne die Steuerspannung des Integrators (10) verwendet wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Taktflanke zur Durchschaltung des Speichers (9)
periodisch von einer im Datenstrom implementierten, also
erwarteten 1-0-Folge desselben abgeleitet wird.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Taktflanke zur Durchschaltung des Speichers (9)
quasiperiodisch in einem Zeitfenster von einer Impulsfolge
des Datenstroms abgeleitet wird, bei der eine "0" auf eine "1" folgt.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die Sollspannung für den Integrator (10)
gleich dem halben Logikpegel der Signale ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß als binärer Speicher (9) ein D-Flip-Flop
verwendet wird.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß als Komparator (8) ein Operationsver
stärker verwendet wird.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß zwischen dem Netzwerk (5) und dem Anschluß
des Komparators (8) ein Verstärker (14), vorzugsweise ein
regelbarer Verstärker, eingeschaltet ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853542068 DE3542068A1 (de) | 1985-11-28 | 1985-11-28 | Schaltungsanordnung zur entzerrung digitaler signale |
FI864841A FI86125C (fi) | 1985-11-28 | 1986-11-27 | Kopplingsanordning foer korrigering av distorsion av digitala signaler. |
SE8605080A SE464494B (sv) | 1985-11-28 | 1986-11-27 | Krets foer foervraengningskorrigering av digitala signaler |
GB8628432A GB2184329B (en) | 1985-11-28 | 1986-11-27 | Circuit arrangement for correcting distortions of digital signals |
DK571286A DK167512B1 (da) | 1985-11-28 | 1986-11-27 | Kredsloeb til korrektion af forvraengning af digitale signaler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853542068 DE3542068A1 (de) | 1985-11-28 | 1985-11-28 | Schaltungsanordnung zur entzerrung digitaler signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3542068A1 DE3542068A1 (de) | 1987-06-04 |
DE3542068C2 true DE3542068C2 (de) | 1987-12-03 |
Family
ID=6287079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853542068 Granted DE3542068A1 (de) | 1985-11-28 | 1985-11-28 | Schaltungsanordnung zur entzerrung digitaler signale |
Country Status (5)
Country | Link |
---|---|
DE (1) | DE3542068A1 (de) |
DK (1) | DK167512B1 (de) |
FI (1) | FI86125C (de) |
GB (1) | GB2184329B (de) |
SE (1) | SE464494B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9316302U1 (de) * | 1993-10-26 | 1995-02-23 | Swoboda, Michael, Dipl.-Ing., 45289 Essen | Aktives Übertragungskabel für digitale Elektronische Daten |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4785265A (en) * | 1987-10-01 | 1988-11-15 | The Babcock & Wilcox Company | Enhanced automatic line build out |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3578914A (en) * | 1969-04-09 | 1971-05-18 | Lynch Communication Systems | Equalizer with automatic line build-out |
JPS527304B1 (de) * | 1969-08-29 | 1977-03-01 | ||
DE2442207C3 (de) * | 1974-09-04 | 1980-10-16 | Kathrein-Werke Kg, 8200 Rosenheim | Pilotgeregelte Verstärkerstufe |
DE3110456C2 (de) * | 1981-03-18 | 1984-10-31 | Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Pilotgesteuerte Regeleinrichtung für Wechselstromverstärker in Nachrichtenübertragungssystemen |
-
1985
- 1985-11-28 DE DE19853542068 patent/DE3542068A1/de active Granted
-
1986
- 1986-11-27 GB GB8628432A patent/GB2184329B/en not_active Expired
- 1986-11-27 DK DK571286A patent/DK167512B1/da not_active IP Right Cessation
- 1986-11-27 SE SE8605080A patent/SE464494B/sv not_active IP Right Cessation
- 1986-11-27 FI FI864841A patent/FI86125C/fi not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9316302U1 (de) * | 1993-10-26 | 1995-02-23 | Swoboda, Michael, Dipl.-Ing., 45289 Essen | Aktives Übertragungskabel für digitale Elektronische Daten |
Also Published As
Publication number | Publication date |
---|---|
GB8628432D0 (en) | 1986-12-31 |
SE464494B (sv) | 1991-04-29 |
DK571286D0 (da) | 1986-11-27 |
FI864841A0 (fi) | 1986-11-27 |
FI864841A (fi) | 1987-05-29 |
SE8605080L (sv) | 1987-05-29 |
DK571286A (da) | 1987-05-29 |
FI86125C (fi) | 1992-07-10 |
DE3542068A1 (de) | 1987-06-04 |
GB2184329B (en) | 1989-10-25 |
GB2184329A (en) | 1987-06-17 |
DK167512B1 (da) | 1993-11-08 |
FI86125B (fi) | 1992-03-31 |
SE8605080D0 (sv) | 1986-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2945331C2 (de) | Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung | |
DE19732050C2 (de) | Adaptiver Entzerrer | |
DE1272978B (de) | Schaltungsanordnung zur Korrektur der Verzerrungen von digitalen Nachrichtensignalen durch UEbertragungsmedien begrenzter Frequenzbandbreite | |
DE3687133T2 (de) | Schaltung und verfahren zur geschwindigkeitsanpassung fuer asynchrone daten in digitalen netzwerken. | |
DE3632840C2 (de) | ||
EP0244807A1 (de) | Anordnung zur Signalübertragung in einer Messanordnung | |
CH626204A5 (de) | ||
EP0171643B1 (de) | Verfahren zur Übertragung von Signalen zwischen Datenverarbeitungsgeräten | |
EP0400394B1 (de) | Schnittstelleneinrichtung | |
DE3542068C2 (de) | ||
DE3888436T2 (de) | Leitungsanpassungsschaltungen. | |
DE69129585T2 (de) | Verfahren und vorrichtung zur entzerrung eines empfangssignals | |
DE2741952C3 (de) | ||
DE3048978A1 (de) | Optisches datenuebertragungssystem | |
DE1956734C3 (de) | Schaltungsanordnung zur selbsttätigen Korrektur von Pegelschwankungen und Impulsverzerrungen in Wechselstrom-Zeichenempfängern | |
DE69015041T2 (de) | Einrichtung zur Korrektur der Übertragungsverzerrungen eines Datensignals in Abhängigkeit von Übertragungskodeverletzungen. | |
DE3015218C2 (de) | ||
DE69012668T2 (de) | Signalisierungsdetektor für Gebührensignalisierung für eine Telefonverbindungsleitung. | |
DE4136474A1 (de) | Verfahren zur digitalen nachrichtenuebertragung | |
EP0588783A2 (de) | Leitungsentzerrer | |
DE2232757A1 (de) | Vorsatz-schaltungsanordnung zu einem datensignaldetektor | |
DE1462659A1 (de) | Optimales Suchfilter | |
DE2817646B2 (de) | Verfahren und Einrichtung zur Streckenmessung in elektrischen Nachrichtenübertragungssystemen | |
DE2719407C2 (de) | Abgleichverfahren und Meßanordnung zur Durchführung des Abgleichverfahrens für die Referenzphase einer Trägerfrequenzanordnung | |
DE2642428C2 (de) | Automatischer Gruppenlaufzeitentzerrer für Nachrichtenübertragungssysteme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KE KOMMUNIKATIONS-ELEKTRONIK GMBH & CO, 3000 HANNO |
|
8339 | Ceased/non-payment of the annual fee |