FI86125C - Kopplingsanordning foer korrigering av distorsion av digitala signaler. - Google Patents

Description

1 86125

Kytkentäjärjestely digitaalisten signaalien vääristymän korjaamiseksi

Keksintö kohdistuu kytkentäjärjestelyyn digitaalis-5 ten signaalien vääristymän korjaamiseksi johtoon sidotun tietojensiirron yhteydessä lähettimen ja vastaanottimen välillä, jossa laitteessa vastaanottimeen on kytketty vähintään yksi kapasitiivinen elementti siirtomatkalle.

Digitaalisten signaalien siirron yhteydessä kaape-10 leiden tai johtojen välityksellä esiintyy yleensä vääristymiä, joiden vuoksi impulssit vääristyvät muodoltaan niin, että niiden informaatiota ei mahdollisesti enää voida ottaa talteen. Vääristymien asteen määräävät johtopäällys-teet. Suurten siirtoerien yhteydessä taajuusspektrillä, 15 joka on esimerkiksi yli 30 kHz, siirtojohto toimii alipääs-tösuodattimena, joka aiheuttaa siirrettyjen signaalien lineaarisia vääristymiä. Vääristymien aste voidaan havaita mittauksilla. Vastaavalla ylipäästösuodattimella, joka voidaan kytkeä vastaanottimeen siirtomatkalle, voidaan vää-20 ristymiä kompensoida. Digitaalinen signaali on silloin alkuperäisessä muodossaan käytettävissä. Sen informaatio pysyy tallessa.

Mahdollisuus todeta vääristymisen aste on aina asen-nettujen johtojen yhteydessä. Voidaan myös aina kytkeä so-25 piva ylipäästösuodatin siirtomatkaan. Edellytyksenä on kuitenkin aina hyvin kallis mittaus ja siihen liittyvä yli-päästösuodattimen asennus. Siten rakennetulla kytkennällä on pysyvyys ainoastaan, jos johdon ominaisuudet ajan mittaan pysyvät vakiona. Sen muutokset vaativat uusia mittauk-' 30 siä ja uusia kytkentätöitä. Tämä pätee myös, jos mistä tahansa syystä pannaan uusia kaapeleita tai johtoja lähetti-- men ja vastaanottimen väliin.

: · ; Keksintö perustuu tehtävään osoittaa kytkentäjär jestely, jolla vastaanottimeen saapuvia, johdon kautta 35 siirrettyjä digitaalisignaaleja voidaan korjata vääristy- * * 2 86125 mistä ilman kalliita mittauksia ja kytkentätöitä.

Tämä tehtävä ratkaistaan edellä mainittua lajia olevan kytkentäjärjestelyn yhteydessä keksinnön mukaan siten , 5 - että kapasitiivisena elementtinä on kytketty oh jattava kapasitanssi, joka on verkon osa, - että verkon ulosmenoon on liitetty tämän lähtö-jännitteen havaitseva komparaattori, joka verkon positiivisen lähtöjännitteen yhteydessä toimittaa toisen ulosme- 10 nosignaalin kuin negatiivisen lähtöjännitteen yhteydessä, - että komparaattoriin on liitetty binäärinen muisti, joka komparaattorin lähtösignaalin vastaanottamiseksi läpikytketään siirtojohdon kautta vastaanottimeen tulevan signaalijonosta jaksottaisesti johdettuun syklin reunaan, 15 - että muistin ulosmenoon on liitetty ohjausjännit teen toimittava integraattori ja - että ohjattava kapasitanssi on yhdistetty integ-raattoriin ja tämän ohjausjännitteen vastaavuuden mukaan on säädettävissä tasaustarkoituksessa.

20 Tällä kytkentäjärjestelyllä on digitaalisten sig naalien vääristymien automaattinen korjaus mahdollista. Vastaanottimessa tarvitsee ainoastaan kerran kytkeä verkko, jossa on ohjattava kapasitanssi, siirtomatkaan. Kapasitanssin arvo säädetään heti integraattorilla tasaustar-25 koetuksessa - siis signaalien vääristymien poistamisen : tarkoituksessa, joka saa informaationsa komparaattorista, ;· joka havaitsee jatkuvasti verkon lähtöjännitettä. Jatku- - vasti binäärisessä muistissa oleva komparaattorin lähtö- signaali annetaan integraattoriin valvottavasta tietovir-30 rasta johdetun syklin reunaan vastaavuuden mukaan jaksot-. , taisesti, joka muuttaa ohjausjännitettään ja siten kapa- sitanssin arvoa verkossa niin kauan, kunnes molempien eri- " laisten binääristen muistin informaatioiden keskimääräi- nen lukumäärä on sama. Häiriösuureet kuten esimerkiksi ko-35 hinat eivät vääristä tätä tilastollista keskiarvoa.

* 3 86125

Keksinnön kohteen eräs sovellutusesimerkki on esitetty piirustuksissa.

Piirustuksissa esittää kuvio 1 kaavamaisesti siirtomatkaa digitaalisia 5 tietoja varten, kuvio 2 yksinkertaisimmassa sovellutusmuodossa keksinnön mukaista kytkentäjärjestelmää lohkokaaviona, kuvio 3 kuvion 2 suhteen täydennettyä kytkentäjärjestelyä.

10 Viitenumerolla 1 on merkitty lähetin digitaalisia signaaleja varten, joka on metallisella johtimella varustetulla johdolla 2 yhdistetty vastaanottimeen 3. Siirtomatkan varrelle voi olla kytkettynä ainakin yksi regene-raattori 4.

15 Keksinnön mielessä "vastaanotin" on vastaanotin siirtomatkan päässä. Mutta se voi olla muodostettu myös regeneraattorin vastaanottosivusta. Keksintöä voidaan käyttää vastaavan sovituksen mukaan eri lajin koodia varten. "Sovitus" riippuu tällöin tahtisivun poisjohtamisen lajis- 20 ta binäärisen muistin läpikytkemiseksi, mitä selostetaan enemmän myöhemmin.

Kuvion 2 mukainen kytkentäjärjestely on asennettu katkoviivoitetulla viivalla merkittyyn vastaanottimeen 3. Vastaanottimeen 3 on kytketty siirtomatkaan verkko 5, jos-·' 25 sa on ohjattava kapasitanssi 6. Ohjattavan kapasitanssin .·.* 6 yhteydessä on kysymyksessä etupäässä kapasitanssidiodi.

..I:’ Johdon 2 kautta tulevat tiedot annetaan edelleen verkon 5 : läpi kulkemisen jälkeen amplitudin ratkaisijaan 7 ja syö- : : ; tetään sieltä jatkokäsittelyyn.

30 Verkon 5 ulosmenoon on liitetty komparaattori 8, : jonka yhteydessä kysymyksessä on operaatiovahvistin. Kom- ·- paraattori 8 havaitsee verkon 5 lähtö jännitteen. Kompa raattoriin 8 on liitetty binäärinen muisti 9, jonka ulos-meno on liitetty integraattoriin 10. Binäärisenä muistina 35 9 voidaan käyttää esimerkiksi D-kiikkua. Integraattori 10 4 86125 on liitetty verkkoon 5. Integraattori 10 muodostuu esimerkiksi operaatiovahvistimesta 15, johon liittyvät kondensaattori 16 ja vastus 17.

Kuvion 2 mukainen kytkentäjärjestely toimii esi-5 merkiksi seuraavasti:

Verkossa 5 mitataan tulevien signaalien loogista tasoa vastaava jännitteen kulku. Verkon 5 ulosmenossa oleva jännite havaitaan komparaattorilla 8, joka toteaa, onko lähtöjännite positiivinen tai negatiivinen. Binäärisen 10 koodin arvolla "1" esiintyy positiivinen lähtöjännite, kun taas teoreettisesti moitteettoman ja vääristymättömän signaalijonon yhteydessä arvolla "0" ei saisi esiintyä lainkaan lähtöjännitettä verkossa 5.

Vääristyneen binäärisen tietovirran yhteydessä 15 esiintyy kuitenkin myös arvon ”0" yhteydessä positiivi nen lähtöjännite verkossa 5, jonka komparaattori 8 havaitsee ja antaa edelleen informaationa muistin 9 sisääntuloon. Binäärinen muisti 9 toimittaa läpikytkemisensä yhteydessä, jota vielä selostetaan, esimerkiksi verkon 5 20 positiivisen lähtöjännitteen yhteydessä kulloinkin arvon "1". Muistin 9 tämä lähtösignaali integroidaan integraat-torin 10 toimesta tietyn aikavälin yli. Integraattori 10 säätää sitten kapasitanssia 6 ohjaavaa ohjausjännitettään siinä mielessä, että verkon 5 lähtöjännite määrättyinä 25 ajankohtina, nimittäin jaksottaisesti seuraavissa tunnus-' telukohdissa, menee kohti "nollaa". Kun tämän tapahtumi- /- sen yhteydessä verkon 5 lähtöjännite tulee negatiiviseksi, : :Vt komparaattori 8 antaa vastaavasti muutetun informaation : ; ; muistin 9 sisääntuloon, joka silloin jaksottaisesti toi- 30 mittaa arvon "0" integraattoriin. Johdon 2 kautta tuleva .·. : tietovirta vääristyy silloin, jos muistin 9 signaalien I./ "1" ja "0" määrä pysyy keskiarvossa.

Ajankohta muistin 9 läpikytkemiselle johdetaan • · V*; valvottavasta tietovirrasta. Kulloisetkin tunnustelukoh- • · · 35 dat seuraavat jaksottaisesti. Niillä on esimerkiksi 1 mil- * 5 86125 lisekunnin etäisyys. Tunnustelukohtia varten etsitään esimerkiksi 1-0-jono tietovirrasta ja käytetään arvon "1" etu-reunaa syklin määräämiseksi, jolla muisti 9 läpikytketään. Tunnustelu suoritetaan kulloinkin ajankohtana, jona esiin-5 tyy 1-0-jonon arvo "0", jos siis vääristymättömän signaalin yhteydessä on odotettavissa signaalin nollatilanne. Tarkoituksenmukaisesti tunusteluajankohta suunnitellaan niin, että se tulee "0"-impulssin keskustaan.

Näin todetun, jaksottaisesti toistuvan tunnustelu-10 ajankohdan yhteydessä muisti 9 kulloinkin läpikytketään. Signaali tätä varten syötetään sen sisääntuloon liitännän 11 kautta. Niin kauan kuin tunnustelun ajankohta on positiivinen jännite verkon 5 ulosmenossa, muisti 9 - kuten jo mainittiin - toimittaa ainoastaan signaalin "1". Kapa-15 sitanssia 6 säätämällä lasketaan jännitettä tunnustelu-ajankohdassa verkossa 5, kunnes tunnusteluajankohdassa teoreettisesti ei ole enää lainkaan jännitettä. Mutta tämä ei ole käytännössä saavutettavissa, vaan kyseisenä ajankohtana jonkin ajan jälkeen säätyy negatiivinen lähtö-20 jännite verkkoon 5, joka johtaa muistin 9 signaaleihin "0". Verkon 5 jännitettä korotetaan sitten jälleen integraatto-rin 10 avulla. Tällä tavalla säätyy nopeasti tasapaino muistin 9 signaalien "1" ja "0" välille. Tietovirta on silloin vapautettu vääristymistä.

25 Integraattori 10 pannaan sisääntulon 12 välityksel- lä edullisesti nimellis jännitteeseen, joka vastaa valvot-.tavan tietovirran signaalien puolta loogista tasoa.

Kuvion 3 mukaan voi verkkoon 5 olla liitettynä tu-:Y: lovahvistin 13. Lisäksi on mahdollista myös ennen kompa- 30 raattorin 8 liitäntää kytkeä vahvistin 14. Molemmat vahvistimet 13 ja 14 voivat olla säädettäviä. On mahdollista ··· asentaa molemmat vahvistimet 13 ja 14 tai vain toinen näistä. Vahvistin 14 muodostetaan edullisesti säädettäväk-si.

35 Kytkentäjärjestely vääristymien poistamiseksi digi- 6 86125 taalisista signaaleista voidaan vastaanottimessa periaatteessa kytkeä siirtomatkan 2 mielivaltaiseen kohtaan. Sen täytyy ainoastaan olla ennen amplitudin ratkaisijaa 7, jossa edelleen johdettavat signaalit digitoidaan.

• · 1

Claims (7)

1. Kytkentäjärjestely digitaalisten signaalien vääristymien korjaamiseksi johtoon sidotun tiedonsiirron yh-5 teydessä lähettimen ja vastaanottimen välillä, jossa kytkentäjärjestelyssä ainakin yksi kapasitiivinen elementti on kytketty siirtomatkaan, tunnettu siitä, että - kapasitiivisena elementtinä on kytketty ohjattava kapasitanssi (6), joka on verkon (5) osa, 10. verkon (5) ulosmenoon on liitetty tämän lähtö- jännitteen havaitseva komparaattori (8), joka verkon (5) positiivisen lähtöjännitteen yhteydessä toimittaa toisen lähtösignaalin kuin negatiivisen lähtöjännitteen yhteydessä , 15. että komparaattoriin (8) on liitetty binäärinen muisti (9), joka komparaattorin (8) lähtösignaalin vastaanottamiseksi läpikytketään siirtojohdon (2) kautta vastaanottimeen (3) tulevan tietovirran signaalijonosta jaksottaisesti johdettuun syklin reunaan, 20. että muistin (9) ulosmenoon on liitetty ohjausjän nitteen toimittava integraattori (10) ja - että ohjattava kapasitanssi (6) on yhdistetty in- . tegraattoriin (10) ja on säädettävissä tämän ohjausjännitteen vastaavuuden mukaan tasaustarkoituksessa.

2. Patenttivaatimuksen 1 mukainen kytkentäjärjes tely, tunnettu siitä, että syklin reuna muistin (9) .läpikytkemiseksi jaksottaisesti johdetaan tietovirran 1-0-jonosta.

3. Patenttivaatimuksen 1 tai 2 mukainen kytkentä-30 järjestely, tunnettu siitä, että nimellisjännite : integraattoria (10) varten on yhtä suuri kuin signaalien loogisen tason puolikas.

* 4. Jonkin patenttivaatimuksen 1-3 mukainen kytken- - ” täjärjestely, tunnettu siitä, että ohjattavana 3i> kapasitanssina (6) käytetään kapasitanssidiodia. 8 86125

5. Jonkin patenttivaatimuksen 1-4 mukainen kytkentäjärjestely, tunnettu siitä, että binäärisenä muistina (9) käytetään D-keinua.

6. Jonkin patenttivaatimuksen 1-5 mukainen kytken- 5 täjärjestely, tunnettu siitä, että komparaattori na (8) käytetään operaatiovahvistinta.

7. Jonkin patenttivaatimuksen 1-6 mukainen kytkentäjärjestely, tunnettu siitä, että verkon (5) ja komparaattorin (8) liitännän väliin on kytketty vahvistin 10 (14), edullisesti säädettävä vahvistin. * » * » 4 Φ ä. « 9 86125