JP4394970B2 - プログラマブル・ゲイン増幅器を利用した信号の測定 - Google Patents

プログラマブル・ゲイン増幅器を利用した信号の測定 Download PDF

Info

Publication number
JP4394970B2
JP4394970B2 JP2004029866A JP2004029866A JP4394970B2 JP 4394970 B2 JP4394970 B2 JP 4394970B2 JP 2004029866 A JP2004029866 A JP 2004029866A JP 2004029866 A JP2004029866 A JP 2004029866A JP 4394970 B2 JP4394970 B2 JP 4394970B2
Authority
JP
Japan
Prior art keywords
gain
value
output signal
input signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004029866A
Other languages
English (en)
Other versions
JP2004242328A (ja
Inventor
康雄 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2004242328A publication Critical patent/JP2004242328A/ja
Application granted granted Critical
Publication of JP4394970B2 publication Critical patent/JP4394970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/028Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
    • G01D3/032Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure affecting incoming signal, e.g. by averaging; gating undesired signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)

Description

本発明は、一般に信号測定の分野に関し、より詳細には、プログラマブル・ゲイン増幅器を利用した信号測定の分野に関する。
信号測定回路は、多数の要件を満たすことが必要とされる。たとえば、回路には、特定値でのより精度の高い測定及び可能な測定入力に関する広いレンジを提供し、他の値での精度の低い測定を提供することが要求される場合がある。別の例として、精度の高い値のレンジは、調節可能であることが要求される場合がある。しかしながら、信号測定に関する公知技術は、これらの要件に適合するものではない。結果として、信号測定に関する公知技術は、特定の状況では十分ではない。
本発明によれば、信号を測定する従来技術に関わる欠点及び課題が低減又は排除される。
本発明の1つの実施の形態によれば、信号の測定は、利得値に関する利得の分子を設定し、該利得値に関する利得の分母を設定することを含んでいる。ここで、該利得値は、該利得分子に対する該利得分母の比である。入力信号が受信されて、該利得値に従って調節され、出力信号が得られる。この入力信号は、該出力信号と該利得値の逆数とを利用して決定される。この逆数は、該利得分母に対する該利得分子の比である。
本発明の特定の実施の形態は、1つ以上の技術的な効果を提供する。1つの実施の形態での技術的な効果は、監視回路がある利得値で表される利得を入力信号に適用することで該入力信号を測定し、出力信号を得ることである。この入力信号は、該出力信号と該利得値の逆数とから決定される。該利得値の分子と分母は、監視回路が特定の値付近で精度の高い測定を提供し、他の値付近では精度の低い測定を提供するように調節される。
本発明の特定の実施の形態では、上記した技術的な効果の一部又は全部を含んでいる場合があり、或いは該効果を含んでいない場合もある。1つ以上の他の技術的な効果は、図面、発明の実施の形態及び本明細書に含まれる特許請求の範囲から、当業者であれば容易に明らかとなるであろう。本発明並びにその特徴及び効果をより完全に理解するために、添付図面と共に、以下に発明の実施の形態が参照される。
本発明の実施の形態及びその効果は、図1から図3を通して参照することで最良に理解される。ここで、同じ参照符号は、各図の同じ又は対応する構成要素について使用されている。
図1は、信号を測定するために利用される監視回路28を有する受信機20aを含んだネットワーク10に関する1つの実施の形態を例示するブロック図である。この監視回路28は、ある利得値で表される利得を入力信号に適用して出力信号を得る。この入力信号は、出力信号と利得値の逆数とから決定される。監視回路が特定の値付近でより精度の高い測定値を提供し、他の値付近で精度の低い測定値を提供するように、利得値に関する分子と分母とが調節される。
ネットワーク10は、図1に示されるように接続されるネットワークエレメント20a,20b及びチャネル22を含んでいる。ネットワークエレメント20a,20bは、サーバ、ルータ、コンピュータシステム、或いはこれら任意の組み合わせのような、信号を送信及び受信するハードウェアを含んでいる。信号は、情報を伝達するために使用することができる電流又は電圧のような電気量を有している。
チャネル22は、約20から40メートルのような、10メートルから100メートルの範囲の長さを有するケーブルを備えている。チャネル22を通して伝送される信号速度は、毎秒約3ギガビットのような、毎秒マルチギガビットの範囲である。例として、チャネル22は、10ギガビットのアタッチメント・ユニット・インタフェース(XAUI)規格に従って動作する。この規格は、3.125ギガビットの固定周波数を要求し、10ギガビットイーサネット(登録商標)向けに使用される。
ネットワークエレメント20aは、送信機24を含んでおり、ネットワークエレメント20bは、受信機26を含んでいる。送信機24は、チャネル22を通して受信機26に信号を送信する。受信機26の監視回路28は、信号を測定するために使用され、電圧値を測定する。監視回路28は、図2を参照して更に詳細に説明される。信号を測定するための方法は、図3を参照して説明される。
図2は、信号を測定するための監視回路28を含む受信機26に関する1つの実施の形態を例示するブロック図である。受信機26は、送信機24からチャネル22を通して送信された信号
(外1)
Figure 0004394970
を受信し、受信された信号
(外2)
Figure 0004394970
を処理して、復元されたデータ系列
(外3)
Figure 0004394970
を得る。受信機26は、図2に示されるように接続されるメイン受信機50、抵抗アレイ52及び干渉モニタ54を含んでいる。
メイン受信機50は、受信された信号
(外4)
Figure 0004394970
を処理して、復元されたデータ系列
(外5)
Figure 0004394970
を得る。メイン受信機50は、判定帰還フィルタ及び誤差評価器を含んでいる。判定帰還フィルタは、復元されたデータ系列
(外6)
Figure 0004394970
から推定される干渉を決定し、受信された信号
(外7)
Figure 0004394970
から推定される干渉を差し引いて干渉を補償する。誤差評価器は、雑音が含まれる受信信号
(外8)
Figure 0004394970
と推定された雑音を含まない受信信号
(外9)
Figure 0004394970
との間の差を表す信号の振幅誤差ekを決定する。
抵抗アレイ52は、復元されたデータ系列
(外10)
Figure 0004394970
を遅延して、遅延された復元データ系列
(外11)
Figure 0004394970
を得る。抵抗アレイ52は、復元されたデータ系列
(外12)
Figure 0004394970
に対する遅延機能を実行するインタリーブされたマスタースレーブ型ラッチ(interleaved master and slave latches)からなるアレイを含んでいる。このラッチは、干渉モニタ54による使用向けに、フリップフロップでデータ系列
(外13)
Figure 0004394970
のうちの特定のデータを捕捉する。抵抗アレイ52は、相互相関E[ekk-i]を得るために、誤差ekと同じデータをラッチするように設定されている。
干渉モニタ54は、誤差ek及び遅延された復元データ系列
(外14)
Figure 0004394970
を使用して、残存する内部シンボル干渉(ISI)のような干渉を測定する。この残存する内部シンボル干渉は、遅延iの関数として、誤差ekと遅延された復元データ系列
(外15)
Figure 0004394970
との間の相互相関E[ekk-i]として測定される。誤差ekと遅延された復元データ系列
(外16)
Figure 0004394970
との間に干渉が存在しない場合、相互相関E[ekk-i]は実質的にゼロである。積極的な干渉(positive interference)又は消極的な干渉(negative interference)が存在する場合、相互相関E[ekk-i]は、それぞれ正又は負であり、その大きさは干渉の大きさに比例する。
干渉モニタ54は、同時に1つの干渉の成分を測定する。ある期間にわたり干渉を測定するために、干渉モニタ54は、抵抗アレイ52のタイミングを変化させ、該期間をカバーするために反復測定を実行する。干渉モニタ54は、図2に示されるように接続される乗算器62、低域通過フィルタ64及び監視回路28を含んでいる。乗算器62は、誤差ekとデータ系列
(外17)
Figure 0004394970
を乗算する。乗算器62は、スイッチドキャパシタ回路網を有しており、この回路網は、低域通過フィルタ64のフロントエンドでスイッチドキャパシタ抵抗としても動作する。低域通過フィルタ64は、乗算器62からの結果をろ波して、信号誤差ekとデータ系列
(外18)
Figure 0004394970
の間の相互相関E[ekk-i]を得る。低域通過フィルタ64は、キャパシタ及びバッファ回路を備えている。
監視回路28は、相互相関信号を測定して、相互相関E[ekk-i]についての値を決定する。例示される例では、相互相関E[ekk-i]についての値は、監視回路28に入力される入力信号Vinで表される。監視回路28は、3つの閾値V1,V2及びVrefに従って動作する。ここで、V1<Vref<V2である。監視回路28は、Vrefに近い、入力信号に関する精度の高い測定値を提供する。V1及びV2は、Vref未満の入力信号についての測定値の精度とVrefを超える入力信号に関する測定値の精度とを釣り合わせるために、Vref−V1=V2−Vrefとなるように選択される。たとえば、Vrefがゼロであって、モニタ回路28がゼロ付近で精度の高い測定値を提供する場合、正の値と負の値についての測定精度が整合される。
監視回路28は、図2に示されるように接続される入力68、プログラマブル・ゲイン増幅器75、比較器76,78並びにコントローラ80を含んでいる。プログラマブル・ゲイン増幅器75は、図2に示されるように接続されるプログラマブル抵抗70,72、及び増幅器74を含んでいる。プログラマブル抵抗70は、プログラム可能な抵抗値R1を有し、プログラマブル抵抗72は、プログラム可能な抵抗値R2を有している。増幅器74は、利得値と基準信号Vrefとに従って入力信号Vinを増幅し、出力信号Voutを得る。基準信号Vrefは、外部ピンから到来する。増幅器74は、たとえば、演算増幅器を備えている。例示される実施の形態では、入力信号Vin、基準信号Vref及び出力信号Voutは電圧値を表している。
入力信号Vinは、式(1)に従って出力信号Voutに関連付けされている。
Figure 0004394970
ここで、比
(外19)
Figure 0004394970
は、利得値を表しており、分子R2は利得の分子GNを表しており、分母R1は利得の分母GDを表している。
入力電圧Vinは、出力電圧Voutを利用して計算される。Vin<Vrefの場合、VoutがV1に等しくなるように利得が制御される。Vin>Vrefの場合、VoutがV2に等しくなるように利得が制御される。V1,V2及びVrefが一定であるので、Vinは利得の逆数である一次関数に従う利得値から計算される。
outがV1に等しい場合、Vinは式(2)に従い計算される。
Figure 0004394970
outがV2に等しい場合、Vinは式(3)に従い計算される。
Figure 0004394970
inがVrefに等しいか、或いはVrefに非常に近い場合、最大の利得値についてもVoutはV1とV2の間である。かかる条件では、Vinは、Vrefと同じであると考えられる。したがって、Vinは式(4)に従って計算される。
in=Vref (4)
表1は、利得の分子R2、利得の分母R1及び利得の逆数R1/R2を例示している。表1に与えられる値は、例示を目的とするのみである。
Figure 0004394970
表1に例示されるように、0と1の間には1と4の間に存在する数と同数の利得の逆数が存在しており、0に近い利得の逆数の値は、互いに接近している。したがって、利得の逆数の値は、0に接近して正確に調節され、Vref付近のVin値に対応するゼロ付近の範囲で正確な測定値を提供する。
基準値Vrefは、有効なゼロ値付近にあるVinの正確な測定値を提供するために、Vinの有効なゼロ値であるVinのオフセットに従い調節される。有効なゼロ付近で正確な測定値を提供することは、たとえば、相互相関E[ekk-i]の測定に役立つ。典型的に、有効なゼロ値に近い干渉の値は小さな差を示し、このため、正確な測定値が有効なゼロ値に接近して必要とされる。
比較器76は、出力信号Voutと低い方の閾値V1を比較して、出力信号Voutが該低い方の閾値V1未満であるかを判定する。出力信号VoutがV1未満である場合、比較器76は、相互相関信号が有効に負であり、該信号の大きさが利得の逆数と、Vrefと該低い方の閾値V1との間の差とに比例することを出力する。比較器78は、出力信号Voutを高い方の閾値V2と比較して、出力信号Voutが該高い方の閾値V2を超えているかを判定する。出力信号Voutが該高い方の閾値V2を超えている場合、比較器78は、相互相関信号が有効に正であり、該信号の大きさが利得の逆数と、Vrefと該高い方の閾値V2との間の差とに比例することを出力する。比較器76,78は、可制御な正又は負のオフセットを有するオートゼロ・コンパレータを備えている場合がある。低い方の閾値V1は、近似的に基準信号Vrefからデルタ値Δを差し引いた値に設定され、高い方の閾値V2は、基準信号Vrefにデルタ値を加えた値に設定される。このデルタ値Δは、約200ミリボルトのような、任意の適切な値を有している。
コントローラ80は、プログラマブル抵抗70,72を調節することで、利得値を制御する。コントローラ80は、利得の分母GDの信号を送出して、プログラマブル抵抗値R1を調節し、利得の分子GNの信号を送出して、プログラマブル抵抗値R2を調節する。コントローラは、比較器76,78からのフィードバックを受け、出力信号Voutが閾値V1とV2の範囲内にあるか、或いは範囲外にあるかを判定し、該判定情報に応答して利得の分子GN信号と利得の分母GD信号を調節する。たとえば、利得値は、閾値V1とV2の範囲内に高い可能性で含まれる低い出力信号を得るために減少される。逆に、利得値は、閾値V1とV2の範囲外に高い可能性で含まれる高い出力信号を得るために増加される。
コントローラ80は、入力信号Vinで表される相互相関信号E[ekk-i]の値を出力信号Voutから計算する。入力信号Vinは、式(2)から式(4)を利用して計算される。
本発明の範囲から逸脱することなしに、変更、追加又は省略がシステムに対して行われる場合がある。たとえば、プログラマブル・ゲイン増幅器75は、追加の初期化回路でプログラマブル抵抗70,72に代わるプログラマブルキャパシタを含む場合がある。容量性フィードバック及び適切な初期化により、増幅器のオフセットを消去することが可能である。入力インピーダンスが高いので、低域通過フィルタにおける出力バッファが省略される場合がある。キャパシタの静電容量値は、監視回路28の利得値に関する利得分母GD及び利得分母GNとして機能する。さらに、ソフトウェア、ハードウェア、他のロジック、あるいはこれらの任意の適切な組み合わせを利用して、複数の機能が実行される場合がある。
先に説明したように、プログラマブル・ゲイン増幅器75は、容量性のフィードバック又は抵抗性のフィードバックを利用する場合がある。容量性フィードバックであれば、オートゼロ回路を利用して増幅器のオフセットを補償するための機能を提供する。オートゼロ回路では、キャパシタは、回路のオフセットを補償するために初期化の間、電極間の初期電荷で初期化される。さらに、回路のDC入力インピーダンスが非常に高いために(理想的には無限大)、LPFのキャパシタは、バッファ回路なしで入力に接続される。しかし、容量性のフィードバックは、電極間の初期電荷が漏れ電流により消失される前に、周期的に再初期化される必要がある初期化回路を必要とする。
抵抗性フィードバックは、初期化を一般に必要としない。しかし、抵抗性フィードバックは、低いDC入力インピーダンスを有するので、LPFのキャパシタと入力の間に挿入される低インピーダンスのバッファ回路を一般に必要とする。さらに、抵抗性フィードバックは、増幅器のオフセットを補償するための機能を一般に提供することはできない。
図3は、プログラマブル・ゲイン増幅器を利用して信号を測定するための方法に関する1つの実施の形態を例示するフローチャートである。本方法は、ステップ110で、監視回路28が入力信号を受信する。入力信号は、たとえば、相互相関値を有している。ステップ112では、コントローラ80は、利得値に関する利得の分子GNを設定し、ステップ114で、利得値に関する利得の分母GDを設定する。
ステップ116で、プログラマブル・ゲイン増幅器75は、ある利得値に従って入力信号に該利得を適用して、出力信号を得る。ステップ118で、比較器76,78は、出力信号が予め決定された閾値の範囲内にあるかを判定する。出力信号が該閾値の範囲内にある場合、本方法はステップ119に進む。測定が最初の測定である場合、本方法はステップ120に進み、コントローラ80は、入力信号の測定値が基準とする閾値に等しいかを判定する。次いで、本方法はステップ122に進む。測定が最初の測定ではない場合、本方法はステップ121に進み、コントローラ80は、入力信号の測定値が前の入力信号の測定値に等しいかを判定する。本方法はステップ122に進む。
ステップ118で、出力信号が閾値の範囲内にない場合、本方法はステップ130に進み、比較器76,78は、出力信号が該閾値を超えるか、或いは該閾値未満であるかを判定する。出力信号が低い方の閾値未満である場合、本方法はステップ132に進み、コントローラ80は、該低い方の閾値、基準値及び利得値の逆数から入力信号の測定値を決定する。式(2)が利用され、入力信号の測定値が計算される。次いで、本方法はステップ122に進む。出力信号が高い方の閾値を超える場合、本方法はステップ134に進み、コントローラ80は、該高い方の閾値、基準値及び利得値の逆数から入力信号値を決定する。式(3)が利用され、入力信号の測定値が計算される。次いで、本方法はステップ122に進む。
ステップ122で、コントローラ80は、入力信号の測定値を出力する。ステップ124で、コントローラ80は、該出力された測定値に応答して、利得値に関する分子及び分母を調節する。たとえば、入力信号の測定値が閾値の範囲内に含まれる確率を増加するために、利得値が減少されるか、或いは、入力信号の測定値が閾値の範囲外にある確率を増加するために、利得値が増加される。
ステップ126で、コントローラ80は、次の利得値が存在するかを判定する。たとえば、入力信号の測定値の精度を増加するために、異なる利得値での更に多くの測定値が必要とされる場合に、次の利得値が処理される。次の利得値が存在する場合、本方法はステップ116に戻り、次の利得値が利用される。次の利得値が存在しない場合、本方法はステップ140に進む。ステップ140で、コントローラ80は、次の入力信号が存在するかを判定する。入力信号の測定値の精度を増加するために、更に多くの信号が必要とされる場合、次の入力信号が処理される。ステップ140で、次の入力信号が存在する場合、本方法はステップ110に戻り、次の入力信号を受ける。ステップ140で次の入力信号が存在しない場合、本方法は終了する。
本発明の範囲から逸脱することなく、処理が変更、追加又は省略される場合がある。たとえば、ステップ116からステップ126は、所望の精度の入力信号の測定値が達成されるまで繰り返される場合がある。さらに、本発明の範囲から逸脱することなく、処理は適切な任意の順序で実行される場合がある。たとえば、ステップ112での利得の分母の設定は、ステップ110での利得の分子の設定前に実行される場合がある。
本発明の特定の実施の形態は、1つ以上の技術的な効果を提供する。1つの実施の形態の技術的な効果は、監視回路が利得値で表される利得を入力信号に適用することで入力信号を測定し、出力信号を得ることである。この入力信号は、出力信号と利得の逆数とから決定される。監視回路は、特定の値付近でより精度の高い測定値を提供し、他の値付近で精度の低い測定値を提供する。
本発明の実施の形態及びその効果は、詳細に説明されたが、特許請求の範囲に定義された本発明の範囲及び精神から逸脱することなしに、当業者であれば、様々な変更、追加及び省略をなしうるであろう。
(付記1)
利得値に関する利得の分子を設定するステップと、
該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するステップと、
入力信号を受信するステップと、
該利得値に従って該入力信号を調節し、出力信号を得るステップと、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するステップと、
を備える信号を測定するための方法。
(付記2)
該利得値の逆数と該出力信号とに従って、該入力信号を測定する前記ステップは、
該出力信号が閾値の範囲外にあるかを判定するステップと、
該出力信号が該閾値の範囲外にあることを出力するステップと、
を備える付記1記載の方法。
(付記3)
該利得値の逆数と該出力信号とに従って、該入力信号を測定する前記ステップは、
該出力信号が閾値の範囲にあるかを判定するステップと、
該利得値の逆数と該出力信号とを乗算することで該入力信号を計算するステップと、
を備える付記1記載の方法。
(付記4)
該利得値に関する利得の分子を設定する前記ステップは、ゲイン増幅器の第一の抵抗の値を設定するステップを備え、
該利得値に関する利得の分母を設定する前記ステップは、該ゲイン増幅器の第二の抵抗の値を設定するステップを備える、
付記1記載の方法。
(付記5)
該利得値に関する利得の分母を設定する前記ステップは、ゲイン増幅器の第一の静電容量の値を設定するステップを備え、
該利得値に関する利得の分子を設定する前記ステップは、該ゲイン増幅器の第二の静電容量の値を設定するステップを備える、
付記1記載の方法。
(付記6)
該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値を調節するステップをさらに備える、
付記1記載の方法。
(付記7)
入力信号を受信可能な入力と、
該入力に接続され、利得値に関する利得の分子を設定し、該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定可能なコントローラと、
該コントローラに接続され、該利得値に従い該入力信号を調節して出力信号を生成可能であって、該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従い、該入力信号を測定可能なゲイン増幅器と、
を備える信号を測定するための装置。
(付記8)
該コントローラは、該出力信号が閾値の範囲外にあるかを判定し、該出力信号が該閾値の範囲外にあることを出力することで、該利得値の逆数と該出力信号とに従って該入力信号を測定可能である、
付記7記載の装置。
(付記9)
該コントローラは、該出力信号が閾値の範囲にあるかを判定し、該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得値の逆数と該出力信号とに従って該入力信号を測定可能である、
付記7記載の装置。
(付記10)
該コントローラは、該ゲイン増幅器の第一の抵抗の値を設定することで該利得値に関する利得の分子を設定し、該ゲイン増幅器の第二の抵抗の値を設定することで該利得値に関する利得の分母を設定可能である、
付記7記載の装置。
(付記11)
該コントローラは、該ゲイン増幅器の第一の静電容量の値を設定することで該利得値に関する利得の分母を設定し、該ゲイン増幅器の第二の静電容量の値を設定することで該利得値に関する利得の分子を設定可能である、
付記7記載の装置。
(付記12)
該コントローラは、該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値をさらに調節可能である、
付記7記載の装置。
(付記13)
信号を測定するためのロジックであって、このソフトウェアは記録媒体で実現され、
利得値に関する利得の分子を設定し、
該利得の分子に対する利得の分母の比を有する該利得値に関する利得の分母を設定し、
入力信号を受信し、
該利得値に従って該入力信号を調節して出力信号を生成し、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って該入力信号を測定可能であるロジック。
(付記14)
該出力信号が閾値の範囲外にあるかを判定し、該出力信号が該閾値の範囲外にあることを出力することで、該利得値の逆数と該出力信号とに従って、該入力信号を測定可能である、
付記13記載のロジック。
(付記15)
該出力信号が閾値の範囲にあるかを判定し、該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得値の逆数と該出力信号とに従って該入力信号を測定可能である、
付記13記載のロジック。
(付記16)
ゲイン増幅器の第一の抵抗の値を設定することで、該利得値に関する利得の分子を設定し、該ゲイン増幅器の第二の抵抗の値を設定することで、該利得値に関する利得の分母を設定可能である、
付記13記載のロジック。
(付記17)
ゲイン増幅器の第一の静電容量の値を設定することで、該利得値に関する利得の分母を設定し、該ゲイン増幅器の第二の静電容量の値を設定することで、該利得値に関する利得の分子を設定可能である、
付記13記載のロジック。
(付記18)
該コントローラは、該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値をさらに調節可能である、
付記13記載のロジック。
(付記19)
利得値に関する利得の分子を設定するための手段と、
該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するための手段と、
入力信号を受信するための手段と、
該利得値に従って該入力信号を調節して、出力信号を生成するための手段と、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するための手段と、
を備える信号を測定するためのシステム。
(付記20)
ゲイン増幅器の第一の抵抗値又は第一の静電容量値を設定することで、利得値に関する利得の分子を設定するステップと、
該ゲイン増幅器の第二の抵抗値又は第二の静電容量値を設定することで、該利得の分子に対する利得の分母の比を有する該利得値に関する利得の分母を設定するステップと、
入力信号を受信するステップと、
該利得値に従って該入力信号を調節して出力信号を得るステップと、
該出力信号が閾値の範囲外にあるかを判定し、該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得の分母に対する該利得の分子の比を有する該利得値の逆数及び該出力信号に従って該入力信号を測定するステップと、
該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値を調節するステップと、
を備える信号を測定するための方法。
信号を計測するために利用される監視回路を有する受信機を含んだネットワークに関する1つの実施の形態を例示するブロック図である。 プログラマブル・ゲイン増幅器を利用した信号の測定のための監視回路を含んだ受信機に関する1つの実施の形態を例示するブロック図である。 プログラマブル・ゲイン増幅器を利用した信号の測定のための方法に関する1つの実施の形態を例示するフローチャートである。
符号の説明
10:ネットワーク
20a,20b:ネットワークエレメント
22:チャネル
24:送信機
26:受信機
28:監視回路
50:メイン受信機
52:抵抗アレイ
54:干渉モニタ
62:乗算器
64:低域通過フィルタ
68:入力
70,72:プログラマブル抵抗
74:増幅器
75:プログラマブル・ゲイン増幅器
76,78:比較器
80:コントローラ

Claims (7)

  1. 利得値に関する利得の分子を設定するステップと、
    該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するステップと、
    入力信号を受信するステップと、
    該利得値に従って該入力信号を調節し、出力信号を得るステップと、
    該出力信号が閾値の範囲外にあるかを判定し、該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、該出力信号が閾値の範囲にある場合に該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するステップと、
    を備える信号を測定するための方法。
  2. ゲイン増幅器の第一の抵抗値又は第一の静電容量値を設定することで、利得値に関する利得の分子を設定するステップと、
    該ゲイン増幅器の第二の抵抗値又は第二の静電容量値を設定することで、該利得の分子に対する利得の分母の比を有する該利得値に関する利得の分母を設定するステップと、
    入力信号を受信するステップと、
    該利得値に従って該入力信号を調節して出力信号を得るステップと、
    該出力信号が閾値の範囲外にあるかを判定し、該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得の分母に対する該利得の分子の比を有する該利得値の逆数及び該出力信号に従って該入力信号を測定するステップと、
    該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値を調節するステップと、
    を備える信号を測定するための方法。
  3. 入力信号を受信可能な入力と、
    該入力に接続され、利得値に関する利得の分子を設定し、該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定可能なコントローラと、
    該コントローラに接続され、該利得値に従い該入力信号を調節して出力信号を生成可能であって、該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従い、該入力信号を測定可能なゲイン増幅器と、
    を備え
    前記コントローラは、
    該出力信号が閾値の範囲外にあるかを判定し、
    該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、
    該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算する、
    ことにより前記出力信号及び前記利得値の逆数に従って前記入力信号を測定する
    装置。
  4. 該コントローラは、該ゲイン増幅器の第一の抵抗の値を設定することで該利得値に関する利得の分子を設定し、該ゲイン増幅器の第二の抵抗の値を設定することで該利得値に関する利得の分母を設定可能である、
    請求項3記載の装置。
  5. 該コントローラは、該ゲイン増幅器の第一の静電容量の値を設定することで該利得値に関する利得の分母を設定し、該ゲイン増幅器の第二の静電容量の値を設定することで該利得値に関する利得の分子を設定可能である、
    請求項3記載の装置。
  6. 該コントローラは、該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値をさらに調節可能である、
    請求項3記載の装置。
  7. 利得値に関する利得の分子を設定するための手段と、
    該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するための手段と、
    入力信号を受信するための手段と、
    該利得値に従って該入力信号を調節して、出力信号を生成するための手段と、
    該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するための手段と、
    を備え
    前記測定するための手段は、
    該出力信号が閾値の範囲外にあるかを判定し、
    該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、
    該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算する、
    ことにより前記出力信号及び前記利得値の逆数に従って前記入力信号を測定する、
    システム。
JP2004029866A 2003-02-07 2004-02-05 プログラマブル・ゲイン増幅器を利用した信号の測定 Expired - Fee Related JP4394970B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/359,978 US6844740B2 (en) 2003-02-07 2003-02-07 Measuring a signal using a programmable gain amplifier

Publications (2)

Publication Number Publication Date
JP2004242328A JP2004242328A (ja) 2004-08-26
JP4394970B2 true JP4394970B2 (ja) 2010-01-06

Family

ID=32823903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004029866A Expired - Fee Related JP4394970B2 (ja) 2003-02-07 2004-02-05 プログラマブル・ゲイン増幅器を利用した信号の測定

Country Status (2)

Country Link
US (1) US6844740B2 (ja)
JP (1) JP4394970B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215197B2 (en) * 2004-08-17 2007-05-08 National Instruments Corporation Programmable gain instrumentation amplifier with improved gain multiplexers
US7327189B2 (en) * 2004-08-17 2008-02-05 National Instruments Corporation Differential structure programmable gain instrumentation amplifier
US8213494B2 (en) * 2008-06-20 2012-07-03 Fujitsu Limited Sign-based general zero-forcing adaptive equalizer control
US8270464B2 (en) 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
JP2023016063A (ja) * 2021-07-21 2023-02-02 セイコーエプソン株式会社 表示ドライバー

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277511B2 (en) * 2002-05-15 2007-10-02 Intellon Corporation Two-stage non-linear filter for analog signal gain control in an OFDM receiver

Also Published As

Publication number Publication date
US20040155643A1 (en) 2004-08-12
JP2004242328A (ja) 2004-08-26
US6844740B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
US7253680B2 (en) Amplifier system with current-mode servo feedback
KR100674953B1 (ko) 반도체 메모리의 등화 수신기
JPH08237047A (ja) 差動振幅検出回路および方法
US8184723B2 (en) Feedback system and apparatus for video compensation
TW312875B (en) DC restoration circuit for multi-level transmission signals
US5818378A (en) Cable length estimation circuit using data signal edge rate detection and analog to digital conversion
KR20060042981A (ko) Dc 오프셋 보상 기능이 있는 적응 등화기
US20050185710A1 (en) Adaptive equalizer with DC offset compensation
US20160261254A1 (en) Compensation circuit for offset voltage in a measurement amplifier and/or for dc-signal component in a measurement signal
JP4394970B2 (ja) プログラマブル・ゲイン増幅器を利用した信号の測定
JPH057154A (ja) A/d変換回路
JP2000009409A (ja) インダクタンス変化検出回路
US7801211B2 (en) Communication system, receiver unit, and adaptive equalizer
CN109660257B (zh) 可调式信号等化装置与其调整方法
CN107850681B (zh) 用于抑制信号失真的滤波器电路
CN110658444A (zh) 用于表征决策反馈均衡器中的放大器的装置和方法
WO2000045507A1 (en) Data pulse receiver
CN108351341B (zh) 数字膜片钳放大器
CN111913044A (zh) PoE系统中受电设备阻抗检测方法及检测电路
TWI663840B (zh) 自適應接收等化器調節電路及利用其之通信裝置
EP3954046B1 (en) Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
JP3460932B2 (ja) 絶対値回路
KR100791635B1 (ko) 고속 적응형 이퀄라이저
JP4859353B2 (ja) 増幅回路、及び試験装置
US9754638B1 (en) Sense amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091016

R150 Certificate of patent or registration of utility model

Ref document number: 4394970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees