JP4394970B2 - プログラマブル・ゲイン増幅器を利用した信号の測定 - Google Patents
プログラマブル・ゲイン増幅器を利用した信号の測定 Download PDFInfo
- Publication number
- JP4394970B2 JP4394970B2 JP2004029866A JP2004029866A JP4394970B2 JP 4394970 B2 JP4394970 B2 JP 4394970B2 JP 2004029866 A JP2004029866 A JP 2004029866A JP 2004029866 A JP2004029866 A JP 2004029866A JP 4394970 B2 JP4394970 B2 JP 4394970B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- value
- output signal
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
- G01D3/032—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure affecting incoming signal, e.g. by averaging; gating undesired signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplifiers (AREA)
Description
(外1)
を受信し、受信された信号
(外2)
を処理して、復元されたデータ系列
(外3)
を得る。受信機26は、図2に示されるように接続されるメイン受信機50、抵抗アレイ52及び干渉モニタ54を含んでいる。
(外4)
を処理して、復元されたデータ系列
(外5)
を得る。メイン受信機50は、判定帰還フィルタ及び誤差評価器を含んでいる。判定帰還フィルタは、復元されたデータ系列
(外6)
から推定される干渉を決定し、受信された信号
(外7)
から推定される干渉を差し引いて干渉を補償する。誤差評価器は、雑音が含まれる受信信号
(外8)
と推定された雑音を含まない受信信号
(外9)
との間の差を表す信号の振幅誤差ekを決定する。
(外10)
を遅延して、遅延された復元データ系列
(外11)
を得る。抵抗アレイ52は、復元されたデータ系列
(外12)
に対する遅延機能を実行するインタリーブされたマスタースレーブ型ラッチ(interleaved master and slave latches)からなるアレイを含んでいる。このラッチは、干渉モニタ54による使用向けに、フリップフロップでデータ系列
(外13)
のうちの特定のデータを捕捉する。抵抗アレイ52は、相互相関E[ekak-i]を得るために、誤差ekと同じデータをラッチするように設定されている。
(外14)
を使用して、残存する内部シンボル干渉(ISI)のような干渉を測定する。この残存する内部シンボル干渉は、遅延iの関数として、誤差ekと遅延された復元データ系列
(外15)
との間の相互相関E[ekak-i]として測定される。誤差ekと遅延された復元データ系列
(外16)
との間に干渉が存在しない場合、相互相関E[ekak-i]は実質的にゼロである。積極的な干渉(positive interference)又は消極的な干渉(negative interference)が存在する場合、相互相関E[ekak-i]は、それぞれ正又は負であり、その大きさは干渉の大きさに比例する。
(外17)
を乗算する。乗算器62は、スイッチドキャパシタ回路網を有しており、この回路網は、低域通過フィルタ64のフロントエンドでスイッチドキャパシタ抵抗としても動作する。低域通過フィルタ64は、乗算器62からの結果をろ波して、信号誤差ekとデータ系列
(外18)
の間の相互相関E[ekak-i]を得る。低域通過フィルタ64は、キャパシタ及びバッファ回路を備えている。
Vin=Vref (4)
表1は、利得の分子R2、利得の分母R1及び利得の逆数R1/R2を例示している。表1に与えられる値は、例示を目的とするのみである。
利得値に関する利得の分子を設定するステップと、
該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するステップと、
入力信号を受信するステップと、
該利得値に従って該入力信号を調節し、出力信号を得るステップと、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するステップと、
を備える信号を測定するための方法。
該利得値の逆数と該出力信号とに従って、該入力信号を測定する前記ステップは、
該出力信号が閾値の範囲外にあるかを判定するステップと、
該出力信号が該閾値の範囲外にあることを出力するステップと、
を備える付記1記載の方法。
該利得値の逆数と該出力信号とに従って、該入力信号を測定する前記ステップは、
該出力信号が閾値の範囲にあるかを判定するステップと、
該利得値の逆数と該出力信号とを乗算することで該入力信号を計算するステップと、
を備える付記1記載の方法。
該利得値に関する利得の分子を設定する前記ステップは、ゲイン増幅器の第一の抵抗の値を設定するステップを備え、
該利得値に関する利得の分母を設定する前記ステップは、該ゲイン増幅器の第二の抵抗の値を設定するステップを備える、
付記1記載の方法。
該利得値に関する利得の分母を設定する前記ステップは、ゲイン増幅器の第一の静電容量の値を設定するステップを備え、
該利得値に関する利得の分子を設定する前記ステップは、該ゲイン増幅器の第二の静電容量の値を設定するステップを備える、
付記1記載の方法。
該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値を調節するステップをさらに備える、
付記1記載の方法。
入力信号を受信可能な入力と、
該入力に接続され、利得値に関する利得の分子を設定し、該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定可能なコントローラと、
該コントローラに接続され、該利得値に従い該入力信号を調節して出力信号を生成可能であって、該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従い、該入力信号を測定可能なゲイン増幅器と、
を備える信号を測定するための装置。
該コントローラは、該出力信号が閾値の範囲外にあるかを判定し、該出力信号が該閾値の範囲外にあることを出力することで、該利得値の逆数と該出力信号とに従って該入力信号を測定可能である、
付記7記載の装置。
該コントローラは、該出力信号が閾値の範囲にあるかを判定し、該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得値の逆数と該出力信号とに従って該入力信号を測定可能である、
付記7記載の装置。
該コントローラは、該ゲイン増幅器の第一の抵抗の値を設定することで該利得値に関する利得の分子を設定し、該ゲイン増幅器の第二の抵抗の値を設定することで該利得値に関する利得の分母を設定可能である、
付記7記載の装置。
該コントローラは、該ゲイン増幅器の第一の静電容量の値を設定することで該利得値に関する利得の分母を設定し、該ゲイン増幅器の第二の静電容量の値を設定することで該利得値に関する利得の分子を設定可能である、
付記7記載の装置。
該コントローラは、該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値をさらに調節可能である、
付記7記載の装置。
信号を測定するためのロジックであって、このソフトウェアは記録媒体で実現され、
利得値に関する利得の分子を設定し、
該利得の分子に対する利得の分母の比を有する該利得値に関する利得の分母を設定し、
入力信号を受信し、
該利得値に従って該入力信号を調節して出力信号を生成し、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って該入力信号を測定可能であるロジック。
該出力信号が閾値の範囲外にあるかを判定し、該出力信号が該閾値の範囲外にあることを出力することで、該利得値の逆数と該出力信号とに従って、該入力信号を測定可能である、
付記13記載のロジック。
該出力信号が閾値の範囲にあるかを判定し、該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得値の逆数と該出力信号とに従って該入力信号を測定可能である、
付記13記載のロジック。
ゲイン増幅器の第一の抵抗の値を設定することで、該利得値に関する利得の分子を設定し、該ゲイン増幅器の第二の抵抗の値を設定することで、該利得値に関する利得の分母を設定可能である、
付記13記載のロジック。
ゲイン増幅器の第一の静電容量の値を設定することで、該利得値に関する利得の分母を設定し、該ゲイン増幅器の第二の静電容量の値を設定することで、該利得値に関する利得の分子を設定可能である、
付記13記載のロジック。
該コントローラは、該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値をさらに調節可能である、
付記13記載のロジック。
利得値に関する利得の分子を設定するための手段と、
該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するための手段と、
入力信号を受信するための手段と、
該利得値に従って該入力信号を調節して、出力信号を生成するための手段と、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するための手段と、
を備える信号を測定するためのシステム。
ゲイン増幅器の第一の抵抗値又は第一の静電容量値を設定することで、利得値に関する利得の分子を設定するステップと、
該ゲイン増幅器の第二の抵抗値又は第二の静電容量値を設定することで、該利得の分子に対する利得の分母の比を有する該利得値に関する利得の分母を設定するステップと、
入力信号を受信するステップと、
該利得値に従って該入力信号を調節して出力信号を得るステップと、
該出力信号が閾値の範囲外にあるかを判定し、該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得の分母に対する該利得の分子の比を有する該利得値の逆数及び該出力信号に従って該入力信号を測定するステップと、
該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値を調節するステップと、
を備える信号を測定するための方法。
20a,20b:ネットワークエレメント
22:チャネル
24:送信機
26:受信機
28:監視回路
50:メイン受信機
52:抵抗アレイ
54:干渉モニタ
62:乗算器
64:低域通過フィルタ
68:入力
70,72:プログラマブル抵抗
74:増幅器
75:プログラマブル・ゲイン増幅器
76,78:比較器
80:コントローラ
Claims (7)
- 利得値に関する利得の分子を設定するステップと、
該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するステップと、
入力信号を受信するステップと、
該利得値に従って該入力信号を調節し、出力信号を得るステップと、
該出力信号が閾値の範囲外にあるかを判定し、該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、該出力信号が閾値の範囲にある場合に該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するステップと、
を備える信号を測定するための方法。 - ゲイン増幅器の第一の抵抗値又は第一の静電容量値を設定することで、利得値に関する利得の分子を設定するステップと、
該ゲイン増幅器の第二の抵抗値又は第二の静電容量値を設定することで、該利得の分子に対する利得の分母の比を有する該利得値に関する利得の分母を設定するステップと、
入力信号を受信するステップと、
該利得値に従って該入力信号を調節して出力信号を得るステップと、
該出力信号が閾値の範囲外にあるかを判定し、該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算することにより、該利得の分母に対する該利得の分子の比を有する該利得値の逆数及び該出力信号に従って該入力信号を測定するステップと、
該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値を調節するステップと、
を備える信号を測定するための方法。 - 入力信号を受信可能な入力と、
該入力に接続され、利得値に関する利得の分子を設定し、該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定可能なコントローラと、
該コントローラに接続され、該利得値に従い該入力信号を調節して出力信号を生成可能であって、該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従い、該入力信号を測定可能なゲイン増幅器と、
を備え、
前記コントローラは、
該出力信号が閾値の範囲外にあるかを判定し、
該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、
該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算する、
ことにより前記出力信号及び前記利得値の逆数に従って前記入力信号を測定する、
装置。 - 該コントローラは、該ゲイン増幅器の第一の抵抗の値を設定することで該利得値に関する利得の分子を設定し、該ゲイン増幅器の第二の抵抗の値を設定することで該利得値に関する利得の分母を設定可能である、
請求項3記載の装置。 - 該コントローラは、該ゲイン増幅器の第一の静電容量の値を設定することで該利得値に関する利得の分母を設定し、該ゲイン増幅器の第二の静電容量の値を設定することで該利得値に関する利得の分子を設定可能である、
請求項3記載の装置。 - 該コントローラは、該入力信号の測定に応答して、該利得の分子と該利得の分母からなるグループから選択された値をさらに調節可能である、
請求項3記載の装置。 - 利得値に関する利得の分子を設定するための手段と、
該利得の分子に対する利得の分母の比を有する該利得値に関する該利得の分母を設定するための手段と、
入力信号を受信するための手段と、
該利得値に従って該入力信号を調節して、出力信号を生成するための手段と、
該利得の分母に対する該利得の分子の比を有する該利得値の逆数と該出力信号とに従って、該入力信号を測定するための手段と、
を備え、
前記測定するための手段は、
該出力信号が閾値の範囲外にあるかを判定し、
該出力信号が閾値の範囲外にある場合に該出力信号が該閾値の範囲外にあることを出力し、
該出力信号が閾値の範囲にある場合に該利得値の逆数と該出力信号とを乗算することで該入力信号を計算する、
ことにより前記出力信号及び前記利得値の逆数に従って前記入力信号を測定する、
システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/359,978 US6844740B2 (en) | 2003-02-07 | 2003-02-07 | Measuring a signal using a programmable gain amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004242328A JP2004242328A (ja) | 2004-08-26 |
JP4394970B2 true JP4394970B2 (ja) | 2010-01-06 |
Family
ID=32823903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004029866A Expired - Fee Related JP4394970B2 (ja) | 2003-02-07 | 2004-02-05 | プログラマブル・ゲイン増幅器を利用した信号の測定 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6844740B2 (ja) |
JP (1) | JP4394970B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7215197B2 (en) * | 2004-08-17 | 2007-05-08 | National Instruments Corporation | Programmable gain instrumentation amplifier with improved gain multiplexers |
US7327189B2 (en) * | 2004-08-17 | 2008-02-05 | National Instruments Corporation | Differential structure programmable gain instrumentation amplifier |
US8213494B2 (en) * | 2008-06-20 | 2012-07-03 | Fujitsu Limited | Sign-based general zero-forcing adaptive equalizer control |
US8270464B2 (en) | 2008-06-20 | 2012-09-18 | Fujitsu Limited | Decision feedback equalizer (DFE) |
JP2023016063A (ja) * | 2021-07-21 | 2023-02-02 | セイコーエプソン株式会社 | 表示ドライバー |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7277511B2 (en) * | 2002-05-15 | 2007-10-02 | Intellon Corporation | Two-stage non-linear filter for analog signal gain control in an OFDM receiver |
-
2003
- 2003-02-07 US US10/359,978 patent/US6844740B2/en not_active Expired - Lifetime
-
2004
- 2004-02-05 JP JP2004029866A patent/JP4394970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040155643A1 (en) | 2004-08-12 |
JP2004242328A (ja) | 2004-08-26 |
US6844740B2 (en) | 2005-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253680B2 (en) | Amplifier system with current-mode servo feedback | |
KR100674953B1 (ko) | 반도체 메모리의 등화 수신기 | |
JPH08237047A (ja) | 差動振幅検出回路および方法 | |
US8184723B2 (en) | Feedback system and apparatus for video compensation | |
TW312875B (en) | DC restoration circuit for multi-level transmission signals | |
US5818378A (en) | Cable length estimation circuit using data signal edge rate detection and analog to digital conversion | |
KR20060042981A (ko) | Dc 오프셋 보상 기능이 있는 적응 등화기 | |
US20050185710A1 (en) | Adaptive equalizer with DC offset compensation | |
US20160261254A1 (en) | Compensation circuit for offset voltage in a measurement amplifier and/or for dc-signal component in a measurement signal | |
JP4394970B2 (ja) | プログラマブル・ゲイン増幅器を利用した信号の測定 | |
JPH057154A (ja) | A/d変換回路 | |
JP2000009409A (ja) | インダクタンス変化検出回路 | |
US7801211B2 (en) | Communication system, receiver unit, and adaptive equalizer | |
CN109660257B (zh) | 可调式信号等化装置与其调整方法 | |
CN107850681B (zh) | 用于抑制信号失真的滤波器电路 | |
CN110658444A (zh) | 用于表征决策反馈均衡器中的放大器的装置和方法 | |
WO2000045507A1 (en) | Data pulse receiver | |
CN108351341B (zh) | 数字膜片钳放大器 | |
CN111913044A (zh) | PoE系统中受电设备阻抗检测方法及检测电路 | |
TWI663840B (zh) | 自適應接收等化器調節電路及利用其之通信裝置 | |
EP3954046B1 (en) | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit | |
JP3460932B2 (ja) | 絶対値回路 | |
KR100791635B1 (ko) | 고속 적응형 이퀄라이저 | |
JP4859353B2 (ja) | 増幅回路、及び試験装置 | |
US9754638B1 (en) | Sense amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4394970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |