CN109660257B - 可调式信号等化装置与其调整方法 - Google Patents

可调式信号等化装置与其调整方法 Download PDF

Info

Publication number
CN109660257B
CN109660257B CN201710940356.7A CN201710940356A CN109660257B CN 109660257 B CN109660257 B CN 109660257B CN 201710940356 A CN201710940356 A CN 201710940356A CN 109660257 B CN109660257 B CN 109660257B
Authority
CN
China
Prior art keywords
signal
detection signal
generate
digital signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710940356.7A
Other languages
English (en)
Other versions
CN109660257A (zh
Inventor
康文柱
陈昱竹
潘辰阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201710940356.7A priority Critical patent/CN109660257B/zh
Priority to US15/859,731 priority patent/US10075307B1/en
Publication of CN109660257A publication Critical patent/CN109660257A/zh
Application granted granted Critical
Publication of CN109660257B publication Critical patent/CN109660257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03076—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure not using decision feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0009—Time-delay networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种可调式信号等化装置与其调整方法。可调式信号等化装置包含等化器电路系统、模拟至数字转换器、计算电路系统以及比较电路系统。等化器电路系统具有转移函数，并用以基于转移函数处理输入信号以产生输出信号。模拟至数字转换器根据输出信号产生数字信号。计算电路系统根据第一数字信号进行累加以产生第一累加值与第二累加值，并根据第一累加值以及第二累加值产生第一侦测信号与第二侦测信号。比较电路系统比较第一侦测信号与第二侦测信号，并在第一侦测信号不同于第二侦测信号时输出控制信号至等化器电路系统，以调整转移函数。本案可通过简单的运算与数字电路实现，以降低电路所需规格并同时降低制程、电压、与温度变异对转移函数的影响。

Description

可调式信号等化装置与其调整方法
技术领域
本案是有关于一种等化器，且特别是有关于一种可调式信号等化装置及其适应性调整方法。
背景技术
等化器常用于数据传输的接口中，以补偿通道衰减以及降低符号间干扰(Inter-symbol interference,ISI)。于一些技术中，等化器可由模拟电路实现的侦测机制来调整其转移函数。然而，于这些技术中，侦测机制容易受到制程、电压或温度的变异的影响使得等化器的转移函数出现误差。
或者，在另一些技术中，等化器可由侦测信号边缘的侦测机制来调整其转移函数。然而，于这些技术中，随着电路操作速度越快或信号的形式越来越复杂，此侦测机制所需的电路越高而较难以实现。
发明内容
为了解决上述问题，本案的一方面是提供一种可调式信号等化装置，其包含等化器电路系统、模拟至数字转换器、计算电路系统以及比较电路系统。等化器电路系统具有一转移函数，并用以基于转移函数处理输入信号以产生输出信号。模拟至数字转换器用以根据该输出信号产生第一数字信号。计算电路系统用以根据该第一数字信号进行累加以产生第一累加值与第二累加值，并根据该第一累加值以及该第二累加值产生第一侦测信号与第二侦测信号。比较电路系统用以比较该第一侦测信号与该第二侦测信号，并在该第一侦测信号不同于该第二侦测信号时输出一控制信号至该等化器电路系统，以调整该转移函数。
于一些实施例中，该计算电路系统包含第一累加电路、延迟电路以及第二累加电路。第一累加电路用以根据该第一数字信号进行累加以产生该第一累加值。延迟电路用以延迟该第一数字信号以产生一第二数字信号。第二累加电路用以根据该第二数字信号进行累加以产生该第二累加值。
于一些实施例中，该计算电路系统还包含第一降频电路以及第二降频电路。第一降频电路用以降取样该第一数字信号，以产生一第三数字信号，其中该第一累加电路用以累加该第三数字信号以产生该第一累加值。第二降频电路用以降取样该第二数字信号，以产生一第四数字信号，其中该第二累加电路用以累加该第四数字信号以产生该第二累加值。
于一些实施例中，该计算电路系统还包含第一运算电路以及第二运算电路。第一运算电路用以相加该第一累加值以及该第二累加值，以产生该第一侦测信号。第二运算电路用以相减该第一累加值以及该第二累加值，以产生该第二侦测信号。
于一些实施例中，其中第一数字信号的快速傅立叶转换满足下式(1)：
Figure BDA0001430435340000021
其中k＝0,1,…,N-1，N为正数并为取样点数量，WN为N次单位根，其中该第一累加值相当于上式(1)中的多个奇数项次因子的和，且该第二累加值相当于上式(1)中的多个偶数项次因子的和。
于一些实施例中，第一侦测信号在频域上满足下式：
Figure BDA0001430435340000022
于一些实施例中，第二侦测信号在频域上满足下式：
Figure BDA0001430435340000023
于一些实施例中，该比较电路系统用以对该第一侦测信号取绝对值以决定该第一侦测信号的一第一能量，并对该第二侦测信号取绝对值以决定该第二侦测信号的一第二能量，以根据该第一能量与该第二能量的一比较结果输出该控制信号。
于一些实施例中，可调式信号等化装置还包含放大器。放大器用以放大该输出信号，其中该模拟至数字转换器更用以根据放大后的该输出信号产生该第一数字信号。
本案的一方面是提供一种调整方法，其用以调整等化器电路系统的转移函数，该调整方法包含下列操作：通过一模拟至数字转换器转换该等化器电路系统输出的一输出信号至一第一数字信号；通过一计算电路系统根据该第一数字信号进行累加以产生一第一累加值与一第二累加值，并根据该第一累加值以及该第二累加值产生一第一侦测信号与一第二侦测信号；以及通过一比较电路系统比较该第一侦测信号与该第二侦测信号，并在该第一侦测信号不同于该第二侦测信号时输出一控制信号至该等化器电路系统，以调整该转移函数。
于一些实施例中，产生该第一侦测信号与该第二侦测信号包含：通过该计算电路系统的一第一累加电路根据该第一数字信号进行累加以产生该第一累加值；通过该计算电路系统的一延迟电路延迟该第一数字信号以产生一第二数字信号；以及通过该计算电路系统的一第二累加电路根据该第二数字信号进行累加以产生该第二累加值。
于一些实施例中，产生该第一侦测信号与该第二侦测信号还包含：通过该计算电路系统的一第一降频电路降取样该第一数字信号，以产生一第三数字信号，其中该第一累加电路用以累加该第三数字信号以产生该第一累加值；以及通过该计算电路系统的一第二降频电路降取样该第二数字信号，以产生一第四数字信号，其中该第二累加电路用以累加该第四数字信号以产生该第二累加值。
于一些实施例中，产生该第一侦测信号与该第二侦测信号还包含：通过该计算电路系统的一第一运算电路相加该第一累加值以及该第二累加值，以产生该第一侦测信号；以及通过该计算电路系统的一第二运算电路相减该第一累加值以及该第二累加值，以产生该第二侦测信号。
于一些实施例中，其中第一数字信号的快速傅立叶转换满足下式(1)：
Figure BDA0001430435340000031
其中k＝0,1,…,N-1，N为正数并为取样点数量，WN为N次单位根，其中该第一累加值相当于上式(1)中的多个奇数项次因子的和，且该第二累加值相当于上式(1)中的多个偶数项次因子的和。
于一些实施例中，第一侦测信号在频域上满足下式：
Figure BDA0001430435340000041
于一些实施例中，第二侦测信号在频域上满足下式：
Figure BDA0001430435340000042
综上所述，本案所提供的可调式信号等化装置与其调整方法可通过简单的运算以及数字电路实现，以降低电路所需规格并同时降低变异的影响。
附图说明
本案的附图说明如下：
图1为根据本案一些实施例所绘示的一种可调式信号等化装置的示意图；
图2A为根据本案的一些实施例所绘示的图1中等化器电路系统的电路示意图；
图2B为根据本案一些实施例绘示图2A中等化器电路系统的转移函数的变化示意图；以及
图3为根据本案一些实施例所绘示的一种调整方法的流程图。
具体实施方式
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
于本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1，图1为根据本案一些实施例所绘示的一种可调式信号等化装置100的示意图。于一些实施例中，可调式信号等化装置100可应用于序列器/解序列器(SerDes)的系统中，但本案并不以此为限。
于一些实施例中，可调式信号等化装置100包含等化器电路系统120、模拟至数字转换器130、计算电路系统140以及比较电路系统150。等化器电路系统120用以根据控制信号VC调整其内部的转移函数，并基于此转移函数处理输入信号VIN以产生一输出信号VO。输入信号VIN可为发射器电路(未绘示)自一通道(未绘示)传输而来的数据或信号。一般而言，通道的频率响应为低通函数。换言之，输入信号VIN的高频成分会因为通道衰减。于一些实施例中，为了补偿此衰减，等化器电路系统120的转移函数设置为高通函数(如后图2B所示)。于一些实施例中，本文所提及的转移函数实质上为等化器电路系统120的输入与输出之间的频率响应。
模拟至数字转换器130耦接至等化器电路系统120，以根据输出信号VO产生数字信号VD。于一些实施例中，如图1所示，可调式信号等化装置100还包含放大器125。放大器125用以放大输出信号VO以产生输出信号VO1，且模拟至数字转换器130用以转换输出信号VO1至数字信号VD。于一些实施例中，放大器125可由可变增益放大器实现，其中放大器125的增益可依据模拟至数字转换器130的规格(例如输入电压范围)进行调整。
计算电路系统140耦接至模拟至数字转换器130以接收数字信号VD。计算电路系统140用以基于数字信号VD进行累加，以产生侦测信号A以及侦测信号B。
于一些实施例中，计算电路系统140包含多个降频电路141～142、多个累加电路143～144、多个运算电路145～146以及延迟电路147。
降频电路141用以对数字信号VD进行降取样(down sampling)，以产生数字信号VD1。例如，降频电路141用以将数字信号VD的取样率(sample rate)降低两倍以产生数字信号VD1。累加电路143耦接至降频电路141以接收数字信号VD1。累加电路143对数字信号VD1进行累加，以产生累加值A1。
延迟电路147耦接至模拟至数字转换器130以接收数字信号VD。延迟电路147用以延迟数字信号VD一预定时间，以产生数字信号VD2。于一些实施例中，延迟电路147可由积分器或一或多个串联耦接的反相器实现，但本案并不以此为限。降频电路142用以对数字信号VD2进行降取样，以产生数字信号VD3。例如，降频电路142用以将数字信号VD2的取样率降低两倍以产生数字信号VD3。累加电路144耦接至降频电路142以接收数字信号VD3。累加电路144对数字信号VD3进行累加，以产生累加值B1。于一些实施例中，累加电路143以及累加电路144可由暂存器与/或加法器等逻辑电路实现，但本案并不以此为限。
运算电路145用以相加累加值A1以及累加值B1，以产生侦测信号A。运算电路146用以相减累加值A1以及累加值B1，以产生侦测信号B。于一些实施例中，运算电路145以及运算电路146可由加法器实现。
以下将以频域的观念解释上述实施例中计算电路系统140的设计概念。若对数字信号VD采用快速傅立叶转换可推导出下式，其中N为正数并为取样点数量，k代表第k个取样点(亦即对应至具第k个频率的正弦波)，WN为N次单位根：
Figure BDA0001430435340000061
Figure BDA0001430435340000062
在上式中，当k＝0时，可得出下式(1)：
Figure BDA0001430435340000063
根据式(1)可得知，在频域中，若将每一笔数字信号VD累加后，可等效得到数字信号VD于直流(DC)频率上的信号成分。
或者，当k＝N/2时，X(k)可表示为：
Figure BDA0001430435340000064
在频域上，若将连续两笔数字信号VD之间的差值累加后，可等效得到上式(2)。相较于上式(1)，式(2)显示出数字信号VD于高频率上的信号成分。
在上式(1)以及式(2)中，可分为偶数项次的因子(亦即x(0),x(2),…等等)以及奇数项次的因子(亦即x(1),x(3),…等等)。于一些实施例中，透过降频电路141以及累加电路143处理输入信号VD后所得到的累加值A1即相当于偶数项次因子的和。换言之，以频域而言，累加值A1相当于x(0)+x(2)+x(4)+…。
同样地，于一些实施例中，透过延迟电路147、降频电路142以及累加电路144处理输入信号VD后所得到的累加值B1即相当于奇数项次因子的和。换言之，以频域而言，累加值B1相当于x(1)+x(3)+x(5)+…。
据此，在频域上，通过相加累计值A1与累计值B1所得到的侦测信号A相当于前述式(1)，且通过相减累计值A1与累计值B1所得到的侦测信号B相当于前述式(2)。侦测信号A关联于数字信号VD的低频成分(即DC频率)，且侦测信号B关联于数字信号VD的高频成分。如此一来，通过比较侦测信号A与侦测信号B的能量，可得知等化器电路系统120是否有过度等化(over equalization)或等化不足(under equalization)等情形。
继续参照图1，比较电路系统150耦接至计算电路系统140以接收侦测信号A以及侦测信号B。比较电路系统150用于计算侦测信号A的能量以及侦测信号B的能量，并进一步比较上述两者的能量以输出控制信号VC以调整等化器电路系统120的转移函数。于一些实施例中，比较电路系统150可对侦测信号A取绝对值以决定侦测信号A的能量，并通过对侦测信号B取绝对值以决定侦测信号B的能量，但本案并不依此为限。于一些实施例中，比较电路系统150可由运算电路与比较器实现，以完成上述操作。或者，于一些实施例中，比较电路系统150可由数字处理电路实现，以完成上述操作。上述关于比较电路系统150的实施方式仅为示例，本案并不以此为限。
举例而言，当侦测信号A的能量大于侦测信号B的能量时，代表低频信号的能量大于高频信号的能量。于此条件下，可调高等化器电路系统120的转移函数在高频的增益，或是降低等化器电路系统120的转移函数在低频的增益，以调整等化器电路系统120的等化强度。或者，当侦测信号B的能量大于侦测信号A的能量时，代表高频信号的能量大于低频信号的能量。于此条件下，可调高等化器电路系统120的转移函数在低频的增益，或是降低等化器电路系统120的转移函数在高频的增益，以调整等化器电路系统120的等化强度。
在一些实施例中，计算电路系统140以及比较电路系统150可由微控制器、数字信号处理电路或特殊应用集成电路(ASIC)实现。上述关于计算电路系统140的设置方式仅为示例，但本案并不以此为限。例如，在其他的一些实施例中，计算电路系统140可根据数字信号VD直接执行前述式(1)以及式(2)的运算来产生侦测信号A以及侦测信号B。
于一些实施例中，可调式信号等化装置100还包含一低通滤波器(未绘示)。此低通滤波器耦接于比较电路系统150以及等化器电路系统120之间。于一些实施例中，低通滤波器可在控制信号VC累积至大于一参考值时才调整等化器电路系统120的转移函数。如此一来，可避免等化器电路系统120在操作中被过度调整。
于一些相关技术中，常利用侦测信号边缘的机制来判断等化器是否有出现过度等化或等化不足。在这些技术中，随着信号的形式越来越复杂(例如为PAM4、PAM8编码等等)或电路操作速度提高，在实现此机制的电路规格要求会越来高。如此，将造成等化器的电路机制的功率过高或电路面积过大等问题。
相较于上述技术，本案采用频域的概念来设计计算电路系统140，其中计算电路系统140的操作可由简单运算(加减法操作)以及数字电路实现。如此一来，计算电路系统140的电路规格可以降低。此外，透过数字信号处理的方式，比较电路系统150可通过计算绝对值的方式来计算能量。如此，可避免使用模拟的功率侦测器来计算能量。因此，计算电路系统140以及比较电路系统150受到制程、电压或温度变异的影响较低。
参照图2A，图2A为根据本案的一些实施例所绘示的图1中等化器电路系统120的电路示意图。于此例中，图1中的输入信号VIN为一组差动输入信号VIN+以及VIN-且图1中的输出信号VO为一组差动输出信号VO+以及VO-。
于此例中，等化器电路系统120包含多个晶体管M1～M4、可调电阻RS、可调电容CS以及多个负载电阻RL1～RL2。晶体管M1的第一端耦接至负载电阻RL1，晶体管M1的第二端耦接至晶体管M3的第一端，且晶体管M1的控制端用以接收输入信号VIN+。晶体管M2的第一端耦接至负载电阻RL2，晶体管M2的第二端耦接至晶体管M4的第一端，且晶体管M2的控制端用以接收输入信号VIN-。晶体管M3以及M4的第二端耦接至地，且晶体管M3以及M4的控制端用以接收偏压VBIAS。
可调电阻RS与可变电容CS并联耦接于晶体管M1的第二端以及晶体管M2的第二端之间。于一些实施例中，可调电阻RS与可变电容CS中至少一者设置以由图1的控制信号VC控制。例如，于一些实施例中，可变电容CS的容值设为固定，且可调电阻RS的阻值由控制信号VC调整。于一些实施例中，可调电阻RS的阻值设为固定，且可变电容CS的容值由控制信号VC调整。或者，于又一些实施例中，可调电阻RS的阻值与可变电容CS的容值同时由一或多个控制信号VC调整。
于一些实施例中，可调电阻RS可由切换式电阻阵列实现。于一些实施例中，可调电阻RS可由压控电阻实现，其中压控电阻可由晶体管实现。于一些实施例中，可变电容CS可由切换式电容阵列实现。于一些实施例中，可变电容CS可由压控电容实现，其中压控电容可由晶体管实现。上述各元件的实施方式仅为示例，其他各种可适用的实施方式皆为本案所涵盖的范围。
同时参照图2A与图2B，图2B为根据本案一些实施例绘示图2A中等化器电路系统120的转移函数的变化示意图。为易于理解，在图2B的例子中，可变电阻RS的阻值设置为基于控制信号VC调整，且可变电容CS的容值设为固定。等化器电路系统120的转移函数于低频的增益与可变电阻RS相关。例如，当可变电阻RS的阻值越大，等化器电路系统120的转移函数于低频的增益越小。或者，当可变电阻RS的阻值越小，等化器电路系统120的转移函数于低频的增益越大。
因此，当侦测信号A的能量大于侦测信号B的能量时，代表低频信号的能量大于高频信号的能量。于此条件下，比较电路系统150可输出对应的控制信号VC来调高可变电阻RS的阻值，借此使等化器电路系统120的转移函数于低频的增益变小。
或者，当侦测信号B的能量大于侦测信号A的能量时，代表高频信号的能量大于低频信号的能量。于此条件下，比较电路系统150可输出对应的控制信号VC来调低可变电阻RS的阻值，借此使等化器电路系统120的转移函数于低频的增益变大。
上述图2A的等化器电路系统120仅为示例，其他类型的等化器电路系统亦为本案所涵盖的范围。
参照图3，图3为根据本案一些实施例所绘示的一种调整方法300的流程图。为易于说明，一并参照图1与图3，以说明可调式信号等化装置100的相关操作。于一些实施例中，调整方法300包含操作S310、操作S320以及操作S330。
于操作S310，模拟至数字转换器130转换等化器电路系统120的输出至数字信号VD。例如，如图1所示，等化器电路系统120的输出信号VO经模拟至数字转换器130转换为数字信号VD。
于操作S320，计算电路系统140处理数字信号VD，以产生侦测信号A与侦测信号B。例如，计算电路系统140可根据图1的设置方式产生侦测信号A与侦测信号B。或者，计算电路系统140可直接根据前述式(1)与式(2)直接处理数字信号VD，以产生侦测信号A与侦测信号B。
于操作S330，比较电路系统150计算并比较侦测信号A与侦测信号B的能量，以输出控制信号VC调整等化器电路系统120的转移函数。
例如，如图1所示，比较电路系统150可通过分别对侦测信号A与侦测信号B取绝对值，以计算出侦测信号A的能量以及侦测信号B的能量。如先前所述，当侦测信号A的能量大于侦测信号B的能量时，可调高等化器电路系统120的转移函数在高频的增益，或是降低等化器电路系统120的转移函数在低频的增益。或者，当侦测信号B的能量大于侦测信号A的能量时，可调高等化器电路系统120的转移函数在低频的增益，或是降低等化器电路系统120的转移函数在高频的增益。
上述调整方法300多个步骤仅为示例，并非限定需依照此示例中的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下，在调整方法300下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本案所提供的可调式信号等化装置与其调整方法可通过简单的运算以及数字电路实现，以降低电路所需规格并同时降低制程、电压、与温度(PVT)变异对转移函数的影响。
虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟习此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。

Claims (16)

1.一种可调式信号等化装置，其特征在于，包含：
一等化器电路系统，具有一转移函数，该等化器电路系统用以基于该转移函数处理一输入信号以产生一输出信号；
一模拟至数字转换器，用以根据该输出信号产生一第一数字信号；
一计算电路系统，用以根据该第一数字信号进行累加以产生一第一累加值与一第二累加值，并根据该第一累加值以及该第二累加值产生一第一侦测信号与一第二侦测信号；以及
一比较电路系统，用以比较该第一侦测信号与该第二侦测信号，并在该第一侦测信号不同于该第二侦测信号时输出一控制信号至该等化器电路系统，以调整该转移函数。
2.根据权利要求1所述的可调式信号等化装置，其特征在于，该计算电路系统包含：
一第一累加电路，用以根据该第一数字信号进行累加以产生该第一累加值；
一延迟电路，用以延迟该第一数字信号以产生一第二数字信号；以及
一第二累加电路，用以根据该第二数字信号进行累加以产生该第二累加值。
3.根据权利要求2所述的可调式信号等化装置，其特征在于，该计算电路系统还包含：
一第一降频电路，用以降取样该第一数字信号，以产生一第三数字信号，其中该第一累加电路用以累加该第三数字信号以产生该第一累加值；以及
一第二降频电路，用以降取样该第二数字信号，以产生一第四数字信号，其中该第二累加电路用以累加该第四数字信号以产生该第二累加值。
4.根据权利要求2所述的可调式信号等化装置，其特征在于，该计算电路系统还包含：
一第一运算电路，用以相加该第一累加值以及该第二累加值，以产生该第一侦测信号；以及
一第二运算电路，用以相减该第一累加值以及该第二累加值，以产生该第二侦测信号。
5.根据权利要求4所述的可调式信号等化装置，其特征在于，该第一数字信号的快速傅立叶转换满足下式(1)：
Figure FDA0001430435330000021
其中k＝0,1,…,N-1，N为正数并为取样点数量，WN为N次单位根，其中该第一累加值相当于上式(1)中的多个奇数项次因子的和，且该第二累加值相当于上式(1)中的多个偶数项次因子的和。
6.根据权利要求5所述的可调式信号等化装置，其特征在于，该第一侦测信号在频域上满足下式：
Figure FDA0001430435330000022
7.根据权利要求5所述的可调式信号等化装置，其特征在于，该第二侦测信号在频域上满足下式：
Figure FDA0001430435330000023
8.根据权利要求1所述的可调式信号等化装置，其特征在于，该比较电路系统用以对该第一侦测信号取绝对值以决定该第一侦测信号的一第一能量，并对该第二侦测信号取绝对值以决定该第二侦测信号的一第二能量，以根据该第一能量与该第二能量的一比较结果输出该控制信号。
9.根据权利要求1所述的可调式信号等化装置，其特征在于，还包含：
一放大器，用以放大该输出信号，其中该模拟至数字转换器更用以根据放大后的该输出信号产生该第一数字信号。
10.一种调整方法，用以调整一等化器电路系统的一转移函数，其特征在于，该调整方法包含：
通过一模拟至数字转换器转换该等化器电路系统输出的一输出信号至一第一数字信号；
通过一计算电路系统根据该第一数字信号进行累加以产生一第一累加值与一第二累加值，并根据该第一累加值以及该第二累加值产生一第一侦测信号与一第二侦测信号；以及
通过一比较电路系统比较该第一侦测信号与该第二侦测信号，并在该第一侦测信号不同于该第二侦测信号时输出一控制信号至该等化器电路系统，以调整该转移函数。
11.根据权利要求10所述的调整方法，其特征在于，产生该第一侦测信号与该第二侦测信号包含：
通过该计算电路系统的一第一累加电路根据该第一数字信号进行累加以产生该第一累加值；
通过该计算电路系统的一延迟电路延迟该第一数字信号以产生一第二数字信号；以及
通过该计算电路系统的一第二累加电路根据该第二数字信号进行累加以产生该第二累加值。
12.根据权利要求11所述的调整方法，其特征在于，产生该第一侦测信号与该第二侦测信号还包含：
通过该计算电路系统的一第一降频电路降取样该第一数字信号，以产生一第三数字信号，其中该第一累加电路用以累加该第三数字信号以产生该第一累加值；以及
通过该计算电路系统的一第二降频电路降取样该第二数字信号，以产生一第四数字信号，其中该第二累加电路用以累加该第四数字信号以产生该第二累加值。
13.根据权利要求10所述的调整方法，其特征在于，产生该第一侦测信号与该第二侦测信号还包含：
通过该计算电路系统的一第一运算电路相加该第一累加值以及该第二累加值，以产生该第一侦测信号；以及
通过该计算电路系统的一第二运算电路相减该第一累加值以及该第二累加值，以产生该第二侦测信号。
14.根据权利要求13所述的调整方法，其特征在于，该第一数字信号的快速傅立叶转换满足下式(1)：
Figure FDA0001430435330000041
其中k＝0,1,…,N-1，N为正数并为取样点数量，WN为N次单位根，其中该第一累加值相当于上式(1)中的多个奇数项次因子的和，且该第二累加值相当于上式(1)中的多个偶数项次因子的和。
15.根据权利要求14所述的调整方法，其特征在于，该第一侦测信号在频域上满足下式：
Figure FDA0001430435330000042
16.根据权利要求14所述的调整方法，其特征在于，该第二侦测信号在频域上满足下式：
Figure FDA0001430435330000043
CN201710940356.7A 2017-10-11 2017-10-11 可调式信号等化装置与其调整方法 Active CN109660257B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710940356.7A CN109660257B (zh) 2017-10-11 2017-10-11 可调式信号等化装置与其调整方法
US15/859,731 US10075307B1 (en) 2017-10-11 2018-01-01 Adjustable signal equalization device and adjustment method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710940356.7A CN109660257B (zh) 2017-10-11 2017-10-11 可调式信号等化装置与其调整方法

Publications (2)

Publication Number Publication Date
CN109660257A CN109660257A (zh) 2019-04-19
CN109660257B true CN109660257B (zh) 2022-12-02

Family

ID=63406561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710940356.7A Active CN109660257B (zh) 2017-10-11 2017-10-11 可调式信号等化装置与其调整方法

Country Status (2)

Country Link
US (1) US10075307B1 (zh)
CN (1) CN109660257B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112134554A (zh) * 2019-06-06 2020-12-25 瑞昱半导体股份有限公司 等化电路
CN117539817B (zh) * 2024-01-09 2024-04-05 上海韬润半导体有限公司 一种串行信号传输调整电路、设备及调整方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542369A (en) * 1982-08-19 1985-09-17 Victor Company Of Japan, Ltd. Digital-to-analog converting device
US5257286A (en) * 1990-11-13 1993-10-26 Level One Communications, Inc. High frequency receive equalizer
JP2000068899A (ja) * 1998-08-26 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 適応等化方法および適応等化器
US8879615B1 (en) * 2013-03-14 2014-11-04 Pmc-Sierra Us, Inc. Equalization adaptation using timing detector

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916780B2 (en) * 2007-04-09 2011-03-29 Synerchip Co. Ltd Adaptive equalizer for use with clock and data recovery circuit of serial communication link
EP2378727A1 (en) * 2010-04-14 2011-10-19 Texas Instruments Limited Channel equalization using application specific digital signal processing in high-speed digital transmission systems
US9077571B2 (en) * 2011-09-09 2015-07-07 Nxp B.V. Adaptive equalizer and/or antenna tuning
US9432222B2 (en) * 2013-10-24 2016-08-30 Broadcom Corporation Broadband amplifier linearization using captured histogram data
US9768985B2 (en) * 2016-01-26 2017-09-19 Nxp B.V. Equalization from presence change transients

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542369A (en) * 1982-08-19 1985-09-17 Victor Company Of Japan, Ltd. Digital-to-analog converting device
US5257286A (en) * 1990-11-13 1993-10-26 Level One Communications, Inc. High frequency receive equalizer
JP2000068899A (ja) * 1998-08-26 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 適応等化方法および適応等化器
US8879615B1 (en) * 2013-03-14 2014-11-04 Pmc-Sierra Us, Inc. Equalization adaptation using timing detector

Also Published As

Publication number Publication date
CN109660257A (zh) 2019-04-19
US10075307B1 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
US9654310B1 (en) Analog delay cell and tapped delay line comprising the analog delay cell
WO2018005137A1 (en) A circuit for and method of receiving an input signal
US20130147520A1 (en) Comparator with improved time constant
US8649419B2 (en) Method and apparatus for input signal offset compensation
US8391417B2 (en) Receiver circuitry and related calibration methods
US10608847B2 (en) Multi-stage sampler with increased gain
US11374601B2 (en) Interleaving ADC error correction methods for Ethernet PHY
US7068195B1 (en) Accurate sampling technique for ADC
CN111131101B (zh) 一种反馈均衡电路
CN109660257B (zh) 可调式信号等化装置与其调整方法
Gerfers et al. A 0.2–2 Gb/s 6x OSR receiver using a digitally self-adaptive equalizer
US9698808B1 (en) Phase measurement and correction circuitry
US10554449B1 (en) Baseline wander compensation in SerDes transceivers
TWI650950B (zh) 可調式訊號等化裝置與其調整方法
KR20200021300A (ko) 수신장치 및 그 동작 방법
US10135548B2 (en) System, apparatus, and method for at least mitigating a signal reflection
WO2014120457A1 (en) Tuning circuitry and method for active filters
US7206341B2 (en) System and method for providing equalization in a multiphase communications receiver
WO2011114397A1 (ja) 受信機
TWI663840B (zh) 自適應接收等化器調節電路及利用其之通信裝置
US9083377B2 (en) Analog-to-digital converter
WO2021104382A1 (zh) 基线漂移消除装置及接收机
Yu et al. A mixed sample-time error calibration technique in time-interleaved ADCs
CN112491429B (zh) 通讯接收装置与时脉数据回复方法
US11277144B1 (en) Analog-based DC offset compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant