TWI650950B - 可調式訊號等化裝置與其調整方法 - Google Patents

Abstract

可調式訊號等化裝置包含等化器電路系統、類比至數位轉換器、計算電路系統以及比較電路系統。等化器電路系統具有轉移函數，並用以基於轉移函數處理輸入訊號以產生輸出訊號。類比至數位轉換器根據輸出訊號產生數位訊號。計算電路系統根據第一數位訊號進行累加以產生第一累加值與第二累加值，並根據第一累加值以及第二累加值產生第一偵測訊號與第二偵測訊號。比較電路系統比較第一偵測訊號與第二偵測訊號，並在第一偵測訊號不同於第二偵測訊號時輸出控制訊號至等化器電路系統，以調整轉移函數。

Description

可調式訊號等化裝置與其調整方法

本案是有關於一種等化器，且特別是有關於一種可調式訊號等化裝置及其適應性調整方法。

等化器常用於資料傳輸的介面中，以補償通道衰減以及降低符號間干擾(Inter-symbol interference,ISI)。於一些技術中，等化器可由類比電路實現的偵測機制來調整其轉移函數。然而，於此些技術中，偵測機制容易受到製程、電壓或溫度的變異的影響使得等化器的轉移函數出現誤差。

或者，在另一些技術中，等化器可由偵測訊號邊緣的偵測機制來調整其轉移函數。然而，於此些技術中，隨著電路操作速度越快或訊號的形式越來越複雜，此偵測機制所需的電路越高而較難以實現。

為了解決上述問題，本案的一態樣係於提供一種可調式訊號等化裝置，其包含等化器電路系統、類比至數位轉 換器、計算電路系統以及比較電路系統。等化器電路系統具有一轉移函數，並用以基於轉移函數處理輸入訊號以產生輸出訊號。類比至數位轉換器用以根據該輸出訊號產生第一數位訊號。計算電路系統用以根據該第一數位訊號進行累加以產生第一累加值與第二累加值，並根據該第一累加值以及該第二累加值產生第一偵測訊號與第二偵測訊號。比較電路系統用以比較該第一偵測訊號與該第二偵測訊號，並在該第一偵測訊號不同於該第二偵測訊號時輸出一控制訊號至該等化器電路系統，以調整該轉移函數。

於一些實施例中，該計算電路系統包含第一累加電路、延遲電路以及第二累加電路。第一累加電路用以根據該第一數位訊號進行累加以產生該第一累加值。延遲電路用以延遲該第一數位訊號以產生一第二數位訊號。第二累加電路用以根據該第二數位訊號進行累加以產生該第二累加值。

於一些實施例中，該計算電路系統更包含第一降頻電路以及第二降頻電路。第一降頻電路用以降取樣該第一數位訊號，以產生一第三數位訊號，其中該第一累加電路用以累加該第三數位訊號以產生該第一累加值。第二降頻電路用以降取樣該第二數位訊號，以產生一第四數位訊號，其中該第二累加電路用以累加該第四數位訊號以產生該第二累加值。

於一些實施例中，該計算電路系統更包含第一運算電路以及第二運算電路。第一運算電路用以相加該第一累加值以及該第二累加值，以產生該第一偵測訊號。第二運算電路用以相減該第一累加值以及該第二累加值，以產生該第二偵測 訊號。

於一些實施例中，其中第一數位訊號之快速傅立葉轉換滿足下式(1)：

其中k=0,1,…,N-1，N為正數並為取樣點數量，W_N為N次單位根，其中該第一累加值相當於上式(1)中的多個奇數項次因子的和，且該第二累加值相當於上式(1)中的多個偶數項次因子的和。

於一些實施例中，第一偵測訊號在頻域上滿足下式：

於一些實施例中，第二偵測訊號在頻域上滿足下式：

於一些實施例中，該比較電路系統用以對該第一偵測訊號取絕對值以決定該第一偵測訊號的一第一能量，並對該第二偵測訊號取絕對值以決定該第二偵測訊號的一第二能量，以根據該第一能量與該第二能量之一比較結果輸出該控制訊號。

於一些實施例中，可調式訊號等化裝置更包含放大器。放大器用以放大該輸出訊號，其中該類比至數位轉換器更用以根據放大後的該輸出訊號產生該第一數位訊號。

本案的一態樣係於提供一種調整方法，其用以調 整等化器電路系統的轉移函數，該調整方法包含下列操作：藉由一類比至數位轉換器轉換該等化器電路系統輸出的一輸出訊號至一第一數位訊號；藉由一計算電路系統根據該第一數位訊號進行累加以產生一第一累加值與一第二累加值，並根據該第一累加值以及該第二累加值產生一第一偵測訊號與一第二偵測訊號；以及藉由一比較電路系統比較該第一偵測訊號與該第二偵測訊號，並在該第一偵測訊號不同於該第二偵測訊號時輸出一控制訊號至該等化器電路系統，以調整該轉移函數。

於一些實施例中，產生該第一偵測訊號與該第二偵測訊號包含：藉由該計算電路系統的一第一累加電路根據該第一數位訊號進行累加以產生該第一累加值；藉由該計算電路系統的一延遲電路延遲該第一數位訊號以產生一第二數位訊號；以及藉由該計算電路系統的一第二累加電路根據該第二數位訊號進行累加以產生該第二累加值。

於一些實施例中，產生該第一偵測訊號與該第二偵測訊號更包含：藉由該計算電路系統的一第一降頻電路降取樣該第一數位訊號，以產生一第三數位訊號，其中該第一累加電路用以累加該第三數位訊號以產生該第一累加值；以及藉由該計算電路系統的一第二降頻電路降取樣該第二數位訊號，以產生一第四數位訊號，其中該第二累加電路用以累加該第四數位訊號以產生該第二累加值。

於一些實施例中，產生該第一偵測訊號與該第二偵測訊號更包含：藉由該計算電路系統的一第一運算電路相加該第一累加值以及該第二累加值，以產生該第一偵測訊號；以 及藉由該計算電路系統的一第二運算電路相減該第一累加值以及該第二累加值，以產生該第二偵測訊號。

於一些實施例中，其中第一數位訊號之快速傅立葉轉換滿足下式(1)：

其中k=0,1,…,N-1，N為正數並為取樣點數量，W_N為N次單位根，其中該第一累加值相當於上式(1)中的多個奇數項次因子的和，且該第二累加值相當於上式(1)中的多個偶數項次因子的和。

於一些實施例中，第一偵測訊號在頻域上滿足下式：

於一些實施例中，第二偵測訊號在頻域上滿足下式：

綜上所述，本案所提供的可調式訊號等化裝置與其調整方法可藉由簡單的運算以及數位電路實現，以降低電路所需規格並同時降低變異的影響。

100‧‧‧可調式訊號等化裝置

120‧‧‧等化器電路系統

130‧‧‧類比至數位轉換器

140‧‧‧計算電路系統

150‧‧‧比較電路系統

VIN‧‧‧輸入訊號

VC‧‧‧控制訊號

VO、VO1‧‧‧輸出訊號

VD‧‧‧數位訊號

VD1~VD3‧‧‧數位訊號

125‧‧‧放大器

A、B‧‧‧偵測訊號

141、142‧‧‧降頻電路

143、144‧‧‧累加電路

145、146‧‧‧運算電路

147‧‧‧延遲電路

A1、B1‧‧‧累加值

VIN+、VIN-‧‧‧差動輸入訊號

VO+、VO-‧‧‧差動輸出訊號

M1~M4‧‧‧電晶體

RS‧‧‧可調電阻

CS‧‧‧可調電容

RL1、RL2‧‧‧負載電阻

VBIAS‧‧‧偏壓

300‧‧‧調整方法

S310~S330‧‧‧操作

本案之圖式說明如下：第1圖為根據本案一些實施例所繪示的一種可調式訊號等化裝置的示意圖； 第2A圖為根據本案之一些實施例所繪示的第1圖中等化器電路系統的電路示意圖；第2B圖為根據本案一些實施例繪示第2A圖中等化器電路系統的轉移函數的變化示意圖；以及第3圖為根據本案一些實施例所繪示的一種調整方法的流程圖。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

於本文中，用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。

參照第1圖，第1圖為根據本案一些實施例所繪示的一種可調式訊號等化裝置100的示意圖。於一些實施例中，可調式訊號等化裝置100可應用於序列器/解序列器(SerDes)的系統中，但本案並不以此為限。

於一些實施例中，可調式訊號等化裝置100包含等化器電路系統120、類比至數位轉換器130、計算電路系統140以及比較電路系統150。等化器電路系統120用以根據控制訊號VC調整其內部的轉移函數，並基於此轉移函數處理輸入訊號VIN以產生一輸出訊號VO。輸入訊號VIN可為發射器電 路(未繪示)自一通道(未繪示)傳輸而來的資料或訊號。一般而言，通道的頻率響應為低通函數。換言之，輸入訊號VIN的高頻成分會因為通道衰減。於一些實施例中，為了補償此衰減，等化器電路系統120的轉移函數設置為高通函數(如後第2B圖所示)。於一些實施例中，本文所提及的轉移函數實質上為等化器電路系統120的輸入與輸出之間的頻率響應。

類比至數位轉換器130耦接至等化器電路系統120，以根據輸出訊號VO產生數位訊號VD。於一些實施例中，如第1圖所示，可調式訊號等化裝置100更包含放大器125。放大器125用以放大輸出訊號VO以產生輸出訊號VO1，且類比至數位轉換器130用以轉換輸出訊號VO1至數位訊號VD。於一些實施例中，放大器125可由可變增益放大器實現，其中放大器125的增益可依據類比至數位轉換器130的規格(例如輸入電壓範圍)進行調整。

計算電路系統140耦接至類比至數位轉換器130以接收數位訊號VD。計算電路系統140用以基於數位訊號VD進行累加，以產生偵測訊號A以及偵測訊號B。

於一些實施例中，計算電路系統140包含多個降頻電路141~142、多個累加電路143~144、多個運算電路145~146以及延遲電路147。

降頻電路141用以對數位訊號VD進行降取樣(down sampling)，以產生數位訊號VD1。例如，降頻電路141用以將數位訊號VD的取樣率(sample rate)降低兩倍以產生數位訊號VD1。累加電路143耦接至降頻電路141以接收數位訊 號VD1。累加電路143對數位訊號VD1進行累加，以產生累加值A1。

延遲電路147耦接至類比至數位轉換器130以接收數位訊號VD。延遲電路147用以延遲數位訊號VD一預定時間，以產生數位訊號VD2。於一些實施例中，延遲電路147可由積分器或一或多個串聯耦接的反相器實現，但本案並不以此為限。降頻電路142用以對數位訊號VD2進行降取樣，以產生數位訊號VD3。例如，降頻電路142用以將數位訊號VD2的取樣率降低兩倍以產生數位訊號VD3。累加電路144耦接至降頻電路142以接收數位訊號VD3。累加電路144對數位訊號VD3進行累加，以產生累加值B1。於一些實施例中，累加電路143以及累加電路144可由暫存器與/或加法器等邏輯電路實現，但本案並不以此為限。

運算電路145用以相加累加值A1以及累加值B1，以產生偵測訊號A。運算電路146用以相減累加值A1以及累加值B1，以產生偵測訊號B。於一些實施例中，運算電路145以及運算電路146可由加法器實現。

以下將以頻域的觀念解釋上述實施例中計算電路系統140的設計概念。若對數位訊號VD採用快速傅立葉轉換可推導出下式，其中N為正數並為取樣點數量，k代表第k個取樣點(亦即對應至具第k個頻率的正弦波)，W_N為N次單位根：

在上式中，當k=0時，可得出下式(1)：

根據式(1)可得知，在頻域中，若將每一筆數位訊號VD累加後，可等效得到數位訊號VD於直流(DC)頻率上的訊號成分。

或者，當k=N/2時，X(k)可表示為：

在頻域上，若將連續兩筆數位訊號VD之間的差值累加後，可等效得到上式(2)。相較於上式(1)，式(2)顯示出數位訊號VD於高頻率上的訊號成分。

在上式(1)以及式(2)中，可分為偶數項次的因子(亦即x(0),x(2),…等等)以及奇數項次的因子(亦即x(1),x(3),…等等)。於一些實施例中，透過降頻電路141以及累加電路143處理輸入訊號VD後所得到的累加值A1即相當於偶數項次因子的和。換言之，以頻域而言，累加值A1相當於x(0)+x(2)+x(4)+…。

同樣地，於一些實施例中，透過延遲電路147、降頻電路142以及累加電路144處理輸入訊號VD後所得到的累加值B1即相當於奇數項次因子的和。換言之，以頻域而言，累加值B1相當於x(1)+x(3)+x(5)+…。

據此，在頻域上，藉由相加累計值A1與累計值B1所得到的偵測訊號A相當於前述式(1)，且藉由相減累計值 A1與累計值B1所得到的偵測訊號B相當於前述式(2)。偵測訊號A關聯於數位訊號VD的低頻成分(即DC頻率)，且偵測訊號B關聯於數位訊號VD的高頻成分。如此一來，藉由比較偵測訊號A與偵測訊號B的能量，可得知等化器電路系統120是否有過度等化(over equalization)或等化不足(under equalization)等情形。

繼續參照第1圖，比較電路系統150耦接至計算電路系統140以接收偵測訊號A以及偵測訊號B。比較電路系統150用於計算偵測訊號A的能量以及偵測訊號B的能量，並進一步比較上述兩者的能量以輸出控制訊號VC以調整等化器電路系統120的轉移函數。於一些實施例中，比較電路系統150可對偵測訊號A取絕對值以決定偵測訊號A的能量，並藉由對偵測訊號B取絕對值以決定偵測訊號B的能量，但本案並不依此為限。於一些實施例中，比較電路系統150可由運算電路與比較器實現，以完成上述操作。或者，於一些實施例中，比較電路系統150可由數位處理電路實現，以完成上述操作。上述關於比較電路系統150的實施方式僅為示例，本案並不以此為限。

舉例而言，當偵測訊號A的能量大於偵測訊號B的能量時，代表低頻訊號的能量大於高頻訊號的能量。於此條件下，可調高等化器電路系統120的轉移函數在高頻的增益，或是降低等化器電路系統120的轉移函數在低頻的增益，以調整等化器電路系統120的等化強度。或者，當偵測訊號B的能量大於偵測訊號A的能量時，代表高頻訊號的能量大於低頻訊號的能量。於此條件下，可調高等化器電路系統120的轉移函 數在低頻的增益，或是降低等化器電路系統120的轉移函數在高頻的增益，以調整等化器電路系統120的等化強度。

在一些實施例中，計算電路系統140以及比較電路系統150可由微控制器、數位訊號處理電路或特殊應用積體電路(ASIC)實現。上述關於計算電路系統140的設置方式僅為示例，但本案並不以此為限。例如，在其他的一些實施例中，計算電路系統140可根據數位訊號VD直接執行前述式(1)以及式(2)的運算來產生偵測訊號A以及偵測訊號B。

於一些實施例中，可調式訊號等化裝置100更包含一低通濾波器(未繪示)。此低通濾波器耦接於比較電路系統150以及等化器電路系統120之間。於一些實施例中，低通濾波器可在控制訊號VC累積至大於一參考值時才調整等化器電路系統120的轉移函數。如此一來，可避免等化器電路系統120在操作中被過度調整。

於一些相關技術中，常利用偵測訊號邊緣的機制來判斷等化器是否有出現過度等化或等化不足。在這些技術中，隨著訊號的形式越來越複雜(例如為PAM4、PAM8編碼等等)或電路操作速度提高，在實現此機制的電路規格要求會越來高。如此，將造成等化器的電路機制的功率過高或電路面積過大等問題。

相較於上述技術，本案採用頻域的概念來設計計算電路系統140，其中計算電路系統140的操作可由簡單運算(加減法操作)以及數位電路實現。如此一來，計算電路系統140的電路規格可以降低。此外，透過數位訊號處理的方式，比較 電路系統150可藉由計算絕對值的方式來計算能量。如此，可避免使用類比的功率偵測器來計算能量。因此，計算電路系統140以及比較電路系統150受到製程、電壓或溫度變異的影響較低。

參照第2A圖，第2A圖為根據本案之一些實施例所繪示的第1圖中等化器電路系統120的電路示意圖。於此例中，第1圖中的輸入訊號VIN為一組差動輸入訊號VIN+以及VIN-且第1圖中的輸出訊號VO為一組差動輸出訊號VO+以及VO-。

於此例中，等化器電路系統120包含多個電晶體M1~M4、可調電阻RS、可調電容CS以及多個負載電阻RL1~RL2。電晶體M1的第一端耦接至負載電阻RL1，電晶體M1的第二端耦接至電晶體M3的第一端，且電晶體M1的控制端用以接收輸入訊號VIN+。電晶體M2的第一端耦接至負載電阻RL2，電晶體M2的第二端耦接至電晶體M4的第一端，且電晶體M2的控制端用以接收輸入訊號VIN-。電晶體M3以及M4的第二端耦接至地，且電晶體M3以及M4的控制端用以接收偏壓VBIAS。

可調電阻RS與可變電容CS並聯耦接於電晶體M1的第二端以及電晶體M2的第二端之間。於一些實施例中，可調電阻RS與可變電容CS中至少一者設置以由第1圖的控制訊號VC控制。例如，於一些實施例中，可變電容CS的容值設為固定，且可調電阻RS的阻值由控制訊號VC調整。於一些實施例中，可調電阻RS的阻值設為固定，且可變電容CS的容值 由控制訊號VC調整。或者，於又一些實施例中，可調電阻RS的阻值與可變電容CS的容值同時由一或多個控制訊號VC調整。

於一些實施例中，可調電阻RS可由切換式電阻陣列實現。於一些實施例中，可調電阻RS可由壓控電阻實現，其中壓控電阻可由電晶體實現。於一些實施例中，可變電容CS可由切換式電容陣列實現。於一些實施例中，可變電容CS可由壓控電容實現，其中壓控電容可由電晶體實現。上述各元件的實施方式僅為示例，其他各種可適用的實施方式皆為本案所涵蓋的範圍。

同時參照第2A圖與第2B圖，第2B圖為根據本案一些實施例繪示第2A圖中等化器電路系統120的轉移函數的變化示意圖。為易於理解，在第2B圖的例子中，可變電阻RS的阻值設置為基於控制訊號VC調整，且可變電容CS的容值設為固定。等化器電路系統120的轉移函數於低頻的增益與可變電阻RS相關。例如，當可變電阻RS的阻值越大，等化器電路系統120的轉移函數於低頻的增益越小。或者，當可變電阻RS的阻值越小，等化器電路系統120的轉移函數於低頻的增益越大。

因此，當偵測訊號A的能量大於偵測訊號B的能量時，代表低頻訊號的能量大於高頻訊號的能量。於此條件下，比較電路系統150可輸出對應的控制訊號VC來調高可變電阻RS的阻值，藉此使等化器電路系統120的轉移函數於低頻的增益變小。

或者，當偵測訊號B的能量大於偵測訊號A的能量時，代表高頻訊號的能量大於低頻訊號的能量。於此條件下，比較電路系統150可輸出對應的控制訊號VC來調低可變電阻RS的阻值，藉此使等化器電路系統120的轉移函數於低頻的增益變大。

上述第2A圖的等化器電路系統120僅為示例，其他類型的等化器電路系統亦為本案所涵蓋的範圍。

參照第3圖，第3圖為根據本案一些實施例所繪示的一種調整方法300的流程圖。為易於說明，一併參照第1圖與第3圖，以說明可調式訊號等化裝置100的相關操作。於一些實施例中，調整方法300包含操作S310、操作S320以及操作S330。

於操作S310，類比至數位轉換器130轉換等化器電路系統120之輸出至數位訊號VD。例如，如第1圖所示，等化器電路系統120的輸出訊號VO經類比至數位轉換器130轉換為數位訊號VD。

於操作S320，計算電路系統140處理數位訊號VD，以產生偵測訊號A與偵測訊號B。例如，計算電路系統140可根據第1圖的設置方式產生偵測訊號A與偵測訊號B。或者，計算電路系統140可直接根據前述式(1)與式(2)直接處理數位訊號VD，以產生偵測訊號A與偵測訊號B。

於操作S330，比較電路系統150計算並比較偵測訊號A與偵測訊號B之能量，以輸出控制訊號VC調整等化器電路系統120的轉移函數。

例如，如第1圖所示，比較電路系統150可藉由分別對偵測訊號A與偵測訊號B取絕對值，以計算出偵測訊號A的能量以及偵測訊號B的能量。如先前所述，當偵測訊號A的能量大於偵測訊號B的能量時，可調高等化器電路系統120的轉移函數在高頻的增益，或是降低等化器電路系統120的轉移函數在低頻的增益。或者，當偵測訊號B的能量大於偵測訊號A的能量時，可調高等化器電路系統120的轉移函數在低頻的增益，或是降低等化器電路系統120的轉移函數在高頻的增益。

上述調整方法300多個步驟僅為示例，並非限定需依照此示例中的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在調整方法300下的各種操作當可適當地增加、替換、省略或以不同順序執行。

綜上所述，本案所提供的可調式訊號等化裝置與其調整方法可藉由簡單的運算以及數位電路實現，以降低電路所需規格並同時降低製程、電壓、與溫度(PVT)變異對轉移函數的影響。

雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (16)

1. 一種可調式訊號等化裝置，包含：一等化器電路系統(circuitry)，具有一轉移函數，該等化器電路系統用以基於該轉移函數處理一輸入訊號以產生一輸出訊號；一類比至數位轉換器，用以根據該輸出訊號產生一第一數位訊號；一計算電路系統，用以根據該第一數位訊號進行累加以產生一第一累加值與一第二累加值，並根據該第一累加值以及該第二累加值產生一第一偵測訊號與一第二偵測訊號；以及一比較電路系統，用以比較該第一偵測訊號與該第二偵測訊號，並在該第一偵測訊號不同於該第二偵測訊號時輸出一控制訊號至該等化器電路系統，以調整該轉移函數。
2. 如請求項1所述的可調式訊號等化裝置，其中該計算電路系統包含：一第一累加電路，用以根據該第一數位訊號進行累加以產生該第一累加值；一延遲電路，用以延遲該第一數位訊號以產生一第二數位訊號；以及一第二累加電路，用以根據該第二數位訊號進行累加以產生該第二累加值。
3. 如請求項2所述的可調式訊號等化裝置，其中該計算電路系統更包含：一第一降頻電路，用以降取樣該第一數位訊號，以產生一第三數位訊號，其中該第一累加電路用以累加該第三數位訊號以產生該第一累加值；以及一第二降頻電路，用以降取樣該第二數位訊號，以產生一第四數位訊號，其中該第二累加電路用以累加該第四數位訊號以產生該第二累加值。
4. 如請求項2所述的可調式訊號等化裝置，其中該計算電路系統更包含：一第一運算電路，用以相加該第一累加值以及該第二累加值，以產生該第一偵測訊號；以及一第二運算電路，用以相減該第一累加值以及該第二累加值，以產生該第二偵測訊號。
5. 如請求項4所述的可調式訊號等化裝置，其中該第一數位訊號之快速傅立葉轉換滿足下式(1)： 其中k=0,1,…,N-1，N為正數並為取樣點數量，W_N為N次單位根，其中該第一累加值相當於上式(1)中的多個奇數項次因子的和，且該第二累加值相當於上式(1)中的多個偶數項次因子的和。
6. 如請求項5所述的可調式訊號等化裝置，其中該第一偵測訊號在頻域上滿足下式：
7. 如請求項5所述的可調式訊號等化裝置，其中該第二偵測訊號在頻域上滿足下式：
8. 如請求項1所述的可調式訊號等化裝置，其中該比較電路系統用以對該第一偵測訊號取絕對值以決定該第一偵測訊號的一第一能量，並對該第二偵測訊號取絕對值以決定該第二偵測訊號的一第二能量，以根據該第一能量與該第二能量之一比較結果輸出該控制訊號。
9. 如請求項1所述的可調式訊號等化裝置，更包含：一放大器，用以放大該輸出訊號，其中該類比至數位轉換器更用以根據放大後的該輸出訊號產生該第一數位訊號。
10. 一種調整方法，用以調整一等化器電路系統的一轉移函數，該調整方法包含：藉由一類比至數位轉換器轉換該等化器電路系統輸出的 一輸出訊號至一第一數位訊號；藉由一計算電路系統根據該第一數位訊號進行累加以產生一第一累加值與一第二累加值，並根據該第一累加值以及該第二累加值產生一第一偵測訊號與一第二偵測訊號；以及藉由一比較電路系統比較該第一偵測訊號與該第二偵測訊號，並在該第一偵測訊號不同於該第二偵測訊號時輸出一控制訊號至該等化器電路系統，以調整該轉移函數。
11. 如請求項10所述的調整方法，其中產生該第一偵測訊號與該第二偵測訊號包含：藉由該計算電路系統的一第一累加電路根據該第一數位訊號進行累加以產生該第一累加值；藉由該計算電路系統的一延遲電路延遲該第一數位訊號以產生一第二數位訊號；以及藉由該計算電路系統的一第二累加電路根據該第二數位訊號進行累加以產生該第二累加值。
12. 如請求項11所述的調整方法，其中產生該第一偵測訊號與該第二偵測訊號更包含：藉由該計算電路系統的一第一降頻電路降取樣該第一數位訊號，以產生一第三數位訊號，其中該第一累加電路用以累加該第三數位訊號以產生該第一累加值；以及藉由該計算電路系統的一第二降頻電路降取樣該第二數位訊號，以產生一第四數位訊號，其中該第二累加電路用以累加該第四數位訊號以產生該第二累加值。
13. 如請求項10所述的調整方法，其中產生該第一偵測訊號與該第二偵測訊號更包含：藉由該計算電路系統的一第一運算電路相加該第一累加值以及該第二累加值，以產生該第一偵測訊號；以及藉由該計算電路系統的一第二運算電路相減該第一累加值以及該第二累加值，以產生該第二偵測訊號。
14. 如請求項13所述的調整方法，其中該第一數位訊號之快速傅立葉轉換滿足下式(1)： 其中k=0,1,…,N-1，N為正數並為取樣點數量，W_N為N次單位根，其中該第一累加值相當於上式(1)中的多個奇數項次因子的和，且該第二累加值相當於上式(1)中的多個偶數項次因子的和。
15. 如請求項14所述的調整方法，其中該第一偵測訊號在頻域上滿足下式：
16. 如請求項14所述的調整方法，其中該第二偵測訊號在頻域上滿足下式：