-
Beschreibung
-
Die Erfindung betrifft ein Verfahren gemäß den Merkmalen des Oberbegriffes
von Anspruch 1 und Schaltungsanordnungen zur Durchführung des Verfahrens.
-
Bei der automatischen Bildverarbeitung müssen die, von einem optischen
Sensor gelieferten Bilddaten digitalisiert und wortweise in einem Datenspeicher
abgelegt werden, damit ein Auswerterechner wahlfreien Zugriff auf diese Daten hat.
Es handelt sich hier um flächenhafte (zweidimensionale) Bilder, deren Bilddaten
beispielsweise durch Punkt-, Zeilen- oder Flächensensoren gewonnen werden können.
Kein Unterschied besteht in der Behandlung von Binär- und Grauwerthildern, da Binärbilder
als Grenzfall der Grauwertbilder mit einer Bildpunktauflösung von 1 bit betrachtet
werden.
-
Aus Fig. 1 ist die Struktur eines zweidimensionalen Digitalbildes
ersichtlich. Dieses Digitalbild ist in Zeilen 1 bis m und Spalten 1 bis n organisiert,
wobei horizontal benachbarte Bildpunkte in Bildzeilen und vertikal benachbarte Bildpunkte
in Bildspalten zusammengefaßt werden. Die Zählweise der Zeilen und Spalten beginnt
in der linken oberen Ecke, so daß ein Bildpunkt durch die Angabe je einer Zeilen-
und einer Spaltennummer identifiziert ist.
-
In bekannter Weise wird ein Digitalbild in einem linear organisierten
Datenspeicher abgelegt. Die Struktur eines linearen Datenspeichers ist aus Fig.
2 ersichtlich.
-
Der linear organisierte Datenspeicher besteht aus einer Anzahl physikalischer
Datenbit-Speicherzellen, wobei jeweils z Datenbit zu einem Datenwort zusammengefaßt
und jedem Datenwort eine Adresse von x bis y zugeordnet wird. Jeder im Bildspeicher
abzulegende
Bildpunkt besteht aus p bit (p = 1, 2, 3... z),das heißt,
daß jedes Datenwort s Bildpunkte beinhaltet. Die Anzahl zahl der Bildpunkte pro
Datenwort beträgt dann 5 = Es ist üblich, die Datenworte aufeinanderfolgend in Datenspeicher
abzulegen, das heißt, daß das erste Datenwort die Bildpunkte 1, 1 bis 1, s enthält.
Danach folgen die restlichen Bildpunkte der ersten Bildzeile sowie die übrigen Bildzeilen
bis zum letzten Datenwort mit den Bildpunkten (nt, n - 5 + 1) bis (m, n). Diese
Zuordnung zwischen den Bildpunkten im Digitalbild und im linear organisierten Speicher
ist für einige ausgewählte Bildpunkte in Fig. 3 dargestellt.
-
Bei der automatischen Bildverarbeitung ist notwendig, das gesamte
Digitalbild sowohl innerhalb der Bildzeilen als auch innerhalb der Bildspalten adressieren
zu können. Die sequentielle Ablage der Bildpunkte einer Bildzeile in einem linear
organisierten Datenspeicher deckt sich hierbei mit den inkremental/dekremental arbeitenden
Adressierungsarten marktüblicher Rechner.
-
Der wortweise Speicherzugriff ermöglicht das gleichzeitige Lesen von
s horizontal benachbarten Bildpunkten, wobei durch eine Erhöhung der Speicheradressen
um den Wert 1 auf die nächsten s Bildpunkte zugegriffen werden kann. Beim Zugriff
auf vertikal benachbarte Bildpunkte enthält jedes Speicherwort (s - 1) Bildpunkte,
die nicht zu der gewünschten Spalte gehören.
-
Die Adressen benachbarter vertikaler Bildpunkte folgen außerdem nicht
direkt aufeinander, sondern liegen um s (gleich Anzahl der Datenworte pro Bildzeile)
Adressen auseinander. Somit ist statt schneller Adreßinkrementierung oder -dekrementierung
das zeitintensive Aufaddieren eines Adreßoffsets notwendig.
-
Ein im Oberbegriff des Anspruchs 1 genannter Bildspeicher ist in
der DE-PS 23 24 731 beschrieben. Es handelt sich um einen Festkörperspeicher mit
Mehrfachzugriff unter Verwendung von Speichermodulen mit codierten Adressenleitungen,
von denen jeder Speichermodul Datenspeicherbit und diesen zugeordnete Adressenleitungen
besitzt, wodurch der Zugriff zu jedem Datenspeicherbit erzielt werden kann. Es sind
2n-Speichermodule mit codierten Adressenleitungen vorhanden, wobei jeder Speichermodul
2n-Datenspeicherbit beinhaltet und n Adressenleitungen aufweist und wobei die Speichermodule
mit M Binärvektoren aus n Elementen und die Adressenleitungen durch ganze Zahlen
fortlaufend indiziert sind. Vorgesehen ist ein erster Satz von n Feldauswahlleitungen,
die mit den gleichen ganzen Zahlen fortlaufend indiziert sind wie die Adressenleitungen,
wobei die k-te Feldauswahlleitung des ersten Satzes mit der k-ten Adressenleitung
aller Speichermodule verbunden ist, deren k-tes Element des Binärvektors M gleich
Null ist und k eine ganze Zahl zwischen 0 und einschließlich n - ist. Weiterhin
weist der Festkörperspeicher einen zweiten Satz von n Feldauswahlleitungen auf,
die mit den gleichen ganzen Zahlen fortlaufend indiziert sind wie die Adressenleitungen,
wobei die k-te Feldauswahlleitung des zweiten Satzes mit der k-ten Adressenleitung
aller Speichermodule verbunden ist, deren k-tes Element des Binärvektors M gleich
Eins ist und k eine ganze Zahl zwischen 0 und einschließlich n - ist. Der Festkörperspeicher
mit Mehrfach-Zugriff kann entweder wort-orientiert oder bit-orientiert arbeiten.
Mit ihm ist es in einem Arbeitsschritt möglich, gleichzeitig alle Bits eines Wortes
oder alle gleichstelligen Bits aller Wörter oder wenige Bits einiger Wörter oder
einige Bits weniger Wörter entweder auszulesen
oder einzuschreiben. Es kann ein Prozessor
aufgebaut werden, der nicht nur übliche Ein-Wort-pro Zeit-Operationen, sondern auch
Operationen der assoziativen Mehr-Wort- Ein- Bit-pro-Zeit-Prozessoren durchführt.
-
Nachteiligerweise befinden sich die abgespeicherten Datenbits eines
Datenworts im Festkörperspeicher nicht in derjenigen Reihenfolge, in der sie eingeschrieben
worden sind. Es muß demzufolge eine Vertauschung einzelner Datenbits erfolgen.
-
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der
eingangs genannten Art und Schaltungsanordnungen zur Durchführung des Verfahrens
vorzuschlagen, durch das bzw. die unter einer einzigen Adresse sowohl horizontal
benachbarte Bildpunkte als auch vertikal benachbarte Bildpunkte unter wesentlicher
Verminderung der Erstellungszeit von künstlich zu erzeugenden Bildern bzw. der Auswertezeit
eines Digitalbildes vereint werden können.
-
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Verfahrensschritte
des Anspruchs 1 gelöst.
-
Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen
2 bis 5 beschrieben.
-
Schaltungsanordnungen zur Durchführung des Verfahrens sind in den
Unteransprüchen 6 und 9 beansprucht, deren Ausgestaltungen aus den Unteransprüchen
7 und 8 bzw. 10 und 11 ersichtlich sind.
-
Durch die Erfindung, bei der einzelne Bildpunkte innerhalb eines
Gesamtbildes zueinander in Beziehung gebracht werden, wird vorteilhafterweise erreicht,
daß für das Herstellen des Bezuges zwischen vertikal benachbarten Bildpunkten keine
Nachbearbeitung erforderlich ist. Alle horizontal orientierten Speicherauswertungen
können in gleicher Weise mit gleichem Aufwand auch für vertikal orientierte Auswertungen
verwendet werden. Die Erfindung läßt sich mit Vorteil bei Geräten und Anlagen anwenden,
die durch einen optischen Flächensensor aufgenommene und anschließend digitalisierte
Bilder auswerten oder die künstlich erzeugte digitale Bilder vorgeben.
-
In der Zeichnung ist ein Ausführungsbeispiel nach der Erfindung dargestellt
und zwar zeigt Fig. 4 ein Schema für eine Adreßleitungs-Klassifikation, Fig. 5 die
Ablage eines Digitalbildes in zweidimensionalen Datenspeichern nach einer ersten
Version, Fig. 6 eine Schaltungsanordnung zur Durchführung des Verfahrens nach der
ersten Version, Fig. 6a bis Fig. 6d elektronische Bauelemente der in Fig. 6 dargestellten
Schaltungsanordnung, Fig. 6e eine Funktionstabelle des in Fig. 6d dargestellten
Xzu Y-Dekoders, Fig. 7 eine Ablagemöglichkeit eines Digitalbildes in einen zweidimensional
organisierten Bildspeicher nach einer zweiten Version, Fig. 8 eine Schaltungsanordnung
zur Durchführung des Verfahrens nach der zweiten Version, und die Fig. 8a und 8b
elektronische Bauelemente, die in der Schaltungsanordnung gemäß Fig. 8 Anwendung
finden.
-
Fig. 4 zeigt ein zweidimensionales in Zeilen und Spalten organisiertes
Digitalbild, das in Zeilenrichtung mit l, 2, 3 bis s bis m und in Spaltenrichtung
mit 1, 2, 3 bis 5 bis n bezeichnet ist. Den Zeilen und Spalten sind Adreßleitungen
zugeordnet. Diese Adreßleitungen sind in drei Gruppen klassifiziert, wobei die erste
Gruppe der Adreßleitungen As + 1 bis AH als höherwertige Adreßleitungen bezeichnet
werden und innerhalb der vorgegebenen Anzahl m von Bildspeicherzeilen ein aus einer
vorgegebenen Anzahl 5 vom zusammenhängenden Zeilen
bestehenden
Zeilenblock auswählen. Die zweite Gruppe der Adreßleitungen AL + 1 bis As wird als
mittelwertige Adreßleitungen bezeichnet, durch die eine Zeile innerhalb des ausgewählten
Zeilenblock adressiert wird.
-
Die mit A~ bis AL bezeichnete Gruppe der Adreßleitungen bildet sogenannte
niederwertige Adreßleitungen, durch die innerhalb der adressierten Zeile des ausgewählten
Zeilenblock ein aus einer vorgegebenen Anzahl s von Bildpunkten bestehendes Datenwort
adressiert wird. Durch die drei Gruppen von Adreßleitungen ist es somit möglich,
sowohl in horizontaler als auch in vertikaler Richtung ein gewünschtes Datenwort
zu klassifizieren.
-
Zum Ablegen oder Auslesen von digitalisierten Bildpunkten (Bilddaten)
eines zweidimensionalen Digitalbildes in einem bzw. aus einem Bildspeicher, was
allgemein durch den Ausdruck Speicherzugriff ohne Angabe der Datenrichtung bezeichnet
wird, wird mindestens ein quadratisch strukturierter Bildspeicher verwendet, dessen
Anzahl von verfügbaren Bildzeilen m gleich der Anzahl der verfügbaren Bildspalten
n ist. Die Anzahl der speicherbaren Bildpunkte ergibt sich aus dem Quadrat der Anzahl
der Bildzeilen oder Bildspalten in ~ n = m2 = n2, wobei die Anzahl der abspeicherbaren
Datenbits bei p bit Auflösung pro Bildpunkt p n2 = p m2 beträgt. Neben den Daten-
und Adreßleitungen für den Bildspeicher wird eine Umschaltleitung verwendet, mittels
der ein Signal zum horizontalen oder vertikalen Ablegen bzw. Auslesen der digitalisierten
Bildpunkte derart übertragen wird, daß unter einer einzigen Adresse sowohl horizontal
benachbarte Bildpunkte als auch vertikal benachbarte Bildpunkte in einem Datenwort
vereint werden.
-
Die in Fig. 5 dargestellte Ablage eines zweidimensionalen Digitalbildes
in einem zweidimensionalen Datenspeicher nach einer ersten Version beruht darauf,
daß eine vorgegebene Anzahl von Speicherblöcken 1 bis 5 mit einer vorgegebenen Anzahl
z von Datenleitungen verwendet wird. Jeder Speicherblock 1 bis 5 weist die Breite
eines Datenwortes auf. Eine der Anzahl der Speicherblöcke entsprechende Anzahl s
von vertikal benachbarten Bildpunkten wird in verschiedenen Speicherblöcken an gleicher
Bit-Position abgelegt. Somit wird beispielsweise die Bildzeile 1 im ersten Speicherblock
Bildzeile 2 im Speicherblock 2 und letztlich Bildzeile s im Speicherblock s abgelegt.
Die Bildzeile s + I wird dann wieder in den Speicherblock 1 eingeschrieben. Die
nachfolgenden Zeilen werden in den nachfolgenden Speicherblöcken reihenfolgemäßig
abgelegt.
-
Die aus Fig. 6 ersichtliche Schaltungsanordnung realisiert ein Beispiel
für p bit Auflösung pro Bildpunkt und vier Bildpunkten pro Datenwort Es sind vier
Speicherblöcke I bis IV vorgesehen, von denen jeder Speicherblock vier einzelne
Datenspeicher 1 enthält. Jeder Datenspeicher weist jeweils einen höherwertigen Adreßeingang
Ao, einen niederwertigen Adreßeingang Au und eine Datenein- und Ausgangsleitung
D auf. Seine Speicherkapazität ergibt sich aus dem Produkt 2(0+ u)p bit (vgl. Fig.
6b). An allen Adreßeingängen A, AU der Datenspeicher 1 sind zwei Multiplexer 2 und
3 vorgeschaltet, die jeweils zwei, von einem Umschaltsignal H/Vfür horizontales
bzw. vertikales Ablegen oder Auslesen auf einen Datenausgang A schaltbare Dateneingänge
E1, E2 besitzen. Ist das Umschaltsignal Log "0" dann ist der Datenausgang A mit
dem ersten Eingang E1 elektrisch leitend verbunden, während bei einem Umschaltsignal
Log "1" der Datenausgang A mit dem zweiten Eingang E2 verbunden ist (vgl. Fig. 6a).
An dem ersten Dateneingang E1 des ersten Multiplexers 2 und an dem zweiten Dateneingang
E2 des zweiten Multiplexers 3 sind die niederwertigen Adreßleitungen A~ bis AL angeschlossen,
während an dem zweiten Dateneingang E2 des ersten Multiplexers 2 und an dem ersten
Dateneingang E1 des zweiten Multiplexers 3 die höherwertigen Adreßleitungen As +
I bis AH anliegen. An die Datenein- und Ausgänge D aller Datenspeicher 1 sind jeweils
zwei Datenweg-Koppler Tangeschlossen, deren Ausgänge an Datenleitungen Do bis D4p
angeschlossen sind. Diese Datenweg-Koppler T für p bit weisen sowohl auf der A-Seite
als auch auf der Seite einen Datenein- und Ausgang DA bzw. DB sowie einen Eingang
E für enable-Signale für die Ausgänge auf (vgl. Fig. 6c). Sie sind von den mittelwertigen
Adressen AL + 1 bis As derart durchschaltbar, daß für einen Horizontal- oder Vertikalzugriff
die Bildpunkte der Datenspeicher 1 den Datenleitungen D~ bis D4 p prichtig zuordbar
sind. Hierzu sind die Ausgänge der beiden Datenweg-Koppler Tdes ersten Datenspeichers
1 des ersten Speicherblockes I an eine erste Datenleitung D3p + 1 bis D4 . p angeschlossen.
Der Ausgang eines Datenweg-Kopplers Tdes zweiten Datenspeichers 1 des ersten Speicherblocks
I ist an die ersten Datenleitungen D3p + 1 bis D4p geführt, während der Ausgang
des anderen Datenweg-Kopplers Tdieses Datenspeichers 1 mit zweiten Datenleitungen
D2p -1 bis D3 .p in elektrisch leitender Verbindung steht. Der Ausgang eines Datenweg-Kopplers
T des dritten Datenspeichers 1 dieses ersten Speicherblocks I ist mit den ersten
Datenleitungen D3p + 1 bis D4 . pverbunden. Hingegen ist der Ausgang des anderen
Datenweg-Kopplers T dieses Datenspeichers 1 an dritte Datenleitungen Dz + 1 bis
D2 p geführt. Die Datenweg-Koppler T der weiteren Datenspeicher 1 des ersten Speicherblocks
1 sind in entsprechender Weise an die ersten bzw. weiteren Datenleitungen angeschlossen.
Hingegen sind beide Ausgänge der Datenweg-Koppler T, die dem zweiten Datenspeicher
1 des zweiten Speicherblocks II folgen, an die zweiten Datenleitungen D2p + 1 bis
D3 .p angeschlossen. Ein Datenweg-Koppler Tdes ersten Datenspeichers 1 des zweiten
Speicherblocks 11 ist mit den ersten Datenleitungen D3p + 1 bis D4p elektrisch leitend
verbunden, während der andere Datenweg-Koppler T dieses Datenspeichers 1 mit den
den zweiten Datenleitungen D2p + 1 bis D3p in Verbindung steht. Die weiteren Datenweg-Koppler
der Datenspeicher 1 des zweiten Speicherblockes II sowie die Datenweg-Koppler Tder
Datenspeicher 1 aller anderen Speicherblocks III und IV sind in entsprechender Weise
an die Datenleitungen angeschlossen.
-
Zur Bereitstellung der Steuersignale E für die Datenweg-Koppler T
sind zwei X zu Y-Dekoder 4 und 5 vorgesehen, die in Fig. 6d dargestellt sind. Diese
Dekoder weisen zwei Eingänge E1 und E2 sowie vier Ausgänge Al bis A4 auf. Die Zahl
der Ausgänge AI bis A4 ist gleich der Anzahl der Bildpunkte in einem Datenwort bestimmt.
Die Anzahl x der Eingänge E, bis E2 läßt sich aus der Beziehung Y = 2x errechnen.
Für das aus Fig. 6 ersichtliche Ausführungsbeispiel ergibt sich X zu 2 und Yzu 4,
so daß ein 2 zu 4-Dekoder ausreichend ist. Dieser Dekoder weist noch einen Steuereingang
E auf, der gemäß Fig. 6 über eine Umschaltleitung 7 von dem Umschaltsignal H/V angesteuert
wird. Die aus Fig. 6e ersichtliche Tabelle zeigt, wann die Ausgänge A1 bis A4 der
2 zu 4-Dekoder bei Anstehen eines Steuersignals E bzw. eines Umschaltsignals S/Vund
der mittelwertigen Adreßleitungen AL + 1 bis A5 an den Eingängen EI bzw.
-
E2 ein Ausgangssignal führen.
-
In der Schaltungsanordnung nach Fig. 6 sind die Ausgänge Al bis A4
beider Dekoder 4 und 5 an die Steuereingänge der Datenweg-Koppler T angeschlossen,
und zwar derart, daß jeweils ein Ausgang eine Reihe von Datenweg-Kopplern Tsteuert,
die den Datenspeichern 1 eines Speicherblocks I bis IV nachgeordnet sind. So ist
beispielsweise der Ausgang A1 des Dekoders 4 an jeweils einem Datenweg-Koppler Tder
Datenspeicher 1 des ersten Speicherblocks I angeschlossen, während der Datenausgang
At des zweiten Dekoders 5 die anderen Datenweg-Koppler Tdieser beiden Speicher 1
ansteuert. Es ist ersichtlich, daß der Dekoder 4 als Horizontal-Dekoder und Dekoder
5 als Vertikal-Dekoder bereich net ist. Der Steuereingang Edes Horizontal-Dekoders
4 ist über einen Inverter 6 und der Steuereingang D des Vertikal-Dekoders 5 ist
direkt an die Umschaltleitung 7 angeschlossen.
-
Die höher- und niederwertigen Adreßleitungen sind vertauscht an die
Multiplexer 2 und 3 angeschlossen.
-
Für einen Horizontalzugriff gelangen die niederwertigen Adreßleitungen
AO bis AL über den Multiplexer 2 auf die niederwertigen Adreßeingänge Au aller Datenspeicher
1 der Speicherblöcke I bis IV und über den Multiplexer 3 die höherwertigen Adreßleitungen
AS + bis AH auf die höherwertigen Adreßeingänge. Mit den mittelwertigen Adreßleitungen
AL + 1 bis As werden alle Ausgänge eines Speicherblocks I bis IV über den Horizontal-Dekoder
4 und horizontal wirkende Datenweg-Koppler Tauf die Datenleitungen D0 bis D4p geschaltet.
-
Gegenüber dem Horizontalzugriff werden bei einem Vertikalzugriff
mit Hilfe der Multiplexer 2 und 3 die höher- und niederwertigen Adreßleitungen vertauscht
durchgeschaltet. Die mittelwertigen Adreßleitungen wählen über den Vertikal-Dekoder
5 von allen Speicherblöcken I bis IV jeweils einen an gleicher bit-Position abgelegten
Bildpunkt aus. Durch die vorgesehene Verschaltung der horizontal und vertikal arbeitenden
Datenweg-Koppler T werden die Bildpunkte den Datenleitungen Do bis D4p richtig zugeordnet.
-
Der aus Fig. 7 entnehmbaren Ablage eines zweidimensionalen Digitalbildes
in einem zweidimensional organisierten Bildspeicher nach einer zweiten Version liegt
zugrunde, daß eine vorgegebene Anzahl S von Speicherblöcken XI, XII usw. mit einer
vorgegebenen Anzahl p von Datenleitungen verwendet wird. Die Breite jedes Speicherblocks
Xl, Xll usw. ist gleich der Breite eines Bildpunktes gewählt, wobei alle Speicherblöcke
XI, XII usw. zusammen gleich der Breite eines Datenwortes gewählt werden. Eine der
vorgesehenen Anzahl S der Speicherblöcke Xl, XII usw. entsprechende Anzahl 5 von
vertikal benachbarten Bildpunkten werden in verschiedenen Speicherblöcken unter
unterschiedlichen Adressen an unterschiedlichen bit-Positionen abgelegt.
-
Hierbei werden zwei vertikal benachbarte Bildpunkte jeweils in zwei
bit-Positionen abgelegt, die um die Anzahl der Bit eines Bildpunktes gegeneinander
verschoben sind.
-
Die in Fig. 8 dargestellte und nach der zweiten Version arbeitende
Schaltungsanordnung weist vier Speicherblöcke auf, die als Datenspeicher 11 mit
einer Anzahl von bit-Positionen ausgebildet sind, die der Anzahl p der Bit eines
Bildpunktes entspricht. Alle Dateneingänge DE aller Datenspeicher 11 sind an den
Ausgang eines Multiplexers 12 geschaltet, der zwei von einem Umschaltsignal H/V
für horizontales bzw. vertikales Ablegen oder Auslesen auf seinen Datenausgang A
schaltbare Dateneingänge E1 und E2 aufweist (vgl.
-
Fig. 6a). An einen Eingang E2 des Multiplexers 12 sind Datenleitungen
Do bis D4p direkt angeschlossen, während diese Datenleitungen an den anderen Eingang
El über eine eine Rotation der Bildpunkte erzeugende Schaltungsanordnung 13 angeschlossen
sind. Die Schaltungsanordnung 13 ist in Abhängigkeit von den mittelwertigen Adreßleitungen
AL + 1 bis AS derart steuerbar, daß für einen Horizontalzugriff eine zyklische Vertauschung
der abzulegenden Datenbits im Datenwort erfolgt.
-
Die Datenausgänge DA der Datenspeicher 11 sind direkt an einen Eingang
E2 und über eine von den mittelwertigen Adreßleitungen AL + 1 bis A5 ansteuerbare
und die zyklische Vertauschung der Datenbits beim Auslesen durch Rotation wieder
aufhebende Schaltungsanordnung 14 an den anderen Eingang E1 eines weiteren Multiplexers
15 angeschlossen. Der Ausgang dieses Multiplexers 15 steht mit den Datenleitungen
D~ bis D4p in elektrisch leitender Verbindung. Auch dieser Multiplexer 15 ist von
dem mittels Umschaltleitung 20 lieferbaren Umschaltsignal S/V für horizontales bzw.
vertikales Ablegen oder Auslesen umschaltbar.
-
Wie Fig. 8a zeigt, weisen die Datenspeicher 11 neben dem Dateneingang
D und dem Datenausgang DA drei Adreßeingänge auf, von denen der Eingang Ao für höherwertige
Adreßeingänge, der Adreßeingang Am für mittelwertige Adreßeingänge und der Adreßeingang
Au für niederwertige Adreßeingänge vorgesehen ist.
-
Die höherwertigen Adreßleitungen A5 + 1 bis All, die mittelwertigen
Adreßleitungen Al+1 bis As sowie die niederwertigen Adreßleitungen Ao bis As sind
an diese Adreßeingänge über drei weitere Multiplexer 16, 17 und 18 angeschlossen,
die wie der Multiplexer aus Fig. 6a aufgebaut sind und von dem Umschaltsignal H/V
umschaltbar sind. Für einen Vertikalzugriff erfolgt eine Vertauschung der höher-
und niederwertigen Adressen sowie eine Veränderung der mittelwertigen Adressen derart,
daß in jedem Datenspeicher 11 eine andere Adresse angesprochen wird. Hierzu sind
die mittelwertigen Adreßleitungen A1 + 1 bis AS direkt an einen Eingang E1 und über
eine Rotationsschaltungsanordnung 19 an den anderen Eingang E2 des zugeordneten
Multiplexers 17 angeschlossen.
-
Bei einem Horizontalzugriff führt die von den mittelwertigen Adreßleitungen
gesteuerte Schaltungsanordnung 13, die auch aus Fig. 8b ersichtlich ist, die zyklische
Vertauschung der Datenbits im Datenwort durch. Da die beim Einschreiben durchgeführte
Vertauschung beim Auslesen durch die Schaltungsanordnung 15 wic der aufgehoben wird,
liefert der Horizontalzugriff die gewohnte Bildpunktfolge. Bei einem Vertikalzugriff
wird die bit-Folge nicht verändert. Stattdessen werden die höher- und niederwertigen
Adressen vertauscht sowie die mittelwertigen Adressen über die Rotationsschaltungsanordnungen
19 so verändert, daß in jedem Datenspeicher 11 eine andere Adresse angesprochen
wird. Auf diese Weise wird ein Vertikalwort zusammengesetzt.
-
Es ist möglich, die Datenleitungen Db bis D4p der Schaltungsanordnungen
Fig. 6 und 8 mit den Eingängen eines programmierbaren, zeichnerisch nicht dargestellten
Speichers elektrisch leitend zu verbinden. Der Inhalt dieses Speichers wird so gewählt,
daß eine Aufbereitung der Bilddaten stattfinden kann. Beispielsweise können mit
Hilfe der Adressen folgende Funktionen aufgerufen werden:
1. Summe
aller Bildpunktintensitäten, 2. Unterdrückung aller Bildpunkte, die einen bestimmten
Intensitätswert unter- oder überschreiten, 3. Binärisierung usw.
-
- Leerseite -