DE2324731C2 - Festkörperspeicher mit Mehrfachzugriff - Google Patents
Festkörperspeicher mit MehrfachzugriffInfo
- Publication number
- DE2324731C2 DE2324731C2 DE2324731A DE2324731A DE2324731C2 DE 2324731 C2 DE2324731 C2 DE 2324731C2 DE 2324731 A DE2324731 A DE 2324731A DE 2324731 A DE2324731 A DE 2324731A DE 2324731 C2 DE2324731 C2 DE 2324731C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- bits
- field
- bit
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Image Input (AREA)
Description
Die Erfindung betriff* ein Ft^tkörperspeicher mit Mehrfachzugriff gemäß dem Oberbegriff des Anspruchs 1.
Ein Festkörperspeiche, dieser Art ist aus der DE-OS 21 21 490 bekannt. Dieser kann sowohl zu in Zeilen
angeordneten als auch in Spalte.. angeordneten Worten bzw. Bits Zugriff erreichen, wobei Adressenleitungen
und Speictaermodule in vorbestimmter Anzahl vorgesehen »ind.
Wenn in einem quadratischen Datenfeld Zugriff zu einer Folge von Bits verschiedener Zeilen und verschiedener
Spalten des Feldes also z. B. zur Diagonalen des Datenfelds, möglich ist, wird dies als »schräge« Speicherung
bezeichnet. Bei einem »schrägen Speicher« erfordert jeder Speichermodul einen eigenen besonderen Addierer,
dessen Größe unmittelbar von der Größe des insgesamt aufzubauenden Speichers abhängt. Der mit den
Addierern zusammenhängende schaltungstechnische Aufwand sowie die Vergrößerung der Speicher-Zugriffszeit
aufgrund von Berechnungen in den Addierern macht diese Vorgehensweise außerordentlich kostspielig,
darüber hinaus langsam in der Verarbeitung und sperrig. Ferner ist eine Umsteuerschaltung für die der Speicherung
zugeordnete Datenschnittstelle erforderlich, um die in Zugriff befindliche Zeile oder Spalte in eine permutationsfreie
Ordnung zu bringen. Diese Umsteuerschaltung kann nicht ohne große Anzahl von Zwischenvcrbindungsleitungen
und einer Steuerschaltung in Abschnitte unterteilt werden.
Es ist daher Aufgabe der Erfindung, einen Festkörperspeicher der eingangs genannten Art so auszubilden, daß
bei geringem schaltungstechnischen Aufwand und geringer Baugröße ein schräger Zugriff möglich ist.
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkrmie des Anspruchs 1 gelöst.
Die Erfindung wird durch die Merkmale der Unterrjisprüche weitergebildet.
Der erfiudungsgemäße Festkörperspeicher ermöglicht den wahlweisen Zugriff zu Zeilen, Spalten und Diagonalen bei einfachem und wirtschaftlichem Aufbau, wobei der Aufbau derart ist, daß die Anordnung in einfacher
Weise unterteilt werden kann, ohne daß hierzu ein wesentlicher zusätzlicher Aufwand erforderlich wäre.
Dadurch wird genauer Betrieb bei schneller Verarbeitungszeit erreicht, wobei ferner hohe Anpassungsflexibilität
vorliegt. Der erfindungsgemäße Festkörperspeicher vermeidet daher die eingangs erwähnten, bei bisherigen
Festkörperspeichern mit Mehrfachzugriff aufgetretenen Nachteile.
Darüber hinaus kann bei der Erfindung eine Permutationsschaltung verwendet werden, mittels der die Daten,
zu denen Zugriff erfolgt, stets folgerichtig vorliegen unabhängig davon, ob zeüenweiser, spaltenweiser oder
schräger Zugriff erfolgt.
Zusammenfassend läßt sich die Erfindung durch die im folgenden erläuterte Vorgehensweise darstellen, bei
6ö der die Datenspeicherbits eines Speieherfeldes eines Digital-Computers derart angeordnet werden, wobei das
Speicherfeld aus Speichermodulen mit codierten Adressenleitungen besteht, diejeweils N Bits enthalten, wobei
N positiv und ganzzeilig ist, daß der Zugriff zu den Datenspeicherbits in jeder der drei Betriebsarten durchgeführt
werden kann. Die Vorgehensweise enthält folgende Schritte:
a) Anordnen der N Speichermodule in einem quadratischen Feld mit N Worten zu N Bits,
b) Bilden von N aus einem Produkt von η Faktoren z0 bis ζβ_·, wobei jeder Faktor größer oder gleich 2 ist,
c) Indizieren der /V Module, der N Bits pro Modul, der N Worte und N Bits pro Wort mit Vektoren, wobei das
A:-te Element größer oder gleich 0 ist und kleiner oder gleich zk-l ist,
d) Teilen der Modul-Adressenleitungen in Untersätze derart, daß jeder Untersatz A- dem A--ten Element des
Bitadressenvektors entspricht und zumindest Iog2 zk Leitungen enthält,
e) Vorsehen von Sätzen von Feldauswahlleitungen xkJ mit l]i
<k<n-l und 0 <j < zk-1 derail, daß jeder Satz
mindestens log2 zk Leitungen enthält,
0 Anschließend der Modul-Adressenleitungen und der Fesldauswahlleitungen derart, daß der Untersatz A- der
Adressenleitungen jedes Moduls mit xk, mk der Feldaiiiswahlleitungen verbunden ist, wobei mk das Element
des Modulindexvektors ist und
g) Ordnen der Datenspeicherbits des Feldes derart, daß dais-Bit B des Wortes W im Bit B des Moduls M gespeichert
ist, entsprechend der Formel
M = 59 W = (£„_, θ wn.i, b„-2 θ w„-i,..., S1 θ W1,, βΦ θ W0)
wobei θ die Modulo-^-Differenz bedeutet.
wobei θ die Modulo-^-Differenz bedeutet.
ψ Die Erfindung wird im folgenden anhand in der Zeichnung dargestellter Ausführungsbeispiele näher eriäu-
'* tert. Es zeigt
Fig. 1 nit den Unterfiguren labis Ic eine allgemeine Darstellung der verschiedenen Zugriffsarten, die bei der
Erfindung möglich sind, zur leichteren Erläuterung der Erfindung,
Fig. 2 eine graphische Darstellung eines schrägen Feklsp sichers;
Fig. 3 ein Blockdiagramm des schaitungstechnischen Aufwandes für den Zugriff zu dem schre,;, η Speicher;
F i g. 4 eine Tabelle der wortorientierten Betriebsart in F i g; 4a und der bit-orieniierien Betriebsam in F i g. 4b
der Erfindung bei einem 4 χ 4-Feld;
Fig. 5 ein Blockdiagramm des schaltungstechnischen Aufwandes für den Zugriff beim Speicher nach der
Erfindung;
Fig. 6 eine Tabelle eines 8 χ 8-Speicherfeldes entsprechend der Vorgehensweise nach der Erfindung;
Fig. 7 ein Blockdiagramm der Modulanordnung mit den Verbindungen der Moduladressen- und Feldauswahlleitungen;
Fig. 8 ein Blockdiagramm der Betriebsart-Wahlschaltung der Erfindung;
F i g. 9 eine Tabelle der Anordnung zum Erhalten des Zugriffs zum Speicher bei Misch-Betriebsar*. mit folge-
F i g. 9 eine Tabelle der Anordnung zum Erhalten des Zugriffs zum Speicher bei Misch-Betriebsar*. mit folge-
richtigen Bits;
Fig. 10 eine Tabelle des allgemeinen Zugriffs mit M'seh-Betriebsart;
Fig. 11 eine Tabelle der Indizierung für ein π χ n-Mehrfach-Zugriffsfeld nach der Erfindung;
Fig. 12 eine Darstellung der Teilung eines nicht-quadratischen Feldes in q Quadratfelder;
Fig. 13 ein Blockdiagramm der Adressenverbindungen lür ein 8 x 4-Unter-Quadratfeld mit q = 2;
Fig. 14 mit Unterfiguren !4a und 14b die Konstruktion des Datenspeichers für Über-Quadratspeicher.
Fig. 14 mit Unterfiguren !4a und 14b die Konstruktion des Datenspeichers für Über-Quadratspeicher.
Die Erfindung zeigt die Organisation eines neuartigen Coinputerspeicherfeldes, die nicht nur wort-orientierte
Zugriffe, sondern auch bit-orientierte und gemischi-orientierte Zugriffe ermöglicht.
In F i g. 1 zeigt F i g. la einen Allzweck-Digital-Computer, der wort-orientiert arbeitet. Der assoziative Prozersor
nach F i ρ 1 b arbeitet bit-orientiert. Der Festkörperspekher mit Mehrfach-Zugriff kann entweder wort-orientiert
oder bit-orientiert arbeiten, wie Fig. Ic zeigt. Mit der Erfindung ist es in einem Arbeitsschritt möglich,
gleichzeitig alle Bits eines Wortes oder alle gleichstelligen Bits aüer Wörter oder wenige Bits einiger Wörter oder
einige Bits weniger Wörter entweder auszulesen oder einzuschreiben. Mit diesem Speicher ist es möglich, einen
Prozessor aufzubauen, der nicht nur übliche Ein-Wort-pira-Zeit-Operationen, sondern auch Operalionsn der
assoziativen Mehr-Wort-Ein-Bit-pro-Zeit-Prozessoren durchführt.
Neuere Entwicklungen bei Mehrfachzugriff von Datenspeicherfeldern haben zum Prinzip eines schrägen FeI-des
geführt (vgl. Yoichi Muraoka, Bericht Nr. 297 vom 13. I. 1969 der Abteilung Computer-Wissenschaft der
Universität von Urbana, Illinois, USA). Ein solcher Speicher kann !eicht von einem Fachmann aus handelsüblichen
digitalen Festkörperspeichermodulen aufgebaut wercbn, die den beschriebenen ähnlich sind.
I·" i g. 2 zeigt den Speicher eines schrägen Feldes, das Speichermodule verwendet, die vier Dateneinheiten speichern
können, worin eine Dateneinheit sich auf eine gespeicherte Informationseinheit bezieht. Die vertikale
Achse stellt die Indizes der Speichermodule dar, die horizontale Achse stellt die Indizes der Speichermoduladressen
dar und die Kästchen selbst enthalten die Indizes der gespeicherten Dateneinheiten. Beispielsweise ist
die Dateneinheit a2 ,1 in der Adresse 2 des Speichermoduls 3 gespeichert. Es sollen zwei Unterscheidungsmerkmale
schräger Speicher beachtet werden. Erstens sind die Abszissen der Dateneinheitsindizes dieselben wie die
Moduladressen der Speichermodule, in denen die Dateneinheiten gespeichei: werden.
Zweitens sind die Ordinaten der Dateneinheitindizes gleich den Modulindizes, die modulo zur Anzahl der
Module zu den Moduladressen addiert werden.
Die Dateneinheiten eines schrägen Speicherfeldes könwn auf zwei Arten in Zugriff kommen. Der Zugriff
erfolgt abszissenoriertiert zu allen Dateneinheiten mit derselben Abszisse, oder ordinatenorientiert zu allen
Dateneinheiten mit derselben Ordinate. Fig. 3 ist typisch jur das, was zum Zugriff der in dem schrägen Feld
nach F i g. 2 gespeicherten Dateneinheiten verwendet wird. Die Adressenleitungen dienen sowohl für die Abszissenadresse
für abszissenorientierten Betrieb als aueb ffir die Ordinatenadresse für ordinatenorkmtierten
Betrieb. Die Addierer eines jeden Speichermoduls addii»n modulo zur Anzahl der Speichermodule in der
Anlage. Jeder Addierer addiert bei Abruf die Adresse, die jaim Index des Speichermoduls gesucht wird, zu dem
der Addierer gehört. Der Addierer arbeitet bei ordinatenaiientiertem Betrieb uhd jedoch nicht bei abszissenorientierten
Betrieb. Wenn beispielsweise alle Dateneinneiilert mit derselben Abszisse gesucht werden, würde
das binäre Äquivalent der Abszisse auf die Adressenleiturigen gebracht werden. Die Addierer arbeiten nicht
und demnach wird jeder Speichermodul an seiner der Abszisse äquivalenten Adresse in Zugriff kommen. Da
somit die Abszisse der Dateneinheitindizes äquivalent den Speichermoduladressen ist, in denen sie gespeichert
sind, hat jeder Speichermodul Zugriff" zu der Dateneinheit, die die gesuchte Abszisse besitzt. Zum Zugriff" zu
allen Dateneinheiten mit gleicher Ordinate würde das binäre Äquivalent der Ordinate auf die Adressenleitungen
gebracht werden. In dieser Situaten arbeiten die Addierer und addieren modulo zur Anzahl derSpeichermos
dule (4) der gesuchten Adresse zu dem entsprechenden Speichermodulindex. Folglich wird jeder Speichermodul
zu der Dateneinheit mit der Ordinate Zugriff haben deren binäres Äquivalent an den Adressenleitungen
nachgewiesen ist.
Während schräge Speicherfelder auf zwei verschiedene Arten Zugriff zu den Dateneinheiten erlauben, erfolgt
in keiner Betriebsart der Zugriff zu den Dateneinheiten in der Reihenfolge wie bei den Speichermodulen. F i g. 4
zeigt die Dateneinheitreihenfolge für beide Betriebsarten. Abszissenorientiert erscheinen in Fig. 4 die Dateneinheiten
mit den Abszissen 0 in derselben Ordinatenreihenfolge wie die Module. Die Ordinatenreihenfolge
der Dateneinheiten mit Abszissen 1 ist um einen Platz nach rechts verschoben bezüglich der Speichermodulindizes.
In ähnlicher Weise sind die Ordinatenreihenfolgen der Dateneinheiten mit Abszissen 2 und 3 bezüglich
der Modulreihenfolge um zwei bzw. drei Plätze nach rechts verschoben. Ordinatenorientiert, wie in Fig. 4b
IS gezeigt, ist die Abszissenreihenfolge bezüglich der Speichermodule in ähnlicher Weise verschoben. Da die in
Zugriff stehenden Dateneinheiten eine folgerichtige Reihenfolge unabhängig von der Zugriffsart beibehalten
sollen, muß eine Schiebeschaltung vorgesehen C3in, wodurch die Zugriffsdaten in folgerichtiger Reihenfolge an
einer Daienschniüsieüe unabhängig von lier Zugriffsaii gciiaiicü weiden können. Beim Schreiben aCT Daten
aus der Datenschnittstelle in den Speicher werden die Daten dort in geordnete Folge gebracht und dann um
Anzahl von Plätzen, die der Adresse auf den Adressenleitungen äquivalent ist, verschoben, bevor sie in den
Speicher geschrieben werden. Beim Lesen der Daten aus dem Speicher verschiebt die Schiebeschaltung die
Daten aus dem Speicher so oft, wie durch die Adresse auf den Adressenleitungen angezeigt ist, so daß sich die
Daten in richtiger Reihenfolge an der Datenschnittstelle befinden.
Es gibt zwei Nachteile des schrägen Speichers. Erstens erfordert jeder Speichermodul seinen eigenen besonderen
Addierer, dessen Größe unmittelbar auf die Größe des aufzubauenden Speichers bezogen ist. Der schaltungstechnische
Aufwand durch die Addiererund die Verlängerung derSpeicherzugriffzeit infolge der arithmetischen
Berechnungen in den Addierern machen deren Beseitigung wünschenswert. Zweitens ist die Schiebeschaltung
für die Schiebeschaltung für die: Datenschnittstelle des schrägen Speichers nicht einfach so in einheitliche
Abschnil' ·"· teilbar, daß jeder einheitliche Abschnitt auf einer besonderen gedruckten Schaltung mit einem
Minimum an notwendigen Leitungsverbindungen untergebracht werden knnn. Derzeitige Kenntnisse bei der
Unterbringung logischer Schaltungen erfordern bei einem schrägen Speicher praktischer Größe eine Schiebeschaltung
mit zahlreichen gedruckten Schaltungen. Zahlreiche Zwischenverbindunen oder komplexe Steuerschaltungen
sind dann zum Vereinigen der Schiebeschaltung notwendig. Die Unteilbarkeit der Schiebeschaltung
macht es wünschenswert, diese Schaltung durch eine solche zu ersetzen, die in Einheiten unterteilt und auf
gedruckten Schaltungen untergebracht werden kann, die ein Minimum an Drahtverbindungen und Steuerschal-
Die Erfindung bezieht sLh auf die beiden erwähnten größeren Probleme. F i g. 5 zeigt ein Blockschaltbild der
Zugriffs-Schaltung für ein Mehrfach-Zugriffsfeld. Die Addierer für den schrägen Speicher sind vollständig weggelassen
und die Schiebcschaltung ist durch eine Permutationschaltung ersetzt. Diese Schaltung kann in einheitliche
Abschnitte unterteilt werden, wobei jeder Abschnitt auf einer besonderen gedruckten Schaltung bei
einem Minimum an Leitungsverbindung^ und an Steuerschaltungen untergebracht werden kann. Eine detaillierte
Beschreibung der Speichermoduladressierung und Datenpermutierung, wie sie in der nachveröffentlichen
US-PS 38 12 467 beschrieben ist, erfolgt nachstehend.
Die Anordnung nach der Erfindung kainn sehr vorteilhaft mit Logik-Speicherfeldern verglichen werden. Ein Logik-Speicherfeld besteht aus einer Rechteckanordnung von Zellen, von denen jede Logik wie auch Speicherung enthält. Die Logik dient zum Wählen von Bit gemäß der jeweiligen Betriebsart. Weil Zwischenverbindungen sowohl für die Logik-Schaltung als auch für die Speicherbits notwendig sind, gibt es in diesen Anordnungen viele Verbindungen und ist die Modulisicrung durch die Anzahl der Stifte für ein Multizellenmodul begrenzt. Bei dem Mehrfach-Zugriffsfeld MDA-FeId besitzt jeder Multibitmodul aber wenige Stifte, da die Adressenleitungen codier: werden können (n Adressenleitungen sind für 2" Bit erforderlich) und die anderen Leitungen nur mit dem ausgewählten Bit verbunden sind. Eine Erhöhung um eine Adressenleitung zu einem Modul verdoppelt die Anzahl der im Modul speicherbaren Bits, und somit sind Speichermodule mit großer Speicherkapazität und kleinen Stiftzahlen möglich.
Wenn η eine nicht-negative ganze Zahl ist, kann ein Mehrfach-Zugriffsfeld von 2" Worten bei 2" Bits pro Wort unter Verwendung von 2" Speichereinheiten oder-modulen aufgebaut werden, wobei jeder Modul 2° Bit enthält. Dabei können kleinere Speichereinheiten so kombiniert werden, daß sie eine 2"-Bit-Einheit oder einen -Modul ergeben. Zum Zwecke der Beschreibung werden die Speichereinheiten oder -module kurz als Module bezeichnet und können vom Typ IM 5503 sein, ein bipolarer 256 Bit Festkörperspeicher mit wahlfreiem Zugriff. Ein solcher 2B-Bit-ModuI besitzt η binäre Adresseneingänge, durch die irgendwelche der 2" Bit ausgewählt werden können. Ausgangssignale und andere Eingangssignal zum Modul bestimmen, ob das ausgewählte Bit gelesen oder geschrieben werden soll. Für Zwecke der Beschreibung sind Zugriffsbit und Lese- oder Schreibbits gemeint Bei Zugriff zu einem Bit kann dieses dann entweder gelesen oder geschrieben werden, je nach der Funktion, die durch den Zustand der Modulsteuerleitungen angezeigt wird.
Die Anordnung nach der Erfindung kainn sehr vorteilhaft mit Logik-Speicherfeldern verglichen werden. Ein Logik-Speicherfeld besteht aus einer Rechteckanordnung von Zellen, von denen jede Logik wie auch Speicherung enthält. Die Logik dient zum Wählen von Bit gemäß der jeweiligen Betriebsart. Weil Zwischenverbindungen sowohl für die Logik-Schaltung als auch für die Speicherbits notwendig sind, gibt es in diesen Anordnungen viele Verbindungen und ist die Modulisicrung durch die Anzahl der Stifte für ein Multizellenmodul begrenzt. Bei dem Mehrfach-Zugriffsfeld MDA-FeId besitzt jeder Multibitmodul aber wenige Stifte, da die Adressenleitungen codier: werden können (n Adressenleitungen sind für 2" Bit erforderlich) und die anderen Leitungen nur mit dem ausgewählten Bit verbunden sind. Eine Erhöhung um eine Adressenleitung zu einem Modul verdoppelt die Anzahl der im Modul speicherbaren Bits, und somit sind Speichermodule mit großer Speicherkapazität und kleinen Stiftzahlen möglich.
Wenn η eine nicht-negative ganze Zahl ist, kann ein Mehrfach-Zugriffsfeld von 2" Worten bei 2" Bits pro Wort unter Verwendung von 2" Speichereinheiten oder-modulen aufgebaut werden, wobei jeder Modul 2° Bit enthält. Dabei können kleinere Speichereinheiten so kombiniert werden, daß sie eine 2"-Bit-Einheit oder einen -Modul ergeben. Zum Zwecke der Beschreibung werden die Speichereinheiten oder -module kurz als Module bezeichnet und können vom Typ IM 5503 sein, ein bipolarer 256 Bit Festkörperspeicher mit wahlfreiem Zugriff. Ein solcher 2B-Bit-ModuI besitzt η binäre Adresseneingänge, durch die irgendwelche der 2" Bit ausgewählt werden können. Ausgangssignale und andere Eingangssignal zum Modul bestimmen, ob das ausgewählte Bit gelesen oder geschrieben werden soll. Für Zwecke der Beschreibung sind Zugriffsbit und Lese- oder Schreibbits gemeint Bei Zugriff zu einem Bit kann dieses dann entweder gelesen oder geschrieben werden, je nach der Funktion, die durch den Zustand der Modulsteuerleitungen angezeigt wird.
Die 2" Module, die 2" Bits pro Modul, die 2" Speicherworte und die 2" Bits pro Speicherwort sind je unter Ver-Wendung
der ganzen ZahlenO bis2"-l indiziert. Jeder Index kann als ein binärer n-Element-Vektorausgedrückt
werden. Beispielsweise kann jeder Index / als
Un-U in-2, 4-3>
--··> hi 'l. 'θ)
ausgedrückt werden, worin jedes / eine binäre 0 oder eine binäre 1 ist und gilt:
/-Σ2*'*·
/-Σ2*'*·
In Virbindung mit dieser Indizierung sein bemerkt, daß durch die ganze Beschreibung hindurch die folgenden
Booleschen Operationen-verwendet werdensollen: Negation, UND-Verknüpfung, und Antivalenz. Wennχeine
Boolesche Variable ist, d. h. 0 oder 1, dann wird die Negation von χ durch die folgende Tabelle als χ bestimmt:
X | X |
0 | 1 |
1 | 0 |
Wenn χ xxTiuy Boolesche Variable sind, dann wird die UND-Verknüpfung VQP χ und y geschrieben als XY und
die Funktion »Antivalenz« von χ und y geschrieben als χ Θ y und bestimmt durch die Tabellen:
X | y | xy |
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
x<Sy
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
20
25
Ce Operationen Negation, UND und Antivalenz können bei Vektoren von η Booleschen Variablen angewendet
werden. Die Negation eines Vektors X, geschrieben als Y, ist einfach ein Vektor derselben Länge wie X,
wobei jede Komponente negiert ist. D. h., mit
i, Xo), ist
Die UND-Funktion zweier Vektoren mit je π Komponenten ist einfach ein Vektor von η Komponenten, deren
jede die UND-Funktion der entsprechenden Komponenten der beiden Vektoren ist. D. h., mit
X = (x„-ux„-2,...,
xy = (x*-iy«-i, x«-2y
) und ). ist
Bit iS = (Vi, b„-i,..., bu b0) von
Wort W = (»ν,,-ι, w„-2,..., wi, »v0) ist gespeichert in
Bit if = (Vi. b„-i,..., bu b0) von
Modul M = (m„-i, /?i„-2) ..., mx, m0), mit M = BQW.
40
In ähnlicher Weise ist die Funktion »Antivalenz« der beiden Vektoren mit je η Komponenten ein Vektor mit η
Komponenten, deren Komponenten die Funktion »Antivalenz« der entsprechenden Komponenten der beiden
Vektoren sind. D. h., wenn X und Y wie oben gegeben sind, ist
X® Y = (x„-, ®y„-i, V2®Ä-;. ·-·,
Bei der Datenspeicheranordnung eines Mehrfach-Zugrifisfeldes sind die Regeln zum Speichern von Daten so
wie folgt:
55
In ähnlicher Weise enthält das Bit B des Moduls M das Bit B des Wortes W, mit W = M © B ist F i g. 6 zeigt die
Beziehung zwischen den Modulen, Worten, Bits der Module und Bits der Worte für ein Mehrfach-Zugriffsfeld
von acht Worten zu acht Bit. Die horizontale Achse stellt die Bit-Indizes dar, die vertikale Achse die Modul-Indizes
und die Kästchen selbst stellen die Wort-Indizes dar. Die Tafel zeigt, daß M= B® Wund W= M® B.
Beim tatsächlichen körperlichen Aufbau eines typischen Mehrfach-Zugriffsfeldes und insbesondere bei
einem Feld von acht Worten zu acht Bit besitzt jeder Speichermodul η Adressenleitungen, die mit ganzen Zahlen
0 bis n-1 indiziert wird. Wenn ak der Zustand der Adressenleitung k ist, mit 0
< k < n—11 wählt der Modul
das Bit (αΛ_,, a„-2, ...,au a0) aus. Das heißt, daß jeder Modul an dem Bit In Zugriffsteht, dessen Adresse an den
Adressenleitungen des Moduls erscheint. Dann sind 2 η Auswahlleitungen in das Feld gegeben mit (jx„-i, y„-u
jc„_2, y„-i* ■ ■; x\, y\, xo, jo); der Satz* Auswahlleitungen soll durch X = {x„-\, x„-2, ■ ■ -, *i, X0) bestimmt sein und
der Satz von>>Auswahlleitungen durch Y = (y„-\, y„-2, ■ ■ ·, J'i, Jo)- °ie " Adressenleitungen jedes Moduls liegen
an η dieser X- ^Auswahlleitungen. Nur eine einzige Adressenleitung pro Modul führt zu einer bestimmten
Auswahl'leitung. Die Regel zum Verbinden der Moduladressenleitungen mit den Feldauswahlleitungen kann,
wie folgt,, ausgedrückt werden: Die Adressenleitungen k des Moduls M liegt an xkl wenn mk = 0, oder an yk,
wenn mk <= 1.
Darauü ergibt sich, daß jede x-Leitung an einer Hälfte der Module und die entsprechende y-Leitung an der
anderen Hälfte liegt.
F i g. 7 yigt die Verbindung zwischen Moduladressen- und Feldauswahlleitungen für einen Speicher von acht
Worten zu t'cht Bit. Für den Modul 0 liegen die Adressenleitungen a0 anx0, öi an x, und a2 an x2, da alle mk = 0
sind. In ähnlicher Weise liegen für den Modul 7 a0 an y0, o\ any\ und a2 &ny2, da alle mk = 1 sind. Für den Modul 5
ίο liegt O0 an y0, da m0 = 1 ist, a\ liegt an xu da m\ = 0 ist, und a2 liegt an y2, da m2 = i ist.
Beim Betrieb eines Mehrfach-Zugriffsfeldes in bit-orientierer Betriebsart, oder als assoziativer Prozessor, sind
zum Zugriff zu einem Bit B aller Worte die Zustände der X-Auswahlleitungen und der K-Auswahlleitungen
gleich B gesetzt, d. h. X = Y = B. Jeder Modul wählt dann das Bit seines Inhalts aus, das das Bit S des Wortes I
(B ® M) ist. Als Ergebnis erfolgt Zugriff zum Bit B jedes Wortes. Die Worte in Bezug auf die Module befinden ϊ
sich nicht in Reihe, und die Wort-Reihenfolge variiert als Funktion von B mit W = B ® M. Somit ist eine Permu- f
tationsschaltung notwendig, damit die Daten jeden Wortbits an derselben Stelle für jedes Bit gesetzt werder.
können. Die Permutationsschaltung ordnet die Reihenfolge der Daten in die oder aus der Datenschnittstclle, se
daß die Daten jeden Speichermoduls stets an eine einheitliche Lage Pgesetzt werden können, mit P = X @ M zu
der bit-orientierten Betriebsart gilt X = B, somit P = B ® W.O. h., in der bit-orientierten Betriebsart werden die
Daten eines jeweiligen Wortes W stets an denselben einheitlichen Platz P in der Datenschnittstelle gesetzt.
Beim Betrieb eines Mehrfach-Zugriffsfeldes in wort-orientierter Betriebsart, oder bei der Verwendung in
einem AIlzweck-Digitalcomputer wird, wenn W der Index des in Zugriff kommenden Speichenvortes ist, X
gleich W gesetzt. An dieser Stelle werden alle Adressenleitungen der Speichermodule bei denen mk - 0, sich im
Zustand wk oder \vk ® mk befinden». In ähnlicher Weisen werden, wenn ^gleich W gesetzt ist, alle Speichermodul-Adressenleitungen,
die zu Modulen führen mit mk = 1, sich im Zustand wk oder wk © mk befinden. Für die A'-
und K-Feldauswahlleitungen zusammen folgt somit, daß jeder Modul Λ/eine Adresse B = W® M empfängt. An
der Adresse B des Moduls M ist das Bit B des Wortes (Ai θ B) = (Μ® W® M) = W. Somit kann jedem Bit des
Wortes W durch Setzen von X = Wund Y = W ein Zugriff erfolgen. Die Bits in Zugriff sind aber nicht in Reihe in
bezug auf die Module, sondern variieren als Funktion von W mit B = W® M. Wenn eine Permutationsschaltung Ü
die Daten-Reihenfolge in die oder aus der Datenschnittstelle so ordnet, daß die Daten jedes Speichermoduls
stets an einer einheitliche Datea.chnittstelle P = M ® X gebracht werden, gilt für die Lage P = M® W = M®
M® B = B. Somit ist die Datenschnittstelle Pdieselbe wie die Bit-Stelle B, und das Wort befindet sich in richtiger
Bit-Reihenfolge in der Dateinischnittstelle.
Beim Zugriff an einem Bit aller Worte sind somit die Bits in der Datenschnittstelle antsprechend ihrem Wort in Reihe, und in ähnlicher Weise ist in Zugriff zu allen Bits eines Wortes das Wort in der richtigen Bit-Reihenfolge in der Datenschnittstelle.
Beim Zugriff an einem Bit aller Worte sind somit die Bits in der Datenschnittstelle antsprechend ihrem Wort in Reihe, und in ähnlicher Weise ist in Zugriff zu allen Bits eines Wortes das Wort in der richtigen Bit-Reihenfolge in der Datenschnittstelle.
Das rvicnrfach-Zügftffsfeid kann auch in gerüischi-Gfieniierier Betriebsart arbeiten, d. h., es ksnn ausgewählte =
Bits ausgewählter Worte in Zugriff nehmen. Ein bit-orientierter Zugriff erfordert xk = yk für alle k. In ähnlicher jj
Weise erfordert ein wort-orientierter Zugriff X1 = y, für alle k. Wenn bei einigen xk = yk und bei einigen xk = yt
gilt, kommen einige Bits einiger Worte in Zugriff.
Die Regel für die Verbindung der Adressen- und der Feldauswahlleitung zeigt, daß der Modul Ai'bei XM ®
YM adressiert ist. Dies wählt das Bit B = XM Θ YM des Wortes W = B θ M = XM ® YM® M = XM ® YM.
Dann folgt, wenn bei einigen A·, Jf4 = yk ist, daß bk = xk unabhängig von mk ist. Wenn bei einigen k, xk = yA ist,
folgt, daß wk = xk und wk unabhängig von mk ist. Somit bezieht sich jedes xk entweder auf einen Bitadressenin- g
dex oder auf einen Wortadressenindex, je nach dem, ob yk = xk oder yk = Xk.
Im Mehrfach-Zugriffsfeld empfangen die Auswahlleitungen .Ydie gemeinsame Feldadresse, eine Wortadresse
oder eine Bitadresse je nach dem Zustand der y-Auswahlleitungen Y. Die Betriebsart, bit-orientiert oder wortorientiert,
hängt somit von der Beziehung zwischen Λ' und Y ab. Mit Y= X ® S hängt die Betriebsart vom §j
Zustand von Sab. Wenn alle sk = 0, ist die Betriebsart bit-orientiert (Y= X). Wenn alle sk = 1, ist die Betriebsart |
wort-orientiert (Y = Y). Wenn fiiiir einige sk = 0 und für einige sk = 1 gilt ist die Betriebsart gemischt (yk = xk für
einige k und yk = xk für andere ,t)·
Die Feldauswahlleitungen werden, wie Fig. 8 zeigt, von zwei n-bit-Registern beeinflußt. Ein gemeinsames
Feldadressenregister setzt den Zustand des χ Feldauswahlleiiungen. Die arbeitsweise wird dann durch den
Zustand des Zugriffsart-Registeirs bestimmt, dessen Ausgangssignale zu denen des gemeinesamen Feldadressenregisters
modulo-2-addiert werden, um den Zustand der y-Feldauswahlleitungen einzustellen.
Die allgemeine Zugriffsregel ist somit die, daß der Modul M die Adresse XM ® YM empfangt. Dies bringt das
Bit XM ® YMdes Wortes XM © YMim Zugriff. Es folgt dann, daß beim Arbeiten in einer5-Betriebsart an einer
gemeinsamen Feldadresse Λ'der Modul Aibei XM ® (X ® S)M = XQSMin Zugriff gelangt. Durch die Speichcrregel
ist dies das Bit X®SM de«; Wortes X® SM ® M = X®SM. Je nach den Inhalten des Zugriffsartregistcrs
können verschiedene Kombinationen von Worten und Bits von Worten in Zugriff gelangen. Wenn bei einer ganzen
Zahly, mit 1 <j < n-1, sk = 0 für alle k
>j und sk = 1 für alle k<j ist, dann istyk = xk für alle k
>j (bitorientiert) undyk = xk für alle k
<j (wort-orientiert). Dies ergibt, daß die oberen n-j Indizes der Bit-Adressen
und die unteren,/ Indizes der Wortadressen in bezug auf M konstant sind. Die unteren./ Indizes der Bit-Adressen
und die oberen η -j Indizes der Wortadressen durchlaufen dann alle möglichen Kombinationen von 0 bis !,wenn
M variiert. Folglich kommen 2' Bits von 2"'J Worten ir>
Zugriff. Der in Zugriff befindliche Satz von 2/ Bits ist folgerichtig,
der Satz von 2"'J Worten jedoch nicht. Aber die ersten y Bits von jedem 2Men Wort sind in Zugriff. Ein
Beispiel dieser Zugriffsart fur ein. Feld von 256 Worten zu 256 Bits ist in Fi g. 9 gezeigt. In diesem Beisniel seiy =
5 und λ = 8. Die Inhalte des gemeinsamen Feldadressenregisters seien durch die Buchstaben α bis h bezeichnet,
die eine binäre Zahl darstelleil. Durch Anwenden der Formeln B = J Θ SA/und W = XΦ SM für alle Mgelangen
die ersten 32 (=25) Bits von jedem 32sten Wort in Zugriff.
Selbstverständlich ist die.häufigstc gemischt-orientierte Betriebsart die beschriebene, nämlich mit den ersten
2' folgerichtigen Bits von jedem 2Men Wort. Eine Unzahl Kombinationen von Worten und Bits von Worten kann
jedoch in Zugriff sein. Die Grundregel ist die, daß, wenn diie Bitindizes variieren, die Wortindizes konstant bleiben,
und umgekehrt, wenn die Wortindizes variieren, die Bitindizes konstant bleiben, sk = Ϊ bleibt wk konstant
und variiert bk mit M- Eine verallgemeinerte Form eines gemischt-orientierten Zugriffs für eiaen Speicher vor?
256 Worten zu 256 Bits ist in Fig. 10 gezeigt.
Auch in der gemischt-orientierten Betriebsart befinden sich die Worte und Bits von Worten nicht in Reihe.
Wenn die Daten jeden Speichermoduls M in eine einheitlich Stellung P - X ® M in der Datenschnittstelle
gebracht sind, sind die Worte und Bits von Worten in Reihe. Mit P = X © Λ/gilt M = A" Θ Pund enthält die Stellung
P in der Datenschnittstelle das Bit [X © S (X Φ P)] des Wortes [X®5(X® P)], d. h. das Bit (SX Φ 5P) des
Wortes (SX © SP) ist. Die Permutationsschaltung genügt s;omit dem Wunsch, daß, wenn ein folgerichtiger Satz
von Bits eines Wortes im Zugriff ist, die Bits in der Daterschnittstelle in der Reihenfolge erscheinen. Wenn 2'
Bits jedes 2'-ten Wortes im Zugriff sind, sind die 2' Bits jides Wortes in derselben Reihenfolge in der Datenschnittstelle
wie im Speicherwort. Die Gruppen von Ί Bits erscheinen auch in derselben Reihenfolge in der
Datenschnittstelle wie die Worte, aus denen die Gruppen von H Bits stammen.
Ganz allgemein kann dann bei 2" Festkörperspeichermodulen mit wahlfreiem Zugriff und jeweils 2" Bits ein
Mehrfach-Zugriffsfeid gebildet werden mil 2" vvurieu ^u 2" Bits piu Wort. Es ciuiögiieb' einen gleichzeitigen
Zugriff (zum Lesen oder Schreiben) zu einem Bit aller Worte, zu allen Bits eines Wortes ot, jr zu bestimmten Sätzen
von 2' ii'tis jedes 2MCn Wortes. Zum üblichen Adressieren können zwei n-Bit-Register vorgesehen sein. Ein
gemeinsames Feldadressenregister liefert die Adresse für die ,IT Feldauswahlleitungen und ein Zugriffsregister,
mil S, bestimmt die Betriebsart des Feldes. Wenn alle sk = 0 sind, kommt ein Bit aller Worte in Zugriff. Wenn alle
sk = 1 sind, kommen alle Bits eines Worts in Zugriff. Wenn einige sk = 1 und einige sk = 0 sind, kommen Teile
von Worten in Zugriff. Eine Schaltung permutiert die Lese-· und Schreibdaten, damit sie eine folgerichtige Reihenfolge
an der Datenschnittstelle haben. Diese Schaltung wird von dem gemeinsamen Feldadressenregister so
's gesteuert, daß die Daten-Reihenfolge nur von der Zugriffsart, den Inhalten des Zugriffsregisters, abhängt.
ϊ Es gibt auch andere Vorgehensweisen, durch die Mehrfach-Zugriffsfeld erreicht werden kann. Eine solche ist
* das Bestimmen eines unterscJ. iedlichen Speichermusters durch Stürzen des Wortindexvektors von einem Ende
zum anderen, d. !.Transportieren von W = (wn.uw„-2,...,wuv!0)zu W= (κ·0, (vb..., w„_2, h>„.,). Dies ergibt nicht
mehr als eine neue Bezeichnung der Worte. Es gibt jedoch dort zwei Hauptunterschiede bei dieser Anordnung.
Durch Definition ist W= M® B. Dies ergibt für bit-oriemtierten Zugriff, bei dem X=Y=B, daß die Datenschnittstellen-Stellung
P= X®M = BQM= W Das heiJßt, daß bei bit-orientiertem Zugriff in der Datenschnittstelle
der im Zugriff befindlichen Bits die Daten in umgekehrter Reihenfolge zu den Worten im Zugriff
sind,d. h.p; = iv„ ι k. Bei wort-orientiertemZugriffbesl:eht dieses Problem nicht. Diese andere Feldanordnung
erweist sich als besonders wirkungsvoll bei gemischt-orientierter Betriebsart. Hier ist es möglich, folgerichtige
Sätze von Bits von folgerichtigen Sätzen von Worten zu erhalten. Re|_die$er Anordnung befindet sich der Modul
M bei XM ® YM in Zugriff, was das Bit X Φ SMjles Wertes ~X + S/t/ausgewählt. Die Stellung P in der Datenschnittstelle
enthält das Bit SX®SPdes Wortes SX © SP. Wenn nun für die Zahly", nit 1
<j < n-l, sk = 0 für alle A: >y, wird bk = xk undivs = x„-\-k ©m,,-!-* füralle/c>./',ui:idfürit = 1 für alle A;
<y, wird 6* = xk ®nkund
wk = x„_i-i für alle k<j. Dies ergibt, daß die oberen n-j Bit-Indizes und die oberen j Wort-Indizes von M
unabhängig sind. Die unteren./ Bit-Indizes und die unteren n-j Wort-Indizes variieren mit M und erhalten alle
möglichen Kombinationen von Nullen und Einsen. Somit befinden sich Ύ Bits von 2"'J Worten im Zugriff. Alle
2' Bits sind folgerichtig ebenso die 2"'J Worte.
Die Module, die Bits in jedem Modul, die Worte und die Bits injedem Wort können mit binären Vektoren indiziert
werden. Das Speichermuster könnte durch Beziehen jedeir Komponente des Modulindexvektors auf entsprechende
Komponenten in den Wortindexvektoren und dien Bitindexvektoren abgeleitet werden. Ein
allgemeines Mehrfach-Begriffsfeld mit /V Worten zu N Bits kann durch Verwenden von N Speichermodulen
aufgebaut werden, von denen jeder N Bit enthält. Dieses allgemeinere Feld könnte dadurch beschrieben werden,
daß andere ganze Zahlen außer 2 die Wurzeln der Vektorenkomponenten werden. Zum Zweck der so
Beschreibung sei Z = (z„-,, z„-2,..., zu At) ein Satz von n, nicht notwendigerweise einheitlichen, ganzen Zahlen,
mit η > 1 und zk a 2 für alle k.
B-I
Ferner sei N = TC zk
und seien die N Module, die N Bits pro Modul, die N Speidierworte und die N Bits pro Speicherwort jeweils mit
einem Vektor aus η ganze Zahlen indiziert, (/„_,, /„_2,..., h, 'o), mit 0<4<ζλ - 1 fürO
<k< n-l. Fig. 11 zeigt die Entwicklung der Werte der Komponenten eines Index / eines //-mal-iV-Mehrfach-Zugriffsfeldes, mit
N = 30. Es seien Z0 = 2, z\ =3 und z2 = 5. Dann ist η = 3. Ein Index / kann dann als eü " 'rtor von η (3) ganzen
Zahlen ausgedrückt werden. Da 0 < ik < zk -1, können die Komponente I0 Werte von 0 ο ^er 1, /2 Werte von 0,1
oder 2 und /3 Werte von 0,1,2,3 oder 4 haben. Der Wert sines Index I kann durch Summieren der Produkte der
verschiedenen Komponenten (ik) multipliziert mit dem Gruppierungsfaktor dieser Komponente gefunden werden.
Gemäß F ig. 11 erscheinen /0 in Einer-GnipperuO, LCI. 1 usw., Λ in Zweier-Gruppen: 00,11.22,00 usw.. und
i2 in Sechser-Gruppen: 000000,111111,222222 usw. Desiäalb besitzen /0 einen Gruppierungsfaktor 1, ix einen
Gruppierungsfaktor von 2 und /2 einen Gruppierungsfaktor von 6. Für den Dezimalwert eines Index / ist somit
Idrzinm! = 6 I2 + 2 /| + Z0.
Bei einem Mehrfach-Zugriffsfeld mit N Worten mal N Bits wird die folgende Datenspeicherregel beachtet: Bit
B = (ö„_i, bn-.2, ■■·, bu ba) des Wortes W = (w„.u w„_2,..., W1, W0) ist in dem Bit B des Moduls M = (6„_, Qw„-U
Z>„_2 Θ w„_2,..., O1 Θ «ί, hg Θ w0) = B Θ ^gespeichert, worin bk Θ wk die Differenz zwischen bk und wk modulo die
Wurzel zk bedeutet und eine ganze Zahl von 6 bis zk-\ ist In ähnlicher Weise ist Bit B des Moduls M das Bit B des
Wortes W = BBM. Mit zk = 2 iur alle A, wird N = 2" und sind die Daten in demselben Muster wie im Feld mit 2"
Worten zu 2" Bits im Speicher, wie bereits beschrieben, gespeichert
Die Verbindungen der Feldauswahlleitungen und der Moduladressenleitungen in einem N-mal-N-Mehrfach-Zugriffsfeld
sind ganz einheitlich. Der Satz der Adressenleitungen jedes Moduls ist in η Untersätze unterteilt,
die einer bestimmten Komponente bk des Bitadressenvektors B zugeordnet sind. Zum Adressieren des Bit B des
Moduls wird somit der Untersatz k der Adressenleitungen in einen bk entsprechenden Zustand gesetzt, und dieser
Zustand ist von anderen Komponenten von B unabhängig. Da bk = mk-wk, kann bk einen Wert zwischen 0
und zj-1 annehmen, d. h., zk verschiedene Werte haben. Wenn die Adressenleitungen binäre Signale empfangen
sollen, sind mindestens logj(zt) Leitungen im Untersatz K zum Behandeln aller möglichen Zustände von zk
notwendig.
<i-1
Im ganzen Speicher befinden sich ^ zk Sätze der Feldauswahlleitungen. Diese Sätze sind mit xk-] bezeich-
t=o
net, wobei A alle Werte von O bis η - 1 annehmen kann und für ein bestimmtes k alle Werte von O bis zk -1 annehmen
kann. Jeder Satz xk , besitzt mindestens log2 (zt) Leitungen und besitzt somit dieselben zk möglichen
Zustände, die der Untersatz k der Adressenleitungen eines Moduls besitzen kann.
Jeder der η Untersätze der Adressenleitungen eines Moduls liegt an einem Satz der Feldauswahlleitungen
nach folgender iRfcgel: Der Untersatz k der Adrejsenleitungen des Moduls Mliegt am Satzλ*^ der Feldauswahlleitungen,
worin mk die k-le Komponente von M ist.
F i g. 11 zeigt auch, daß N/zk der / Indizes dieselbe Komponente ik am A-ten Platz ihres Adressenvektors haben.
F i g. 11 zeigt auch, daß N/zk der / Indizes dieselbe Komponente ik am A-ten Platz ihres Adressenvektors haben.
/0 ist also eine N ull oder eine Eins in jedem von 15 (30/2) der /. In ähnlicher Weise ist Z1 eine Null, Eins oder Zwei
in jedem von 10 (30/3) der/, und ist /2 eine 0,1,2,3 oder 4 in jedem von 6 (30/5) der /. Es folgt dann, daß N/zk der
Module dieselbe Komponente mk am Α-ten Platz ihrer Adressenvektoren besitzen. Der Satz xk mjt der Auswahl-Leitungen
liegt somit an N/zk Modulen. Wenn zk = 2 für alle A:, wird somit N = 2" und werden die Feldauswahlleitungssätze
zu xk0 und xk ,, was den Leitungen xk und yk in der vorangegangenen Beschreibung des 2"-mal-2"-Mehrfach-Zugrifisföldes
entspricht.
Die bit-orientierte Betriebsart erfordert, daß alle Module an der Adresse B in Zugriff stehen und das Bit
gesucht wird. Dies geschieht, wenn für alle k und alle mk der Zustand des Satzes xKmk der Feldauswahlleitungen
auf bk gesetzt wiird. Jeder Modul steht dann mit dem Bit B des Speicherwortes W = BQMm Zugriff. Das B aller
Worte kommt dann in Zugriff.
Bei wort-orientiertem Zugriff besteht die Speicherregel W=BQM. Alle Bits eines Wortes W können in
Zugriff kommen, wenn Tür alle A und alle mk der Zustand des Satzes xkJ„K der Fcldauswahlleitungen auf wk © mk
gesetzt ist (worin ©die Addition modulo zk bedeutet). Nun befindet sich jeder Modul in Zugriff mit dem Bit
,. (WQM) des Wortes (BQ M) = WQMQM= W Alle Bits des Worts W befinden sich also in ZugrilT.
Für das Arbeiten mit gemischt-orientiertem Zugriff besitzen die Sätze xkmk bei bit-orientiertem Zugrifidcnselben
Zustand, der bk für alle k entspripht Bei wort-orientiertem Zugriff besitzen die Sätze xkmk verschiedene
Zustände wk © mk für alle k. Für die gemischt-orientierte Betriebsart ist es dann notwendig, daß manche Sätze
xkmk denselben Zustand haben, während andere Sätze xkmk verschiedene Zustände aufweisen. Dies geschieht
dadurch, daß ein n-Bit-Binärvektor Sden Zustand derxkmk -Sätze bestimmt. Wenn nun füralle k die Sätze xk0 der
Feldauswahlleitungen die gemeinsamen Feldadressenleitungen sein sollen, dann kann die bit- oder wort-orientierte
Betriebsart dadurch bestimmt werden, daß der Zustand der xk „,-Leitungen gleich dem Zustand von xk0 Φ
skmk ist. Mit sk = 0 haben die Sätze xkmt für alle mk denselben Zustand. Mit sk = 1 haben die Sätze xkmk für alle
mk verschiedene Zustände. Aus dem Zustand der xkmk Leitungen und der Speicherregel W = B θ M ist zu erkennen,
daß jeder Modul M mit dem Bit (x„_, 0 θ j„-, m„. u x„2 © s„-2m„-2, ■ ■ ·, x\ ο ® ^im · -"b.o ® ^"O) des Wortes
[^„.ι0Θ(5η_ι θ 1) /«„-,, χ,.,.0Φ(ν?θί) m„-2,.., XXS1Q(S^ Q 1) /π,^ο.0©(ίο θ 1) m0] in Zugriff steht.
Aus den Ausdrücken für Bit und Wort ist zu erkennen, daß bei sA = 0 für manche A- dann, wenn mk durch die
Bereiche 0 bis zk - 1 geht, die Komponente A- des Bitadressenvektors fest bei (xk 0) bleibt und die Komponente k
des Wortadressenvektors durch den Bereich 0 bis zk - 1 geht. In gleicher Weise bleibt bei sk = 1 für manche A
dann, wenn mk durch den Bereich 0 bis zk - 1 geht die Komponente k des Wortadressenvektors fest bei (jc, 0) und
geht die Komponente A des Bitadressenvektors durch alle Werte. Der Speicher befindet sich somit an PBits aus
jedem von Q Worten in Zugriff, wobei/3= π zk und Q = η zk ist. Welche (A: 54 = I)(A: s, = 0) Bits welcher Worte
in Zugriff kommen, wird durch die Auswahl an den gemeinsamen Adressenauswahlleitungen xk 0 bestimmt.
Das Bit öder Worte wird ausgewählt, wenn O1 = xk n, wo auch immer jt = 0, und das Wort W wird gewählt, wenn
Wi = xkji, wo auch immer s, - 1.
Wenn eine ganze Zahl /. mit I *■ j
< η - 1, so gewählt ist, daß sk = 0 für alle A ■>
/und 5» = I iüraüe A
<j, dann
6Ö j-i «-1
werden/*= Tl sk und Q = TC sk. Der Speicher kommt dann in Zugriff mit einem Satz von P folgerichtigen Bits
* - 0 k'j
jedes F-ten Wortes, ähnlich wie es in Verbindung mit dem Zugriff bei 2"-mal-2n-Mehrfach-ZugrilTsfeld beschrieben
worden ist.
Es ist zu erkennen, daß bei N Speichermodulen mit wahlfreiem Zugriffmitje N Bit ein Mehrfach-ZugrilTsfeld
mit N Worten zu N Bits pro Wort aufgebaut werden kann. N muß zum Produkt von η Faktoren z„., bis za gemacht
werden, mit η < 1. Die Adressenleitungen eines jeden Moduls müssen ebenfalls so sein, daß sie in η Sätze aufgeteilt
werden können, bei die Anzahl der möglichen binären Zustände der Leitungen im Satz A mindestens zk ist.
Die Beschreibung des Mehrfach-Zugriffsfeldes bezog sich bisher auf quadratische Felder, d. h. die Anzahl der
Bits in jedem Wort und die Anzahl der Speicherbits, die gleichzeitig in Zugriff kommen können, sind gleich der
Quadratwurzel der Gesamtzahl der im Feld gespeicherten Bits.
Ein nicht-quadratisches Mehrfach-Zugriffsield wird als »unterquadratisch« bezeichnet, wenn die Anzahl der
gleichzeitig zugreifbaren Bits kleiner als die Quadratwurzel der Anzahl der gespeicherten Bits ist. Ein !speicher s
wird als »über-quadratisch« bezeichnet, wenn die Bitzahl, die gleichzeitig in Zugriff kommen kann, größer als
die Quadratwurzel der Anzahl der gespeicherten Bits ist. Bei einem Mehrfach-Zugriffsfeld können die Bedeutungen
von »Worten« und »Bits« untereinander vertauscht werden: ein yV-Wort/M-Bit-Mehrfach-Zuüriffsfeld
kann auch ein AZ-Wort/ZV-Mehrfach-ZugriiiTsfeld sein, wobei ein bit-orientierter Zugriff in dem einen Feld ein
wort-orientierter Zugriff in anderen ist und umgekehrt. Deshalb sollen nur nicht-quadratische: Felder
beschrieben werden, bei denen die Anzahl der Bits pro Wort kleiner als die Anzahl der Worte ist. Durch Vertäu- *
sehen der Bedeutungen »Bits« und »Worte« in der Beschreibung kann diese gleich gut für Mehrfach-Zugriffsfelder
verwendet werden, bei denen die Anzahl der Bits pro Wort größer als die Anzahl der Worte ist. Ip der
Beschreibung wird auch angenommen, daß die Anzahl der Worte ein ganzzahliges Vielfaches der Anzahl der
Bits pro Wort ist Die gilt, da die Speichergröße gewöhnlich so eingestellt werden kann.
Ein Unter-Quadratfeld von N Worten und M Bits pro Wort ermöglicht den gleichzeitigen Zugriff zu Aider NM
gespeicherten Bits, wobei N>M ist. Da ein gleichzeitiger Zugriff zu nur M Bits möglich ist, wird ein bit-oritntierter
Zugriff nur zu einem Bit aus jedem der M Worte und nicht aus allen N Worten erfolgen. Die Merkmale für
Mehrfach-Zugriff sind notwendig, um einen bit-orientierten Zugriff zu allen Worten zu ermöglichem.
Da die AnTahl der Worte als gan?zahlige.s Vielfaches der Anzahl der Bits pro Wort angenommen worden ist,
ergibt sich N = qM, wobei q eine ganze Zahl und größer als 1 ist. Ein Mehrfach-Zugriffsfeld kann dann aus M
Speichermodulen mit wahlfreiem Zugriff und mit je W Bits aufgebaut werden. Die N Worte werden in q Gruppen
von je M Worten geteilt. Effektiv ergeben sich dann q Mehrfach-Zugriffsfelder mit M Worten zu M Bits, die
gespeichert werden und so in Zugriff gelangen. Jeder Speichermodul besitzt N/q Bits in jedem der q Quadratfelder.
F i g. 12 zeigt die Teilung eines nicht-quadratischen Feldes in q Quadratfelder, wobei q = 3. Manche Adressenleitungen
jedes Moduls dienen zum Spezifizieren, welche aus den q Gruppen ausgewählt ist, und die anderen
Adressenleitungen spezifizieren, welches Wort der gewählten Gruppe in Zugriff steht. Die Adressenleitungen
eines jeden Moduls, die bestimmen, welche Gruppe ausgewählt ist, werden parallel aus einer oder mehreren
Gruppenauswahlleitungen genommen. Andere Adressenleitungen eines jeden Moduls liegen in gleicher
Anordnung wie für einen Speicher mit M Worten zu M Bits. Fig. 13 zeigt die Adressenverbindungen für ein 30 f
Unter-Quadratfeld mit acht Worten zu vier Bits pro Wort, das mit 2" Bit-Speichermodulen aufgebaut ist. Die
Gruppenauswahlleitung führt zur Adressenleitung a2 eines jeden Speichermoduls und die A'-K-Feldauswahllei- ·
tungci. folgen der allgemein beschriebenen Regel. Wenn die Gruppenauswahlleitungen auf logischer Null liegt, m
können die niedrigstwertigen Bits jedes der vier Module in Zugriff kommen. Es ist somit ein Speicherfeld mit ~t
vier Worten zu vier Bits pro Wort erzeugt worden. Wenn sich die Gruppenauswahlleitung auf logischer Eins 35 I
befindet, können die vier höchstwertigen Bits jedes Moduls in Zugriff kommen; sie erzeugen somit ein anderes
Speicherfeld mit vier Worten zu vier Bits pro Wort. Hierbei ist q = 2 und das Mehrfach-Zugriffsfeld arbeitet ähnlich
q Feldern mit M Worten zu M Bits, wobei Zugriff gleichzeitig zu einem Feld erfolgt. Eine Auswahlleitung
wählt, welches Feld in Zugriff kommen soll, und die anderen Auswahlleitungen dienen für den Zugriff zu einem
Bit alier Worte im Feld, zu allen Bits eines Wortes im Feld oder zu einigen Bits einiger Worte im Feld.
Ein Über-Quadrat-Speicher aus N Worten und M Bits pro Wort ermöglicht einen gleichzeitigen Zugriff zu /V
der MN gespeicherten Bits, wobei N > M. Bei N = qM, wobei q eine ganze Zahl größer als 1 ist, kann ein Mehrfach-Zugriffsfeld
aus /V/VZ-Bit-Modulen aufgebaut werden. Fig. 14 zeigt den Aufbau eines Über-Quadratfeldes
mit M = 2, N = 8 und q = 4. Der Aufbau erfolgt durch folgen derselben Schaltungs- und Datenspeicherregel wie
für jedes Mehrfach-Zugriffsfeld. Da es q-rniü soviel Worte und Module wie Bits gibt, sind die Module in Giuppen
von q gruppiert. Alle Module in der Gruppe besitzen dieselben Schaltverbindungen.
Fig. 14a zeigt, wie dies beim Feld bei Beachtung der Verwendung von 2"-Bit-Speichermodulengeschieht. Die
Module 000, 010, 100 und 110 ergeben eine Gruppe, während die Module 001, 011, 105 und 111 eine andere
ergeben. F i g. 14b zeigt das Speichermuster für das Feld und bezieht die Worte und die Bits in jedem Wert auf die
Module, aus denen die Gruppe besteht. Beispielsweise enthalten das Bit 0 des Moduls (011) das Bit 0 des Wortes
(011) und das Bit 1 desModulsj(011)dasBit 1 des Wortes (010). Nach den Fig. 14a und 14b kommen bei X = Y
ein Bit aller Worte und bei X = V alle Bits von q Worten in Zugriff. Dieser Speicher arbeitet somit weitgehend für
ein Speicher mit M Worten zu M Bits, ausgenommen anstelle jedes Bits an der Schnittstelle. Dort tritt eine
Gruppe von q Bits auf. Eine Gruppe von q BiIs enthält ein Bit von q Worten. Bei bit-orientiertem ZugrilTerfolgt
dieser zu einem Bit aller N Worte. Bei wort-orientiertem Zugriff erfolgt dieser zu allen M Bits jedes von q Worten.
Wenn das Feld der Speicherformel M = B Θ Wfolgen sollte, kann ein wort-orientierter Zugriff an allen Bits von q
aufeinanderfolgenden Worten erfolgen. Wenn das Feld der Formel M = B® Wnach Fig. 14b folgt, erfolgt der
Zugriff in Gruppen von q zu allen Bits jedes ΛΖ-ten Wortes.
Obwohl in der vorhergehenden Beschreibung der Unter-Quadrat- und der Über-Quadrat-Felder auch der allgemeinen
Fall von Feldern mit N- Worten zu M Bits umfaßt ist, wobei die Speichermodule von der im FaJl von N
Worten zu /V1 Bits-beschriebene Art seinwürden; ergibt sich auswiesen Beispielen, daß jedes dieser Felder aus
den 2"-Bit-Speichermodulen bestehen kaiin, wie sie in Verbindung mit dem Feld mit 2" Worten zu.;»" Bits
beschrieben worden sind. Wenn in der obigen Beschreibung des Unter-Quadrats N - 2" und M = q2", worin q
ein ganzzahliger Faktor von N ist, und wenn in der obigen Über-Quadrat-Beschreibung M - 2" und N = q1",
worin q ein ganzzahliger Faktor von M ist, dann umfassen die Beschreibungen eindeutig die besonderen Fälle 65 g
dieser Felder, die aus 2"-Bit-Speichermodulen bestehen. I
Es wurde gezeigt, daß Speicherfelder für Digital-Computer so aufgebaut sein können, daß zu den Spei cherbits
der Felder in einer von drei verschiedenen Arten Zugriff erfolgen kann. Solche Felder können allgemein aus
codierten Speichermodulen bestehen. Im aligemeinen werden solche Felder aus adressenleitungscodierten
binären !"-Bit-Festkörperspeichermodulen aufgebaut sein. Solche Felder müssen nicht quadratisch sein, sondern
können auch so aufgebaut sein, daß ein gleichzeitiger Zugriff für entweder weniger als die Quadratwurzel
der Gesamtzahl gespeicherter Bits (Unter-Quadrat) oder zu mehr als die Quadratwurzel der Gesamtzahl der
gespeicherten Bits {Über-Quadrat) erfolgt. Im Fall sowohl des Quadrats, des Unter-Quadrats als auch des ÜberQuadrats
kann Zugriff für dem Speicherbit des Feldsystems in jeder der drei verschiedenen Arten erfolgen.
Hierzu 4 Blatt Zeichnungen
10
Claims (5)
1. Festkörperspeicher mit Mehrfachzugriff unter Verwendung von Speichermodulen mit codierten Adressenleitungen,
von denen jeder Syeichermodul Datenspeicherbit und diesen zugeordnete Adressenleitungen
besitzt, wodurch der Zugriff zu jedem Datenspeicherbit erzielt werden kann, ge ke nnze i chnet durch 2"
Speichermodule mit codierten Adressenleitungen, wobei jeder Speichermodul 2" Datenspeicherbitbeinhaltet
und π Adressenleitungen aufweist und wobei die Speichermodule mit M Binärvektoren aus π Elementen
und die Adressenleitungen durch ganze Zahlen fortlaufend indiziert sind,
durch einen ersten Satz von π Feldauswahlleitungen, die mit den gleichen ganzen Zahlen fortlaufend indiziert sind wie die Adressenleitungen, wobei die fc-te Feldauswahlleitung des ersten Satzes mit der A:-ten Adressunleitung aller Speichermoduie verbunden ist, deren k-tes Element des Binärvektors M gleich Null ist und k iüne ganze Zahl zwischen 0 und einschließlich n-1 ist, und
durch einen ersten Satz von π Feldauswahlleitungen, die mit den gleichen ganzen Zahlen fortlaufend indiziert sind wie die Adressenleitungen, wobei die fc-te Feldauswahlleitung des ersten Satzes mit der A:-ten Adressunleitung aller Speichermoduie verbunden ist, deren k-tes Element des Binärvektors M gleich Null ist und k iüne ganze Zahl zwischen 0 und einschließlich n-1 ist, und
durch e inen zweiten Satz von η Feldauswahlleitungen, die mit den gleichen galgen Zahlen fortlaufend indiziert
sind wie die Adressenleitungen, wobei die fc-te Feldauswahlleitung des zweiten Satzes mit der k-ten
Adressenleitung aller Speichermodule verbunden ist, deren &-tes Element des Binärvektors M gleich Eins ist
und k eine ganze Zahl zwischen 0 und einschließlich n-1 ist
2. Speicherfeld mit Mehrfachzugriff nach Anspruch 1, gekennzeichnet durch eine erste und zweite Schaltung,
die jeweils mit den ersten bzw. zweiten Sätzen der Feldauswahlleitungen zum Einstellen der Zustände
der angeschlossenen Speichermodul-Adressenleitungen verbunden sind.
3. Sp*käerfeld nach Anspruch 2, dadurch gekennzeichnet, daß erste und zweite Schaltung jeweils erste
bzw. zweite Digitalregister aufweisen.
4. Spiiicherfeld nach Anspruch 2, dadurch gekennzeichnet, daß eine dritte Schaltung zwischen der zweiten
Schaltung und dem zweiten Satz der Feldauswah'leitungen vorgesehen ist, wobei die dritte Schaltung am
Ausgang von erster Schaltung und zweiter Schaltung liegt und deren Ausgangssignale empfangt und ein sich
ergebendes Ausgangssignal an den zweiten Satz der Feldauswahlleitungen abgibt.
5. Speicherfeld nach Anspruch 4, dadurch gekennzeichnet, daß die erste .und zweite Schaltung Binärlogik-Register
und die dritte Schaltung mehrere Antivalenz-Funktions-Gatter aufweisen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00253388A US3800289A (en) | 1972-05-15 | 1972-05-15 | Multi-dimensional access solid state memory |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2324731A1 DE2324731A1 (de) | 1973-11-29 |
DE2324731C2 true DE2324731C2 (de) | 1985-08-14 |
Family
ID=22960068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2324731A Expired DE2324731C2 (de) | 1972-05-15 | 1973-05-14 | Festkörperspeicher mit Mehrfachzugriff |
Country Status (12)
Country | Link |
---|---|
US (1) | US3800289A (de) |
JP (1) | JPS5640911B2 (de) |
AU (1) | AU474465B2 (de) |
BE (1) | BE799570A (de) |
CA (1) | CA983174A (de) |
CH (1) | CH582402A5 (de) |
DE (1) | DE2324731C2 (de) |
FR (1) | FR2184792B1 (de) |
GB (1) | GB1423397A (de) |
IT (1) | IT984997B (de) |
NL (1) | NL176719C (de) |
SE (1) | SE394338B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2347387A1 (de) * | 1972-09-25 | 1974-03-28 | Goodyear Aerospace Corp | Permutationsschaltung |
DE3530178C1 (de) * | 1985-08-23 | 1986-12-18 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Ablegen oder Auslesen von digitalisierten Bildpunkten eines zweidimensionalen Digitalbildes in einen bzw. aus einem Bildspeicher und Schaltungsanordnung zur Durchführung des Verfahrens |
DE3628286A1 (de) * | 1986-08-20 | 1988-02-25 | Staerk Juergen Dipl Ing Dipl I | Prozessor mit integriertem speicher |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936806A (en) * | 1972-07-12 | 1976-02-03 | Goodyear Aerospace Corporation | Solid state associative processor organization |
JPS5093304A (de) * | 1973-12-19 | 1975-07-25 | ||
JPS5215210A (en) * | 1975-07-25 | 1977-02-04 | Meisei Electric Co Ltd | Night call service system |
JPS5216935A (en) * | 1975-07-30 | 1977-02-08 | Hitachi Ltd | Memory system |
JPS5812605B2 (ja) * | 1977-06-29 | 1983-03-09 | 株式会社東芝 | デ−タ処理装置 |
FR2420167B1 (fr) * | 1978-03-14 | 1985-10-04 | Constr Telephoniques | Systeme de manipulation de champs d'elements binaires |
DE3017027A1 (de) * | 1980-05-02 | 1983-01-20 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zum speichern von signalen |
US4449199A (en) * | 1980-11-12 | 1984-05-15 | Diasonics Cardio/Imaging, Inc. | Ultrasound scan conversion and memory system |
US4460958A (en) * | 1981-01-26 | 1984-07-17 | Rca Corporation | Window-scanned memory |
JPS58128078A (ja) * | 1982-01-27 | 1983-07-30 | Dainippon Screen Mfg Co Ltd | メモリ装置の構成方法 |
GB2123998B (en) * | 1982-07-21 | 1986-10-22 | Marconi Avionics | Data memory arrangment |
EP0114852B1 (de) * | 1982-07-21 | 1987-11-11 | Gec-Marconi Limited | Mehrdimensionales speicherzugriffssystem |
IT1153611B (it) * | 1982-11-04 | 1987-01-14 | Honeywell Inf Systems | Procedimento di mappatura della memoria in sistema di elaborazione dati |
US4727474A (en) * | 1983-02-18 | 1988-02-23 | Loral Corporation | Staging memory for massively parallel processor |
GB2165066B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
GB2164767B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
US4663742A (en) * | 1984-10-30 | 1987-05-05 | International Business Machines Corporation | Directory memory system having simultaneous write, compare and bypass capabilites |
US4587613A (en) * | 1985-02-21 | 1986-05-06 | Solid Controls, Inc. | Microprocessor control system with a bit/byte memory array |
US4670856A (en) * | 1985-03-07 | 1987-06-02 | Matsushita Electric Industrial Co., Ltd. | Data storage apparatus |
US4636990A (en) * | 1985-05-31 | 1987-01-13 | International Business Machines Corporation | Three state select circuit for use in a data processing system or the like |
JPS61294562A (ja) * | 1985-06-21 | 1986-12-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE3540753A1 (de) * | 1985-11-16 | 1986-04-24 | Oliver 7141 Benningen Bartels | Speicher fuer datenverarbeitungsanlagen |
US5111389A (en) * | 1987-10-29 | 1992-05-05 | International Business Machines Corporation | Aperiodic mapping system using power-of-two stride access to interleaved devices |
US5153843A (en) * | 1988-04-01 | 1992-10-06 | Loral Corporation | Layout of large multistage interconnection networks technical field |
US5148547A (en) * | 1988-04-08 | 1992-09-15 | Thinking Machines Corporation | Method and apparatus for interfacing bit-serial parallel processors to a coprocessor |
US4845669A (en) * | 1988-04-27 | 1989-07-04 | International Business Machines Corporation | Transporsable memory architecture |
JPH05506113A (ja) * | 1990-01-05 | 1993-09-02 | マスパー・コンピューター・コーポレイション | 並列プロセッサメモリシステム |
US5280474A (en) * | 1990-01-05 | 1994-01-18 | Maspar Computer Corporation | Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays |
US6002865A (en) * | 1992-05-28 | 1999-12-14 | Thomsen; Erik C. | Location structure for a multi-dimensional spreadsheet |
US20030002474A1 (en) * | 2001-03-21 | 2003-01-02 | Thomas Alexander | Multi-stream merge network for data width conversion and multiplexing |
US6754741B2 (en) | 2001-05-10 | 2004-06-22 | Pmc-Sierra, Inc. | Flexible FIFO system for interfacing between datapaths of variable length |
CA2356572A1 (en) | 2001-08-30 | 2003-02-28 | Heng Liao | Transmit virtual concatenation processor |
US9003165B2 (en) * | 2008-12-09 | 2015-04-07 | Shlomo Selim Rakib | Address generation unit using end point patterns to scan multi-dimensional data structures |
US11307977B2 (en) * | 2018-09-27 | 2022-04-19 | Intel Corporation | Technologies for direct matrix read and write operations |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3277449A (en) * | 1961-12-12 | 1966-10-04 | Shooman William | Orthogonal computer |
US3339181A (en) * | 1963-11-27 | 1967-08-29 | Martin Marietta Corp | Associative memory system for sequential retrieval of data |
US3350692A (en) * | 1964-07-06 | 1967-10-31 | Bell Telephone Labor Inc | Fast register control circuit |
US3374468A (en) * | 1964-12-23 | 1968-03-19 | Bell Telephone Labor Inc | Shift and rotate circuit for a data processor |
US3436737A (en) * | 1967-01-30 | 1969-04-01 | Sperry Rand Corp | Shift enable algorithm implementation means |
US3553651A (en) * | 1967-12-06 | 1971-01-05 | Singer General Precision | Memory storage system |
US3681763A (en) * | 1970-05-01 | 1972-08-01 | Cogar Corp | Semiconductor orthogonal memory systems |
US3665409A (en) * | 1970-06-18 | 1972-05-23 | Sanders Associates Inc | Signal translator |
-
1972
- 1972-05-15 US US00253388A patent/US3800289A/en not_active Expired - Lifetime
-
1973
- 1973-03-26 CA CA167,332A patent/CA983174A/en not_active Expired
- 1973-04-04 GB GB1617073A patent/GB1423397A/en not_active Expired
- 1973-04-11 AU AU54391/73A patent/AU474465B2/en not_active Expired
- 1973-05-09 IT IT49867/73A patent/IT984997B/it active
- 1973-05-11 NL NLAANVRAGE7306628,A patent/NL176719C/xx not_active IP Right Cessation
- 1973-05-14 FR FR7317320A patent/FR2184792B1/fr not_active Expired
- 1973-05-14 SE SE7306773A patent/SE394338B/xx unknown
- 1973-05-14 JP JP5347773A patent/JPS5640911B2/ja not_active Expired
- 1973-05-14 DE DE2324731A patent/DE2324731C2/de not_active Expired
- 1973-05-15 CH CH687973A patent/CH582402A5/xx not_active IP Right Cessation
- 1973-05-15 BE BE131144A patent/BE799570A/xx not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2347387A1 (de) * | 1972-09-25 | 1974-03-28 | Goodyear Aerospace Corp | Permutationsschaltung |
DE3530178C1 (de) * | 1985-08-23 | 1986-12-18 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Ablegen oder Auslesen von digitalisierten Bildpunkten eines zweidimensionalen Digitalbildes in einen bzw. aus einem Bildspeicher und Schaltungsanordnung zur Durchführung des Verfahrens |
DE3628286A1 (de) * | 1986-08-20 | 1988-02-25 | Staerk Juergen Dipl Ing Dipl I | Prozessor mit integriertem speicher |
Also Published As
Publication number | Publication date |
---|---|
SE394338B (sv) | 1977-06-20 |
CA983174A (en) | 1976-02-03 |
AU5439173A (en) | 1974-10-17 |
BE799570A (fr) | 1973-08-31 |
NL7306628A (de) | 1973-11-19 |
FR2184792B1 (de) | 1976-11-12 |
FR2184792A1 (de) | 1973-12-28 |
JPS4942244A (de) | 1974-04-20 |
DE2324731A1 (de) | 1973-11-29 |
JPS5640911B2 (de) | 1981-09-24 |
US3800289A (en) | 1974-03-26 |
AU474465B2 (en) | 1976-07-22 |
GB1423397A (en) | 1976-02-04 |
CH582402A5 (de) | 1976-11-30 |
NL176719C (nl) | 1985-05-17 |
IT984997B (it) | 1974-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2324731C2 (de) | Festkörperspeicher mit Mehrfachzugriff | |
DE3804938C2 (de) | Bildverarbeitungseinrichtung | |
DE2718849C2 (de) | Datenverarbeitungsanlage für Datenelemente einer Matrix aus M Speichermoduln und mit p Prozessoren | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE3132225C2 (de) | Einrichtung für die Adressierung gespeicherter Ergebniswerte bei einer schnellen Hadamard-Transformation | |
DE2347387A1 (de) | Permutationsschaltung | |
DE2259725C3 (de) | Funktionsspeicher aus assoziativen Zellen mit mindestens vier Zuständen | |
DE2747075A1 (de) | Bildspeicherung und -verarbeitung | |
DE2230103A1 (de) | Adressiereinrichtung fuer einen speicher | |
DE2637054A1 (de) | Steuervorrichtung fuer einen pufferspeicher | |
DE2744109C2 (de) | ||
DE3618136C2 (de) | ||
DE2758829C2 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE2310631B2 (de) | Speicherhierarchie fur ein Datenverarbeitungssystem | |
DE1449544A1 (de) | Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk | |
DE102020133878A1 (de) | Technologien für spaltenbasierte datenlayouts für geclusterte datensysteme | |
DE2527062B2 (de) | Anpassungsfähiger Adressendecodierer | |
DE2063199B2 (de) | Einrichtung zur Ausführung logischer Funktionen | |
DE2821110C2 (de) | Datenspeichereinrichtung | |
DE1524898C3 (de) | Datenspeicher mit direktem mehrdimensionalen Zugriff zur gleichzeitigen Entnahme mehrerer Wörter | |
DE2900586C2 (de) | Anordnung zum Decodieren von Codewörtern variabler Länge | |
DE2233193A1 (de) | Stapel-speichersystem | |
DE2306866C2 (de) | Dreidimensional adressierter Speicher | |
DE2121490C3 (de) | Orthogonaler Datenspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: MITSCHERLICH, H., DIPL.-ING. GUNSCHMANN, K., DIPL. |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |