DE3516222A1 - Halbleiterbauelement mit erhoehter oberflaechen-durchbruchsspannung - Google Patents
Halbleiterbauelement mit erhoehter oberflaechen-durchbruchsspannungInfo
- Publication number
- DE3516222A1 DE3516222A1 DE19853516222 DE3516222A DE3516222A1 DE 3516222 A1 DE3516222 A1 DE 3516222A1 DE 19853516222 DE19853516222 DE 19853516222 DE 3516222 A DE3516222 A DE 3516222A DE 3516222 A1 DE3516222 A1 DE 3516222A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- zone
- glass
- layer
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
- Halbleiterbauelement mit erhöhter Oberflächen-
- Durchbruchsspannung Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem Halbleiterkörper, der ein Substrat vom ersten Leitungstyp aufweist, mit einer daran angrenzenden Zone vom ersten Leitungstyp, die schwächer als das Substrat dotiert ist und die an eine Oberfläche des Halbleiterkörpers angrenzt, mit einer in die erste Zone planar eingebetteten zweiten Zone vom zweiten Leitungstyp und einer in die zweite Zone planar eingebetteten dritten Zone vom ersten Leitungstyp, mit einer sich zum Außenrand des Halbleiterkörpers verdickenden Isolierschicht auf der Oberfläche des Halbleiterkörpers, auf der eine elektrisch mit der dritten Zone verbundene Feldelektrode derart angeordnet ist, daß sie über der ersten Zone zum Außenrand des Halbleiterkörpers hin wenigstens streckenweise einen wachsenden Abstand zur Oberfläche des Halbleiterkörpers hat.
- Ein Halbleiterbauelement dieser Gattung ist beispielsweise in der DE-OS 30 12 430 beschrieben worden. Diese Halbleiterbauelemente haben mindestens eine treppenförmig ausgebildete Feldelektrode, deren Abstand sich zum Rand des Halbleiterkörpers stufenweise vergrößert. Mit dieser Lösung läßt sich eine Aufweitung der Äquipotentiallinien an der Oberfläche des Halbleiterkörpers erreichen mit dem Ziel, die Oberflächen-Durchbruchsspannung des Halbleiterbauelementes zu erhöhen. Es läßt sich jedoch nicht verhindern, daß an den senkrechten Kanten der Stufen Feldstärkeerhöhungen auftreten, die die Oberflächen-Durchbruchsspannung begrenzen.
- Eine ideale Feldelektrode müßte daher zum Rand des Halbleiterbauelementes hin einen stetig anwachsenden Abstand zur Oberfläche des Halbleiterbauelementes haben, wie z. B. in IEDM 82-7, Seite 1.2 dargestellt. Die Voraussetzung für einen solchen stetigen Anstieg der Feldelektrode ist jedoch eine entsprechend strukturierte Isolierschicht, deren Dicke zum Rand des Halbleiterbauelementes hin stetig zunimmt. Ein reproduzierbares, für hohe Stückzahlen einsetzbares Verfahren zum Herstellen einer solchen Isolierschicht ist jedoch bisher nicht bekanntgeworden.
- Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der erwähnten Gattung anzugeben, bei dem der Verlauf der Feldelektrode dem erwähnten idealen Verlauf wenigstens angenähert ist.
- Die Erfindung ist dadurch gekennzeichnet, daß die Isolierschicht eine Glasschicht enthält, daß das Glas ein Phosphorsilikatglas oder ein Bor-Phosphorsilikatglas ist, daß die Glasschicht lateral gesehen zwischen dem Außenrand des Halbleiterkörpers und den planar eingebetteten Zonen liegt und daß sie mindestens eine einzige zum Außenrand des Halbleiterkörpers ansteigende Flanke hat.
- Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
- Die Erfindung wird anhand zweier Ausführungsbeispiele in Verbindung mit den Figuren 1 und 2 näher erläutert.
- Diese Figuren zeigen Schnitte durch diese Ausführungsbeispiele.
- Das Halbleiterbauelement nach Fig. 1 weist ein Substrat 1 vom ersten Leitungstyp auf. Es ist beispielsweise stark n-dotiert. Das Substrat 1 trägt eine erste Zone 2 vom ersten Leitungstyp, die gegenüber dem Substrat schwächer dotiert ist. In der ersten Zone 2 ist eine zweite Zone 3 vom zweiten Leitungstyp planar eingebettet. Sie besteht aus einem stark p-dotierten wannenförmigen Mittelteil größerer Dicke und einem schwach p-dotierten, die Gatezone bildenden Teil geringerer Dicke. In der zweiten Zone 3 ist eine dritte Zone 4 planar eingebettet, die vom ersten Leitungstyp und stärker dotiert als die erste Zone 2 ist.
- Auf der Oberfläche des Halbleiterkörpers ist eine Isolierschicht 5 angeordnet, die üblicherweise aus thermisch erzeugten Siliciumdioxid SiO2 besteht. Über der Gatezone ist die Isolierschicht 5 als Gateoxid dünner ausgebildet.
- Dieser Teil ist mit 18 bezeichnet. An dem den Rand 7 des Halbleiterkörpers benachbarten Ende der Isolierschicht 5 ist eine Channel-Stopper-Elektrode 14 angeordnet, die durch die Isolierschicht 5 gegen die Oberfläche des Halbleiterkörpers elektrisch isoliert ist. Um einen günstigen Verlauf der Äquipotentiallinien am Rand des Halbleiterbauelementes zu erreichen, kann die Channel-Stopper-Elektrode 14 mit zwei Stufen 15, 16 bzw. mit mehreren Stufen versehen sein, die in Richtung zum Inneren des Halbleiterbauelementes einen zunehmenden Abstand zur Oberfläche des Halbleiterkörpers aufweisen. Zu diesem Zweck ist die Isolierschicht 5 am dem Rand 7 zugekehrten Ende mit einem dünneren Teil 19 versehen.
- Die Gatezone ist von einer z. B. aus polykristallinem Silicium bestehenden Gateelektrode 10 überdeckt, die auf der Isolierschicht 5 sitzt. Zur Verbesserung des Verlaufs der Äquipotentiallinien im Bereich unter der Gateelektrode 10 kann diese beispielsweise zwei Stufen 11, 12 aufweisen, von denen die näher am Rand liegende Stufe 12 einen größeren Abstand zur Oberfläche des Halbleiterkörpers hat als die Stufe 11. Die Stufe 12 wirkt hier als Feldelektrode.
- Ein Teil der Oberfläche der Isolierschicht 5 ist mit einer Schicht 6 aus einem Phosphorsilikatglas oder einem Bor-Phosphorsilikatglas bedeckt. Diese Schicht enthält einen hohen Anteil an Phosphor und/oder Bor von beispielsweise 1 bis 5 %. Die Zugabe dieser Dotierstoffe zu Glas verbessert die Fließeigenschaften des Glases derart, daß beim Erhitzen auf 800 bis 1100 0C neben Verrundungen in anderen Gebieten eine schräge Flanke 8 entsteht, die zum Inneren des Halbleiterbauelementes hin stetig abfällt. Das Glas wird dazu zweckmäßigerweise vor dem Erhitzen zwischen der Glasschicht 6 und der Gateelektrode 10 bis auf die Isolierschicht 5 derart abgeätzt, daß nach dem Fließen der Glasschicht zwischen der Flanke 8 und der Gateelektrode 10 eine Fläche liegt, die nicht von Glas bedeckt ist.
- Die Flanke 8 hat dort, wo die erste Zone 2 an die Oberfläche des Halbleiterkörpers tritt, einen zum Rand 7 hin stetig ansteigenden Verlauf und ermöglicht einen stetig größer werdenden Abstand der Feldelektrode von der Oberfläche des Halbleiterkörpers.
- Über der Glasschicht 6, der Isolierschicht 5 und der Gateelektrode 10 ist eine weitere Isolierschicht 9 angeordnet, die beispielsweise aus chemisch abgeschiedenem Siliciumdioxid SiO2 besteht. Auf der Isolierschicht 9 liegt dann die eigentliche Feldelektrode 17, die beispielsweise aus Aluminium besteht. Die Feldelektrode ist Teil einer Sourceelektrode, die mit der zweiten Zone 3 und der dritten Zone 4 elektrisch verbunden ist. Die Feldelektrode 17 kann die Channel-Stopper-Elektrode 14 überlappen oder sie kann, wie durch die gestrichelte Linie angedeutet, bereits vorher enden.
- Die Glasschicht 6 hat eine Dicke a, die je nach Sperrspannung des Halbleiterbauelementes zwischen 2 und 10 #m liegt. Der Abstand b zwischen dem Fuß der Glasschicht und der Feldelektrode (11, 12) ist mindestens so groß wie die Dicke a. Damit kommt die Feldelektrode 17 voll zur Wirkung.
- In Fig. 2 ist ein Halbleiterbauelement dargestellt, das sich von dem nach Fig. 1 dadurch unterscheidet, daß die Glasschicht 20 mit mehreren zum Rand 7 ansteigenden Flanken 21, 22 und 23 versehen ist. Diese Flanken werden in der Praxis durch Abscheiden mehrerer Glasschichten und durch mehrere Photoschritte erzielt. Die Glasschichten werden anschließend gemeinsam auf die oben erwähnten Temperaturen zwischen 800 und 1100 0C erwärmt. Damit bilden sich mehrere sanft verrundete Flanken an der den Zonen 3, 4 zugewandten Seite der Glasschicht 20 aus. Die Dikke a der Glasschicht 20 kann ebenfalls zwischen 2 und 10 #m liegen.
- Die beschriebenen Halbleiterbauelemente werden im wesentlichen durch an sich bekannte Photolithographieverfahren, Ätzverfahren und Dotierverfahren hergestellt. Die Glasschicht 6 bzw. die verschiedenen Schichten der Glasschicht 20 können beispielsweise aus dem Plasma oder pyrolytisch abgeschieden werden. Dabei bedecken die Glasschichten die ganze Oberfläche des Halbleiterkörpers. Anschließend werden die Glasschichten durch bekannte Ätzverfahren geätzt, bis die Oberfläche der Isolierschicht 5 und das Polysilicium der Gateelektrode zutage tritt. Dann wird der Ätzvorgang beendet und die Glasschichten werden, wie oben erwähnt, einer Temperatur zwischen 800 und 1100 0C ausgesetzt. Aufgrund der guten Fließeigenschaften der erwähnten Glassorten bilden sich dann die erwünschten schrägen Flanken mit sanften Übergängen aus.
- Die Erfindung wurde anhand zweier Ausführungsbeispiele eines MOS-FET erläutert. Sie kann jedoch ohne weiteres auch für planare Bipolartransistoren angewandt werden.
- Hierbei empfiehlt es sich auch, in der Nähe des Randes der planaren Basiszone eine der Gateelektrode 10 (Fig. 1, 2) entsprechende Feldelektrode anzuordnen, wenn höhere Sperrspannungen erwünscht sind.
Claims (8)
- Patentansprüche Halbleiterbauelement mit einem Halbleiterkörper, der ein Substrat vom ersten Leitungstyp aufweist, mit einer daran angrenzenden Zone vom ersten Leitungstyp, die schwächer als das Substrat dotiert ist und die an eine Oberfläche des Halbleiterkörpers angrenzt, mit einer in die erste Zone planar eingebetteten zweiten Zone vom zweiten Leitungstyp und einer in die zweite Zone planar eingebetteten dritten Zone vom ersten Leitungstyp, mit einer sich zum Außenrand des Halbleiterkörpers verdickenden Isolierschicht auf der Oberfläche des Halbleiterkörpers, auf der eine elektrisch mit der dritten Zone verbundene Feldelektrode derart angeordnet ist, daß sie über der ersten Zone zum Außenrand des Halbleiterkörpers hin wenigstens streckenweise einen wachsenden Abstand zur Oberfläche des Halbleiterkörpers hat, d a d u r c h g e k e n n z e i c h n e t , daß die Isolierschicht eine Glasschicht (6, 20) enthält, daß das Glas ein Phosphorsilikatglas oder ein Bor-Phosphorsilikatglas ist, daß die Glasschicht lateral gesehen zwischen dem Außenrand (7) des Halbleiterkörpers und den planar eingebetteten Zonen (3, 4) liegt und daß sie mindestens eine einzige zum Außenrand des Halbleiterkörpers ansteigende Flanke (8) hat.
- 2. Halbleiterbauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Glasschicht mehrere zum Außenrand des Halbleiterkörpers ansteigende Flanken (21, 22, 23) hat.
- 3. Halbleiterbauelement nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t , daß die Glasschicht (6, 20) auf einer Schicht (5) liegt, die aus thermisch gebildetem Siliciumdioxid besteht.
- 4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Glasschicht (6, 20) durch eine Schicht (9) aus chemisch abgeschiedenem Siliciumdioxid bedeckt ist.
- 5. Halbleiterbauelement nach einem der Ansprüche 1 bis #, d a d u r c h g e k e n n z e i c h n e t , daß auf der aus thermischem Siliciumdioxid bestehenden Schicht (5) lateral gesehen zwischen der Glasschicht (6) und den planaren Zonen (3, 4) eine Feldelektrode (11, 12) angeordnet ist.
- 6. Halbleiterbauelement nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß die Feldelektrode mindestens zwei Stufen (11, 12) mit zum Außenrand (7) des Halbleiterkörpers zunehmendem Abstand zur Oberfläche des Halbleiterkörpers hat.
- 7. Halbleiterbauelement nach Anspruch 5 oder 6, d a -d u r c h g e k e n n z e i c h n e t , daß die Feldelektrode aus polykristallinem Silicium besteht.
- 8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß der Abstand (b) zwischen der Glasschicht (6, 20) und der Feldelektrode (11, 12) mindestens so groß wie die Dikke (a) der Glasschicht ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853516222 DE3516222A1 (de) | 1985-05-06 | 1985-05-06 | Halbleiterbauelement mit erhoehter oberflaechen-durchbruchsspannung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853516222 DE3516222A1 (de) | 1985-05-06 | 1985-05-06 | Halbleiterbauelement mit erhoehter oberflaechen-durchbruchsspannung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3516222A1 true DE3516222A1 (de) | 1986-11-06 |
Family
ID=6269940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853516222 Withdrawn DE3516222A1 (de) | 1985-05-06 | 1985-05-06 | Halbleiterbauelement mit erhoehter oberflaechen-durchbruchsspannung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3516222A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3724612A1 (de) * | 1987-07-24 | 1989-02-02 | Siemens Ag | Verfahren zum herstellen eines halbleiterbauelementes |
EP0321065A2 (de) * | 1987-12-18 | 1989-06-21 | The Agency of Industrial Science and Technology | Verfahren zur Herstellung von Schottky-Verbundhalbleiterbauelement |
US4954868A (en) * | 1988-05-11 | 1990-09-04 | Siemens Aktiengesellschaft | MOS semiconductor device which has high blocking voltage |
DE3940893A1 (de) * | 1989-12-11 | 1991-06-13 | Fuji Electric Co Ltd | Mos vorrichtung |
WO1996024163A1 (en) * | 1995-02-01 | 1996-08-08 | The Whitaker Corporation | Process for producing a glass-coated article and article produced thereby |
-
1985
- 1985-05-06 DE DE19853516222 patent/DE3516222A1/de not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3724612A1 (de) * | 1987-07-24 | 1989-02-02 | Siemens Ag | Verfahren zum herstellen eines halbleiterbauelementes |
EP0321065A2 (de) * | 1987-12-18 | 1989-06-21 | The Agency of Industrial Science and Technology | Verfahren zur Herstellung von Schottky-Verbundhalbleiterbauelement |
EP0321065A3 (de) * | 1987-12-18 | 1991-02-13 | The Agency of Industrial Science and Technology | Verfahren zur Herstellung von Schottky-Verbundhalbleiterbauelement |
US4954868A (en) * | 1988-05-11 | 1990-09-04 | Siemens Aktiengesellschaft | MOS semiconductor device which has high blocking voltage |
DE3940893A1 (de) * | 1989-12-11 | 1991-06-13 | Fuji Electric Co Ltd | Mos vorrichtung |
DE3940893C2 (de) * | 1989-12-11 | 1999-07-22 | Fuji Electric Co Ltd | MOS-Vorrichtung mit einer Vielzahl von Einheitszellen |
WO1996024163A1 (en) * | 1995-02-01 | 1996-08-08 | The Whitaker Corporation | Process for producing a glass-coated article and article produced thereby |
US5639325A (en) * | 1995-02-01 | 1997-06-17 | The Whitaker Corporation | Process for producing a glass-coated article |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3121224C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE3145231C2 (de) | ||
DE19954351B4 (de) | Halbleiterbauelement | |
DE69403306T2 (de) | Laterales SOI-Halbleiterbauelement mit lateraler Driftregion | |
DE69318239T2 (de) | Halbleiterbauelement mit planarer Grenzfläche | |
DE69408605T2 (de) | SOI-Transistor | |
DE2655998C2 (de) | Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung | |
DE2040180B2 (de) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht | |
DE2940699A1 (de) | Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung | |
DE2753613B2 (de) | Isolierschicht-Feldeffekttransistor | |
DE2903534A1 (de) | Feldeffekttransistor | |
DE3121223C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE60029554T2 (de) | Halbleiterbauelement mit hochspannungselement | |
DE3046358C2 (de) | Feldeffekttransistor in Dünnfilmausbildung | |
DE69014454T2 (de) | Hochspannungs-Halbleiteranordnung und Verfahren zur Herstellung. | |
DE3024939A1 (de) | Halbleiterbauelement hoher durchbruchsspannung | |
DE102009023417B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3141203A1 (de) | Planares halbleiterbauelement | |
DE60028727T2 (de) | Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet | |
DE2500775A1 (de) | Hochspannungsfestes halbleiterbauelement | |
EP0341453B1 (de) | MOS-Halbleiterbauelement für hohe Sperrspannung | |
DE3516222A1 (de) | Halbleiterbauelement mit erhoehter oberflaechen-durchbruchsspannung | |
EP0174686B1 (de) | Halbleiter-Temperatursensor | |
DE3100979C2 (de) | Planares Halbeiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |