DE3500040A1 - Datenverarbeitungseinrichtung - Google Patents

Datenverarbeitungseinrichtung

Info

Publication number
DE3500040A1
DE3500040A1 DE19853500040 DE3500040A DE3500040A1 DE 3500040 A1 DE3500040 A1 DE 3500040A1 DE 19853500040 DE19853500040 DE 19853500040 DE 3500040 A DE3500040 A DE 3500040A DE 3500040 A1 DE3500040 A1 DE 3500040A1
Authority
DE
Germany
Prior art keywords
data
registers
column
data processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853500040
Other languages
English (en)
Inventor
Stewart Fiddian Baldock Hertshire Reddaway
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE3500040A1 publication Critical patent/DE3500040A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023Two dimensional arrays, e.g. mesh, torus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Processing (AREA)

Description

t PATENTANWÄLTE»··; .··„ #· „··„:«··' \$
Dipl.-Ing. A.Wasmeier ·.."·.* %.* .:. οΊρΐΓ-fng. H. Graf \.«
Zugelassen beim Europäischen Patentamt · Professional Representatives before the European Patent Office t Patentanwälte Postfach 382 8400 Regensburg 1 f
Deutsche Patentamt D"8400 REGENSBURG 1 j
Zweibrückenstraße 12 GREFUNGEFt STRA88E 7 ,
Telefon (0941) 54753 München 2 Telegramm Begpatent Rgb.
Telex 65709 repat d
Ihre Nachricht
Your Letter
Unser Zeichen
Our Ref.
Tag
DaTe
r
*
Ihr Zeichen
Your Ref.
I/p 11.743 17. Dezember 1984
W/He
ί
r
INTERNATIONAL COMPUTERS LIMITED t
«
ΐ
i
Anmelder: ί
ICL House, Putney, London SWl5 ISW, \ ,
Großbritannien ?
Titel: "Datenverarbeitungseinrichtung" ;
Priorität: Großbritannien - Nr. 8401805 vom 24.1.1984 «Μ.
Erfinder: Stewart Fiddian Reddaway - Ingenieur Ϊ
ORIGINAL INSPECTED f;/
Konten: Bayerische Vereinsbank (BLZ 75020073) 5830300 Gericht****! Regwaburg Datenverarbeitungseinrichtung
Die Erfindung bezieht sich auf Datenverarbeitungseinrichtungen mit einer Vielzahl von Datenverarbeitungselementen, die in logischer Weise in Reihen und Spalten angeordnet sind und ein Elementenfeld ergeben. Jedes Verarbeitungselement kann mit den benachbarten Elementen im Feld so verbunden sein, daß ein Austausch von Informationen zwischen ihnen möglic?a ist.
Diese Art von Verarbeitungseinrichtung wird manchmal als Gruppenprozessor (array processor) bezeichnet und ist beispielsweise in den GB-Patentschriften 1.445.714 und 1.536.933 beschrieben. Der Vorteil, einer derartigen Einrichtung besteht darin, daß dann, wenn die Anzahl von Verarbeitungselementen groß ist, viele Arbeitsvorgänge gleichzeitig durchgeführt werden können und damit die Gesamtdatenverarbeitungsgeschwindgkeit sehr hoch sein kann.
Ein Anwendungsbereich für eine derartige Einrichtung ist die Verarbeitung von digital codierter Bildinformation, z.B. zum Vergrößern von Bildern oder zum Extrahieren von Eigenschaften aus den Bildern für die Zeichenerkennung. Zu diesem Zweck kann jedes Verarbeitungselement einem oder mehreren Bildelementen (pixels) des Bildes zugeordnet und so angeordnet sein, daß variable Größen (z.B. die Intensität), die diesen Pixels zugeordnet sind, verarbeitet werden-.
Wenn es erwünscht ist, das verarbeitete Bild sichtbar darzustellen, müssen die Bilddaten von allen Verarbeitungselercienten in der richtigen Reihenfolge ausgelesen werden, um ein Videosignal für eine Sichtanzeigeeinrichtung zu erzielen. Das Auslesen der Bilddaten wird dadurch schwieriger, daß die Sichtanzeigeeinheit eine Zeilensprungeinheit (interlaced) sein kann, bei der alle ungeradzahligen und alle geradzahligen Linien des Bildes abwechselnd zur Anzeige gelangen. Ähnliche Probleme treten auf, wenn Daten aus einer Zeilensprungquelle (interlaced source) eingegeben werden.
ORIGINAL INSPECTED
Aufgabe der Erfindung ist es, das Auslesen von Daten aus den Verarbeitungselementen zum Zuführen einer Zeilensprung-Sichtanzeige oder die Eingabe von Daten aus einer Zeilensprungquelle zu erleichtern.
Gemäß der Erfindung wird bei einer Datenverarbeitungseinrichtung der gattungsgemäßen Art vorgeschlagen, daß jede Spalte der Datenregister Zwischenverbindungsvorrichtungen aufweist,
die selektiv so betätigbar sind, daß sie entweder i\
a) die geradzahligen Register in der Spalte, <J^\
b) die ungeradzahligen Register in dieser Spalte, \y*
c) oder alle Register in dieser Spalte ί , ***■■ miteinander verbinden, wodurch in jeder Spalte ein Serienver- "·. schiebepfad gebildet wird, der ermöglicht, daß Daten entweder f- ■* aus den geraden Reihen, den ungeraden Reihen oder allen j Reihen reihenweise verschoben werden. \
Die Datenregister können auch zur Eingabe in die Verarbei- *lV.
tungselemente verwendet werden. | ■
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt:
Fig. 1 ein Blockschaltbild der Datenverarbeitungseinrichtung, die aus einem Feld von Verarbeitungselementen besteht, und
Fig. 2 Datenregister für die Eingabe und Ausgabe von Daten in .-inen und aus einem Teil des Feldes.
Mach Fig. 1 weist die Verarbeitungseinrichtung ein zweidi- ,
mensionales Feld 10 aus Verarbeitungselementen PE auf, die in ^,
Reihen und Spalten so angeordnet sind, daß sie ein quadra- ^i
tisches oder rechteckförmiges Feld bilden. Es können bei- f
spielsweise 1.024 Elemente zu 32 Reihen und 32 Spalten in dem ' ■ ·; Γ
Feld angeordnet sein. Jedes Element ist mit seinen vier I
nächst liegenden Nachbarn im Feld in der Nord-, der Ost-, der 'i
Süd- und der West-Richtung verbunden, damit Daten zwischen fyl
ORIGINAL INSPECTED M
ihnen übertragen werden können. Eine Ausnahme hiervon bilden lediglich die Ränder des Feldes, an denen die Elemente weniger als vier Nachbarn haben; in diesem Fall können die Elemente längs jeder Kante mit denen längs der gegenüberliegenden Kante verbunden sein.
Die Anordnung von Verarbeitungselementen in Reihen und Spalten bezieht sich auf die logische Anordnung der Elemente und entspricht nicht notwendigerweise der räumlichen Anordnung.
Physikalisch gesehen besteht das Feld aus integrierten Schaltungschips, von denen jedes 16 Verarbeitungselemente enthält, die jeweils ein 4x4 Unterfeld bilden. 64 solcher Chips,, die in einer Konfiguration von 8x8 geschaltet sind, sind erforderlich, um das 3 2x32 Feld von Datenverarbeitungselementen auszubilden. Jedes der Verarbeitungselemente kann die in den eingangs erwähnten Patentschriften dargestellte und beschriebene Form haben, so daß eine detaillierte Erläuterung entfallen kann.
Aus dem Feld können in einer noch zu beschreibenden Weise Daten entnommen und in ein Ausgangsregister 11 eingeführt werden. Diese Daten können dann nach einer erforderlichenfalls weiteren Verarbeitung verwendet werden, um ein Videosignal zu erzeugen, das eine Zeilensprung-Sichtanzeigeeinheit 12 antreibt.
Daten können auch in das Feld über ein Eingaberegister 14 eingegeben werden. Diese Daten können aus digital codierten Bilddaten bestehen, die aus einer Bildcodiervorrichtung 15 gewonnen werden.
Fig. 2 zeigt vier Verarbeitungselemente 16 - 19, die eine Spalte des 4x4 Unterfeldes in einem der Chips bilden. Den vier Elementen 16-19 sind entsprechende Einbit-Datenregister 20 - 23 zur Eingabe und Ausgabe von Daten zugeordnet. Die Register 20 - 23 sind mit fünf Multiplexern 24-28 verbunden.
ORSGiNAL INSPECTED
Der Multiplexer 24 ist ein Zweiweg-Multiplexer mit Eingängen rr
O und 1. Der Eingang O ist mit dem Ausgang des Verarbeitungs- ?„'* elementes 16, und der Eingang 1 über einen Pfad 29 mit dem
Ausgang des Multiplexers 28 in dem vorausgehenden Chip '-,'
verbunden (im Falle eines Chips an der oberen Kante des *
Feldes ist dieser Eingang an das Eingaberegister 14 gelegt). ; ■ Γ §t
Der Ausgang des Multiplexers 24 ist mit dem Eingang des |
Registers 20 verbunden. ; f Ϊ
Die Multiplexer 25 - 27 sind alle Dreiweg-Multiplexer mit
Eingängen O, 1 und 2. In jedem Fall ist der Eingang O mit '
dem Ausgang des entsprechenden Verarbextungseleraentes 17, 18 ^
oder 19 verbunden. Der Eingang 1 ist an das vorausgehende
Register 20, 21 oder 22 gelegt, während der Eingang 2 im ■ f S
Bypass zu dem Register geschaltet ist. Die Ausgänge der ' \
Multiplexer 25 - 27 sind mit den Registern 21, 22 und 23
verbunden. ■ : . >-
Der Multiplexer 28 ist ein Zweiweg-Multiplexer mit Eingängen
O und 1. Der Eingang O ist mit dem Ausgang des Registers 23 _.„.
verbunden, während der Eingang 1 in Bypass zum Register
geschaltet ist. Der Ausgang des Multiplexers 28 ist mit dem L
Eingang 1 des Multiplexers 24 im nächstliegenden Chip ί
verbunden. Im Falle eines Chips am unteren Rand der Gruppie- f
rung ist dieser Ausgang mit dem Ausgangsregister 11 verbün- l
Wenn es erwünscht ist, Daten aus dem Feld abzugeben, wird ' jeder Multiplexer 24 - 27 zuerst so eingestellt, daß er den Eingang O wählt. Dies ermöglicht, daß jedes Verarbeitungsele- ) ment Daten in das zugeordnete Register schreibt. Die Gesamtheit von Registern hält somit eine vollständige Ebene von I Ausgangsdaten aus den Verarbeitungselementen. 1
Dann werden die Daten aus den Registern heraus und in das Ausgangsregister 11 geschoben. Dies kann auf drei unterschiedliche Arten erfolgen.
INSPECTED
ν Bei der ersten Betriebsart werden die Multiplexer 24 - 27 so geschaltet, daß sie den Eingang 1 auswählen, und der Multiplexer 28 wird so geschaltet, daß er den Eingang O auswählt. Dies hat zur Folge, daß alle Register in jeder Spalte des Feldes in Serie geschaltet werden und ein Serienschieberegister bilden. Damit ist es möglich, die gesamte Eb^. .e von Daten in das Ausgangsregister 11 zu verschieben und zwar reihenweise, d.h. jeweils eine Reihe gleichzeitig.
Bei der zweiten Betriebsart werden die Multiplexer 2 5 und 2 7 so geschaltet, daß sie den Eingang 2 auswählen, und der Multiplexer 2 8 wird so geschaltet, daß er den Eingang 0 auswählt (die Zustände der anderen Multiplexer ist nicht wesentlich). Dies hat zur Folge, daß alle ungeradzahligen Register 21, 23 in jeder Spalte des Feldes in Reihe geschal- "I tet werden und die geradzahligen Register im Bypass liegen.
Bei der dritten Betriebsart werden die Multiplexer 24 und 28 so geschaltet, daß sie den Eingang 1 auswählen, und der Multiplexer 26 wird so geschaltet, daß er den Eingang 2 wählt (die Zustände der anderen Multiplexer sind nicht wesentlich). Dies hat zur Folge, daß alle geradzahligen Register 20, 22 in jeder Spalte in Reihe geschaltet werden und die ungeradzahligen Register im Bypass liegen.
Die zweite und die dritte Betriebsart sind besonders zweckmäßig zum Abgeben von Bilddaten an die Zeilensprung-Sichtanzeigeemheit 12. In diesem Fall werden die Register 20 - 2 3 mit den verarbeiteten Bilddaten aus den Verarbeitungselementen gefüllt. Die ungeradzahligen Reihen werden dann jeweils zeilenweise herausgeschoben, um die ungeradzahligen Zeilen der Sichtanzeige zu erhalten. Die Register werden wieder mit den gleichen Daten gefüllt und dann werden die geradzahligen Reihen herausgeführt, so daß die geradzahligen Zeilen der Sichtanzeige erzielt werden.
Daten können in die Verarbeitungselemente unter Verwendung * der Register 2 0 - 2 3 in ähnlicher Weise eingeschrieben werden. Wenn die Eingangsdaten ein Zeilensprungbild darstel-
!NSpiECTED
len, werden die zweiten und dritten Betriebsarten wieder ;
verwendet, um zuerst die ungeradzahligen Reihen und dann die i-
geradzaholigen Reihen zu füllen.
Der Multiplexer 28 mit zwei Eingängen und der Multiplexer 24
mit zwei Eingängen auf dem nächsten Chip bilden zusammen eine ΐ
Multiplexerschaltung, die die gleiche Funktion ausführt wie '
einer der Multiplexer 25, 26, 27 mit drei Eingängen.
Daraus ergibt sich, daß jedes benachbarte Paar von Datenre- I!
gistern in der gleichen Spalte durch eine Multiplexerschal-
tung verbunden ist. Wenn die benachbarten Register beide in \"
dem gleichen Chip liegen, weist die Multiplexerschaltung ;,
einen einzelnen Multiplexer 25, 26 oder 2 7 mit drei Eingängen .
auf. Sind andererseits die beiden benachbarten Datenregister I
auf unterschiedlichen Chips angeordnet, weist die Multiplex- '
erschaltung, die sie miteinander verbindet, zwei getrennte, L
zwei Eingänge aufweisende Multiplexer 28, 24 auf, die auf den I1
entsprechenden Chips liegen. Diese Anordnung gewährleistet,
daß nur ein einziger Pfad 29 zwischen den beiden Chips
erforderlich ist, um den Verschiebepfad in dieser Spalte zu
vervollständigen. Wenn die beiden Multiplexer 28, 24 durch ! r
einen einzigen Multiplexer mit drei Ausgängen ersetzt würden,
der in ähnlicher Weise mit den Multiplexern 25, 26, 27
verbunden ist, würden dabei zwei Pfade zwischen den Chips
anstelle eines Pfades notwendig werden. *·
ORIGINAL INSPECTED

Claims (7)

Patentansprüche:
1. Datenverarbeitungseinrichtung mit einer Vielzahl von * Datenverarbeitungselementen, denen jeweils ein Datenregister zur Aufnahme von Ausgangsdaten aus diesem Element <, zugeordnet ist, wobei die Datenverarbeitungselemente und * ihre zugeordneten Datenregister logisch in Reihen und ΰ Spalten angeordnet sind, £. dadurch gekennzeichnet, daß jede Spalte der Datenregister $[ (20 - 23) Zwischenverbindungsvorrichtungen (24 - 28) *'■ aufweist, die selektiv so betätigbar sind, daß sie £' entweder ,':
a) die geradzahligen Register (20 - 22) in der Spalte,
b) die ungeradzahligen Register (21, 23) in dieser Spalte oder
C-) alle Register (20 - 23) in dieser Spalte j
miteinander verbinden, wodurch in jeder Spalte ein ^
Serienverschiebepfad gebildet wird, der ermöglicht, daß 'J
Daten entweder aus den geraden Reihen, den ungeraden Λ
Reihen oder allen Reihen reihenweise verschoben werden. *
2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch \ gekennzeichnet, daß die Zwischenverbindungsvorrichtungen I (24 - 28) eine Vielzahl von Multiplexerschaltungen (24 ' -28) au'fweisen, deren jede ein benachbartes Paar von 4tj Datenregistern (20 - 23) in der gleichen Spalte verbindet, *l und daß jede Multiplexerschaltung selektiv so betätigbar * ist, daß entweder \
a) der Ausgang des ersten Registers des Paares von f Datenregistern oder 4
b) der Ausgang des Datenregisters, der dem ersten Register j des Paares vorausgeht, E
ausgewählt wird.
3. Datenverarbeitungseinrichtung nach Anspruch 2, gekenn- I, zeichnet durch eine Vielzahl von integrierten Schaltchips, w deren jeder eine Vielzahl von Verarbeitungseiernenten (16 - * 19), die einen Teil mindestens einer Spalte von Verarbei-
INSPECTEO
Mti ν« ν* * * m
* W w « 4 ·
? 35000Α0
tungselementen bilden, zusammen mit ihren zugeordneten Datenregistern (20 - 23) und Multiplexerschaltungen (24 28) enthält.
4. Datenverarbeitungseinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß dort, wo zwei benachbarte Datenregister (20, 21; 21, 22; 22, 23) in der gleichen Spalte auf dem gleichen integrierten Schaltungschip liegen, die sie miteinander verbindende Multiplexerschaltung (25; 26; 27) vollständig auf dem gleichen Chip liegt, und daß dort, wo zwei benachbarte Datenregister (23, 20) in der gleichen Spalte auf unterschiedlichen integrierten Schaltungschips liegen, die sie miteinander verbindende Multiplexerschaltung zwei getrennte Multiplexer ("8 - 24) aufweist, die auf den entsprechenden Chips liegen und die miteinander durch einen einzigen Pfad (29) zwischen den Chips verbunden sind.
5. Datenverarbeitungseinrichtung nach einem der Ansprüche 2 4, dadurch gekennzeichnet, daß die Multiplexerschaltungen so schaltbar sind, daß sie die Ausgänge der Verarbeitungselemente mit ihren zugeordneten Datenregistern verbinden.
6. Datenverarbeitungseinrichtung nach einem der Ansprüche 1 -
5, dadurch gekennzeichnet, daß die Ausgänge der Serienverschiebepfade, die durch die Datenregister (20 -23) und die Zwischenverbindungsvorrichtungen (24 - 28) gebildet sind, miteinander zu einer Zeilensprung-Sichtanzeigeeinheit (12) (interlaced visual display unit) verbunden sind.
7. Datenverarbeitungseinrichtung nach einera der Ansprüche 1 -
6, dadurch gekennzeichnet, daß die Eingänge der Serienverschiebepfade, die durch die Datenregister (20 -23) und die Zwischenverbindungsvorrichtungen (24 - 28) ausgebildet sind, mit dem Ausgang einer Bildcodiervorrichtung (15) verbunden sind.
ORIGINAL INSPECTED
DE19853500040 1984-01-24 1985-01-03 Datenverarbeitungseinrichtung Withdrawn DE3500040A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB848401805A GB8401805D0 (en) 1984-01-24 1984-01-24 Data processing apparatus

Publications (1)

Publication Number Publication Date
DE3500040A1 true DE3500040A1 (de) 1985-07-25

Family

ID=10555443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853500040 Withdrawn DE3500040A1 (de) 1984-01-24 1985-01-03 Datenverarbeitungseinrichtung

Country Status (6)

Country Link
US (1) US4628481A (de)
AU (1) AU568905B2 (de)
DE (1) DE3500040A1 (de)
FR (1) FR2558614B1 (de)
GB (2) GB8401805D0 (de)
ZA (1) ZA85149B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256661A2 (de) * 1986-08-02 1988-02-24 Amt(Holdings) Limited Feldrechner
EP0277262A1 (de) * 1987-02-05 1988-08-10 The President of the Agency of Industrial Science and Technology Ein paralleler Datenprozessor
DE3727580A1 (de) * 1987-07-15 1989-03-02 Kurt Rux Papillarlinien-vergleichscomputerschloss
EP0314277A2 (de) * 1987-10-27 1989-05-03 International Business Machines Corporation SIMD-Feldrechner

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL192637C (nl) * 1984-02-27 1997-11-04 Nippon Telegraph & Telephone Stelselprocessor.
NL8800053A (nl) * 1988-01-11 1989-08-01 Philips Nv Videoprocessorsysteem, alsmede afbeeldingssysteem en beeldopslagsysteem, voorzien van een dergelijk videoprocessorsysteem.
DE68926783T2 (de) * 1988-10-07 1996-11-28 Martin Marietta Corp Paralleler datenprozessor
CA2078913A1 (en) * 1991-12-12 1993-06-13 John J. Reilly Interprocessor communication system and method for multiprocessor circuitry
US6073185A (en) * 1993-08-27 2000-06-06 Teranex, Inc. Parallel data processor
DE4422387C2 (de) * 1994-06-27 2001-05-03 Micronas Gmbh Sensorbussystem mit identischen Nebenstufen
US6185667B1 (en) 1998-04-09 2001-02-06 Teranex, Inc. Input/output support for processing in a mesh connected computer
US6067609A (en) * 1998-04-09 2000-05-23 Teranex, Inc. Pattern generation and shift plane operations for a mesh connected computer
US6173388B1 (en) 1998-04-09 2001-01-09 Teranex Inc. Directly accessing local memories of array processors for improved real-time corner turning processing
US6212628B1 (en) 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer
AU2002233500A1 (en) 2001-02-14 2002-08-28 Clearspeed Technology Limited An interconnection system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815095A (en) * 1972-08-29 1974-06-04 Texas Instruments Inc General-purpose array processor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1551935A (en) * 1976-08-19 1979-09-05 Philips Nv Imaging devices
US4174514A (en) * 1976-11-15 1979-11-13 Environmental Research Institute Of Michigan Parallel partitioned serial neighborhood processors
GB2108350B (en) * 1981-04-10 1986-05-14 Ampex System for spatially transforming images
ZA834008B (en) * 1982-06-11 1984-03-28 Int Computers Ltd Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815095A (en) * 1972-08-29 1974-06-04 Texas Instruments Inc General-purpose array processor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256661A2 (de) * 1986-08-02 1988-02-24 Amt(Holdings) Limited Feldrechner
EP0256661A3 (en) * 1986-08-02 1989-04-26 Active Memory Technology Ltd. Array processor
EP0277262A1 (de) * 1987-02-05 1988-08-10 The President of the Agency of Industrial Science and Technology Ein paralleler Datenprozessor
DE3727580A1 (de) * 1987-07-15 1989-03-02 Kurt Rux Papillarlinien-vergleichscomputerschloss
EP0314277A2 (de) * 1987-10-27 1989-05-03 International Business Machines Corporation SIMD-Feldrechner
EP0314277A3 (en) * 1987-10-27 1990-07-04 International Business Machines Corporation Simd array processor

Also Published As

Publication number Publication date
AU3802885A (en) 1985-08-01
FR2558614B1 (fr) 1988-11-18
GB2153557A (en) 1985-08-21
US4628481A (en) 1986-12-09
GB8401805D0 (en) 1984-02-29
GB8432304D0 (en) 1985-01-30
ZA85149B (en) 1985-09-25
AU568905B2 (en) 1988-01-14
FR2558614A1 (fr) 1985-07-26
GB2153557B (en) 1987-03-25

Similar Documents

Publication Publication Date Title
DE3500040A1 (de) Datenverarbeitungseinrichtung
DE3347345C2 (de)
DE69738529T2 (de) Aktiver pixelsensor mit einzelner pixelrücksetzung
DE3114643C2 (de)
DE3109705C2 (de)
DE2726746C3 (de) Verfahren und Einrichtung zur Fehlerkontrolle des Oberflächenmusters eines Objektes
DE69932898T2 (de) Aktiver Pixelsensor mit zwischen benachbarten Pixelreihen gemeinsam genutzten Steuerbussen
DE3021470C2 (de) Festkörper-Bildaufnahmevorrichtung
DE19758242B4 (de) Pixelanordnungstruktur und Flüssigkristallanzeige-Bauelement, das dieselbe Struktur verwendet und Verfahren zum Treiben des Bauelements
DE3141196A1 (de) Videobildverarbeitungsvorrichtung
DE2750770A1 (de) Verfahren und vorrichtung zum darstellen eines symbols auf einem sichtgeraet
DE4340227C1 (de) Lineares Farb-CCD für einen Bildsensor und Ansteuerverfahren hierfür
EP0037916A2 (de) Anordnung zur Darstellung von Bildern mit lichtemittierenden Dioden
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE3218815A1 (de) Verfahren zur verwendung einer speichervorrichtung fuer ein anzeigesystem
DE2952453C2 (de)
DE3823921C2 (de) Verfahren und Gerät zum Speichern digitaler Videosignale
DE3519338A1 (de) Datenreorganisierungseinrichtung
DE60225133T2 (de) Vorrichtung zur parallelen datenverarbeitung und kamerasystem mit einer solchen vorrichtung
DE2419733C3 (de) Schaltungsanordnung mit einem Zeichengenerator zur Wiedergabe von als mehrstellige Binärzahlen codierten Daten als alphanumerische Zeichen in Form einer 7x5Punkt-Matrix
DE4210086A1 (de) Zweidimensionale schieberegisteranordnung zur bildverdichtung von bildelementdaten
DE3103588C2 (de) Farbfilter
EP0537564B1 (de) Werkzeugmaschinensteuerung mit Bildschirmausgabe
DE3613593C2 (de) Festkörper-Bildsensor
EP0309877B1 (de) Speicheranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 15/80

8139 Disposal/non-payment of the annual fee