-
Einrichtung zur Wiedergabe von digitalen Signalen
-
digitalen Die Erfindung betrifft eine Einrichtung zur Wiedergabe
vo Signalen gemäß dem Oberbegriff des Patentanspruchs 1.
-
Es sind Einrichtungen zur Aufzeichnung und Wiedergabe von Signalen
bekannt, bei denen ein bandförmiger Träger an einem Mehrspurkopf vorbeigeführt wird.
Bei der Abtastung von in parallelen Spuren auf dem Band aufgezeichneten Signalen
ist die zeitliche Lage der Signale zueinander gegenüber der Aufzeichnung verändert.
Die -Gesamtabweichung zwischen den Signalen einzelner Spuren, die bei PCM-Signalen
(Puls Code Modulation) mehrere Bits betragen kann, setzt sich aus einer statischen
und einer dynamischen Abweichung zusammen. Die statische Abweichung entsteht vor
allem durch Unterschiede zwischen Aufzeichnungs- und Wiedergabekopf. Die dynamische,
d.h. ständig veränderliche, Abweichung wird durch Bandverformungen hervorgerufen,
die bei der Aufnahme- und Wiedergabe unterschiedlich verlaufen.
-
Aus Journal of The Audio Engineering Society, Vol. 30, No.12, Dec.
1982, S. 889 - 895, Abschnitt 7, Fig. 13 ist bekannt, für jedes abgetastete Signal
eine eigene Taktgewinnung vorzusehen.
-
Damit wird bei der Wiedergabe für jede einzelns Spur des bandförmigen
Trägers ein kompletter Satz von Wiedergabeeinrichtungen, der aus einem Verstärker,
einem Entzerrer, einem Begrenzer und einem Phasenregelkreis zur Taktrückgewinnung
besteht, erforderlich. Bei konzentriertem Schaltungsaufbau besteht die Gefahr der
gegenseitigen Beeinflussung der spannungsgesteuerten Oszillatoren (voltage controlled
oscillator), im folgenden VCO genannt.
-
Der große Aufwand an Wiedergabeeinrichtungen ist ungeeignet, wenn
aus der Vielzahl der Signale direkt am Kopf ein Multiplexsignal gebiet werden soll
zwecks Einsparung von Verbindungsleitungen für den Mehrspurkopf.
-
Der Erfindung liegt die Aufgabe zugrunde, den Aufwand für die Wiedergabeeinrichtungen
zu reduzieren.
-
Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung
gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
-
Unter der Annahme fester Bittaktverhältnisse mehrerer Spuren untereinander
kann davon ausgegangen werden, daß der Bittakt einer Spur ausreicht, alle Bittakte
für die übrigen Spuren zu erzeugen. Dabei wird die oben bereits erwähnte Veränderung
von statischen oder dynamischen Zeitabweichungen zwischen den Signalen einzelner
Spuren, die allerdings nicht sprunghaft erfolgt, beachtet werden müssen. Man kann
davon ausgehen, daß z.B.
-
während der Dauer eines Datenblocks keine wesentliche Phasenänderung
zwischen den Pegelübergängen eines abgetasteten Signals und einem mittleren Bittakt
erfolgt.
-
Dieser mittlere Bittakt wird z.B. aus dem Signal einer in der Nähe
der Mitte des Bandes bzw. der Spuren angeordneten Spur durch einen Phasenregelkreis
(phase locked loop), imfolgenden PLL genannt, mit so großer Zeitkonstante gewonnen,
daß auch während längerer Dropeuts( Signalspannungsausfall) keine wesentliche Phasenänderung
des mittleren Bittaktes erfolgt. Der VCO in der PLL schwingt vorzugsweise mit einem
ganzzahligen Vielfachen des mittleren Bittaktes. Die Bittakte für die einzelnen
Spuren sind aus dem ganzzahligen Vielfachen des mittleren Bittaktes abgeleitet.
Vorteilhaft ist das ganzzahlige Vielfache gleich der Anzahl der Spuren. Die Bittakte
unterscheiden sich lediglich durch die Phasenlage, die dem jeweiligen Signal angepaßt
ist. Die Phasenanpassung erfolgt in regelmäßigen Zeitabständen oder auch nach Bedarf
(z.B.: bei einer Fehlermeldung).
-
Durch die Phasenanpassung wird ein Phasenspeicher eingestellt, der
dann die Phase der jeweiligen Takt schwingung bis zur nächsten Phasenanpassung beibehält.
-
Die den Signalen angepaßten Takt schwingungen können benutzt werden,
um die Signale ton den Spuren zu regenerieren, so daß sie z.B. zu einem Zeitmultiplexsignal
zusammengefaßt werden können.
-
Man kann die angepaßtz Taktschwingungen auch unmittelbar zur Demodulation
der Signale verwenden, da die Signale im allgemeinen in einem Aufzeichnungscode
auf das Band aufgezeichnet sind. Sofern die Signale als NRZ-Signale (Non Return
t°Zero) aufgezeichnet wurden, ist die Regenerierung gleichbedeutend mit der Demodulation.
In diesem Fall müßte allerdings die für die Taktregenerierung ausgenutzte Spur mit
einem selbsttaktenden Code, z.B. Biphase, aufgezeichnet sein.
-
Die Zusammenfassung der Signale zu einem Zeitmultiplexsignal kann
direkt am Kopf erfolgen. Dann können die Signale einer Vielzahl von Spuren mit einer
Leitung vom Kopf zum restlichen Teil der Widergabeschaltung geführt werden.
-
Zum besseren Verständnis der Erfindung wird nachstehend ein Ausführungsbeispiel
anhand von Zeichnungen näher erläutert.
-
Es zeigen: Fig. 1 ein Blockschaltbild, Fig. 2 den Aufbau eines Phasenspeichers,
Fig. 3 eine Phasenmeßeinrichtung, Fig. 4 die n Abtaster, Fig. 5 verschiedene Signale
und Fig. 6 einen bandförmigen Träger mit 16 Spuren.
-
Fig. 1 zeigt ein Blockschaltbild mit n Wiedergabeköpfen 1, mit n Verstärkern
2, mit n Abtastern 3, mit Multiplexern 4,6, mit einem Delay-Flip-Flop 5, mit einem
Demultiplexer 7, mit Zählern 8,9,mit einer Phasenmesseinrichtung 10, einer Synschronisationseinrichtung
11, einem Phasenregelkreis 12, Ausgängen 13,14,17 und Eingängen 15,16, wobei i +
k + 1 = n, n = 1+1 und n # 2m. ~ Fig. 2 zeigt den Aufbau eines Phasenspeichers 27,
mit UND-Gliedern 22,25, einem NOR-Glied 23, einem Schieberegister 24, Eingängen
18,19,21 und einem Ausgang 20.
-
Fig. 3 zeigt die Phasenmesseinrichtung 10 mit einem Phasenspeicher
27, mit einem ODER-Glied 32, einem Schieberegister 33, einem EXKLUSIV-ODER-Glied
35 und einem J-K-Flip-Flop 34, Eingängen 28,29,31 und einem Ausgang 30.
-
Fig. 4 zeigt drei Abtaster 51,52,53 der n Abtaster 3 mit den Phasenspeichern
27, Delay-Flip-Flops 48,49,50, Eingängen 36,37, 38,39,40,41,42,43,44 und Ausgängen
45,46,47.
-
Fig. 5B zeigt den mittleren Bittakt fms 5A das Vielfache des mittleren
Bittaktes n fm, 5C das am Ausgang des EXKLUSIV-ODER-Gliedes 35 liegende Signal,
5D das am Takteingang des J-K-Flip-Flops 34 liegende Signal, 5E das am Ausgang des
J-K-Flip-Flops 34 liegende Signal, 5F das am Eingang 18 liegende Signal, 5G das
am Ausgang 20 liegende Signal, 5H das auf der Leitung 26 liegende Signal, 51 das
am Ausgang des NOR-Gliedes 23 liegende Signal, 5K das am Ausgang 30 liegende Signal
und 5L das an den Ausgängen 45,46,47 liegende Signal.
-
Fig. 6 zeigt die 16 Spuren 54,55,....,69, das Synchronwort 70, den
auf der Spur 54 liegenden Datenbereich 71 und den Subcode 72.
-
Im folgenden wird die Wirkungsweise des in den Figuren 1 - 6 dargestellten
Ausführungsbeispiels näher erläutert.
-
Der Phasenspeicher 27, der in Fig. 2 dargestellt ist, tritt in der
gesamten Schaltung an verschiedenen Stellen auf, einmal in der Phasenmeßeinrichtung
10 und einmal in jedem Abtaster 51,52, 53 der n Abtaster 3.
-
Fig. 1 zeigt das Blockschaltbild einer Schaltung zur Regenerierung
der von n Spuren abgetasteten Signale, Figur 5B, mit Hilfe von phasenangepaßten
Taktschwingungen, Figur 5G, die aus einer gemeinsamen Taktschwingung, Figur 5A,
abgeleitet sind.
-
Im Blockschaltbild ist auch die Zusammenfassung aller regenerierten
Datensignale, Figur 5L, zu einem Zeitmultiplexsignal,
das auf den
Ausgang 13 gegeben wird, enthalten.
-
Sofern die dargestellte Schaltung direkt am Kopf angeordnet ist, kann
sich die PLL auch außerhalb des Kopfbereiches befinden. In diesem Fall wäre eine
zusätzliche Leitung für das Datensignal aus Figur 5B, das von einer mittleren Spur,
insbesondere 61 oder 62, kommt, erforderlich. Der in der PLL erzeugte Takt, Figur
5A, müßte dann dem Kopf zugeführt werden.
-
Den zu einem Mehrspurkopf zusammengefaßten n Köpfen 1 ist je ein Verstärker
zugeordnet. Jedes Signal wird außerdem entzerrt und begrenzt, so daß etwa der Signalverlauf
aus Figur 5B entsteht. Dieses Signal stellt noch kein regeneriertes Signal dar.
-
Zur Regenerierung gehört es, daß die Pegelübergänge des Signals in
ein definiertes Zeitraster eingeordnet werden. Hierzu wird das Signal aus Figur
5B mit einem der n D-Flip-Flops 48,49,50 mit dem regenerierten und phasenangepaßten
Bittakt, Figur 5G, abgetastet. Einer der n-Ausgänge 45,46,47 liefert das regenerierte
Signal in der Figur 5L. In dem in den Zeichnungen dargestellten Ausführungsbeispiel
ist n = 16. Jedem D-Flip-Flop 48, 49,50 ist ein Phasenspeicher 27 zugeordnet. Dieser
Phasenspeicher 27 liefert den Abtasttakt aus Figur 5G für eines der n D-Flip-Flops
48,49,50. Die Abtastphase ist so eingestellt, daß die Signalregenerierung mit einer
möglichst geringen Fehlerrate erfolgt. Dazu wird der Abtastzeitpunkt in die Mitte
zwischen die Zeitpunkte möglicher Pegelübergänge des Signals aus Figur 5B gelegt
(Mitte der Augenöffnung in einem Augendiagramm).
-
Der Phasenspeicher 27 ist in Fig. 2 dargestellt. Er besteht hier aus
einem Ringspeicher, der aus einem mit der in Figur 5A dargestellten Frequenz getakteten
n-bit-Schiebregister 24 gebildet ist. Ein UND-Glied 22 mit n-1 Eingängen, das über
ein NOR-Glied 23 auf den Setz-Eingang der ersten n-1 Stufen des Schieberegisters
24 wirkt, sorgt dafür, daß stets nur ein negativer Impuls der Dauer einer Taktperiode
in dem Ringspeicher umläuft. Der negative Impuls aus Figur 5G erscheint mit der
Frequenz fT am Ausgang 20 des Schieberegisters 24. Jeder am
Eingang
18 des Phasenspeichers 27 auftretende Impuls, Figur 5F, besitzt Vorrang, d.h. er
bestimmt die Phasenlage des im Phasenspeicher umlaufenden Impulses. Über die n Verbindun@sleitungen
zwischen dem Demultiplexer 7 und dem Abtaster 3 in Fig. 1 erfolgt zyklisch die Einstellung
der n-Phasenspeicher. Der Multiplexer 6, der durch den Zähler 8 gesteuert wird,
gibt die Signale aus Figur 5B nacheinander auf den Eingang der Phasenmeßeinrichtung
10. Die Phasenmeßeinrichtung 10 liefert einen Impuls, Figur 5K, der den j=eils zugeordneten
Phasenspeicher einstellt. Der Impuls aus Fil #ti#K. ra dem jeweiligen Phasenspeichereingang
18,37,40,43 über den Demultiplexer 7 zugeführt.
-
Sobald ein Impuls, Figur 5K, erzeugt worden ist, wird über die Synchronisiereinrichtung
11 die Phasenmeßeinrichtung 10 außer Betrieb gesetzt und der Zähler 8 einen Schritt
weitergeschaltet.
-
Fig. 3 zeigt ein Beispiel für die Phasenmeßeinrichtung 10. Aus Fig.
5 sind die wichtigsten Spannungsverläufe in dieser Schaltung ersichtlich.
-
Das EXKLUSIV-ODER-Glied 35 am Eingang des ersten Schieberegisters
33 arbeitet als ein- und ausschaltbarer Inverter. Die Steuerung erfolgt durch das
Signal aus Figur 5E, das bei jeder abfallenden Flanke an der ersten Stufe des Schieberegisters
33 umgeschaltet wird. Dadurch wird auf das Schieberegister 33 bei jedem Pegelübergang
des Eingangssignals aus Figur 5B ein negativer Impuls von der Dauer eines Schiebetaktes
gegeben. Das Schieberegister 33 besitzt n/2 Stufen und wird mit dem Vielfachen,
insbesondere n, des mittleren Bittaktes getaktet. Nach der Dauer einer halben Taktperiode
erscheint der negative Impuls am Ausgang des Schiebregisters 33 und stellt einen
Phasenspeicher 27 ein.
-
Jeder auf den Phasenspeicher gegebene Impuls läuft im Phasenspeicher
so lange um, bis ein neuer Impuls, Figur 5F, auf den Eingang gelangt. Sofern der
neue Impuls aus Figur 5F mit dem umlaufenden Impuls aus Figur 5G zusammenfällt,
beträgt der Abstand
der beiden aufeinanderfolgenden Pegelübergänge
in Figur 5B ein ganzzahliges Vielfaches einer mittleren Bittakt-Periode.
-
In diesem Fall entsteht ein Impuls, Figur 5K, der für die Phaseneinstellung
des gerade angeschlossenen Phasenspeichers in der Abtastschaltung verwendet wird.
Die soeben beschriebene Maßnahme sorgt dafür, daß für die Phaseneinstellung nur
Flanken des Signals aus Figur 5B verwendet werden, die mit hoher Wahrscheinlichkeit
ungestört sind. Das vorgeschaltete Schieberegister 33 mit n/2-Stufen bewirkt eine
Verzögerung des Impulses aus Figur 5K gegenüber dem Pegelübergang im Signal aus
Figur 5B um eine halbe Bittakt-Periodendauer. . Damit wird der Abtastzeitpunkt in
die Mitte der Augenöffnung des Signals aus Figur 5B gelegt.
-
Die Phasenmeßeinrichtung 10 wird durch Anlegen von Low an den Start/Stop
Eingang gestartet und durch Anlegen von High gestoppt. Das Stoppen erfolgt zweckmäßigerweise
nach Abgabe eines Impulses aus Figur 5K. Es kann aber auch nach Ablauf einer vorgegebenen
Zeit erfolgen, wenn kein Impuls, Figur 5K, abgegeben wurde.
-
Mit Hilfe der Syrichronisierschaltung 11 kann z.B aus einem der regenerierten
Signale, Figur 5L, und dem zugehörigen Takt, Figur 5G, ein Synchronsignal gewonnen
werden und damit der Zähler 8 auf eine bestimmte Zählphase gebracht werden. Über
eine Leitung, die die Synchronisiereinrichtung 11 mit der Phasenmeßeinrichtung 10
und dem Zähler 8 verbindet, wird der Zähler 8 getaktet. Der Takt für den Zähler
8 ist gleichzeitig ein Start/ Stop-Signal für die Phasenmeßeinrichtung 10. Vorteilhaft
kann der Takt mit dem Signal aus Figur 5G identisch sein und so gesteuert werden,
daß die Phasenmessung und eine evtl. erforderliche Phasenkorrektur bei jeder Spur
in einem bestimmten Bereich der Datenblöcke erfolgt. Diese Maßnahme kann vor allem
dann vorteilhaft sein, wenn eim Multiplexübertragung der Signale erfolgt.
-
Eine Phasenkorrektur kann hier zum Verlust oder zur Wxderholung eines
Datenbits in einem Signal führen. Indem man dafür sorgt, daß eine derartige Störung
nur kurz vor einem Synchronwort 70
entstehen kann, und zwar in
einem Bereich, in dem weniger wichtige Daten übertragen werden, wird die Störwirkung
erheblich herabgesetzt.
-
In Fig. 6 wird eine Anordnung der Datenblöcke in den Spuren angegeben,
die in dieser Beziehung besonders günstig ist. Hier können während der Dauer eines
Blocks mit einer Phasenmeßeinrichtung halle Spuren kontrolliert und phasenkorrigiert
werden.
-
Die Phaseneinstellung soll hier jeweils im Bereich einer Subcode-Ubertragung
erfolgen. Direkt an den Subcode 72 schließt sich das Synchronwort 70 an.
-
Damit ist die Möglichkeit einer Neu-Synchronisierung gegeben, bevor
die eigentliche Datenübertragung beginnt.
-
Sofern das Subcode-Signal ein eigenes Fehlererkennungssignal (z.B.
CRC = Cycle Redundancy Check) besitzt, braucht eine erneute Blocksynchronisierung
nur dann zu erfolgen, wenn für das Subcode-Signal eine Wehlermeldung vorliegt.
-
Um die Daten aller n Spuren nach den n-Abtastern 3 als Multiplexsignal
ausgeben zu können, kann sich der Zähler 9 auf eine beliebige Zählphase einstellen.
Die Information für die Zählphase zum Demultiplexen gibt der Ausgang 14, das MSB
(MSB ~ Most Significant Bit) des Zählers 9.
-
Durch Setzen des Zählers 8 kann auch die Phaseneinstellung gezielt
für eine bestimmte Spur vorgenommen werden, z.B. dann, wenn für das Signal dieser
Spur eine Fehlermeldung erfolgt.
-
Bezugizeichenliste für skte 8.4.?? In Wiedergabe-2n Verstärker u./
o.Entzerrer 3n Abtaster 4MultipLexer 5D-FF 6Multiplexer 7Demultiplexer 8Zähler 9Zähler
lOPhasenmeßeinrichtung 11Synchronisiereinrichtung 12Phasenregelkreis 13Ausgang 14Ausgang
15Eingang 16Eingang 1 7Ausgang 18Eingang 19Eingang 20Ausgang 2 Eingang 22Und-Glied
23Nor-Glied 24Schieberegister 25Und-Glied 26 Leitung 27 Phasenspeicher 28 Eingang
29 Eingang 30 Ausgang 31 Eingang 32 Oder Glied 33 Schieberegister 34 J-K-FF 35 Exclusiv-Oder-Glied
36 Eingang 137 Eingang 38 Eingang 39 Eingang 40 Eingang 41 Eingang 42 Eingang 43
Eingang 44 Eingang 45 Ausgang 46 Ausgang 47 Ausgang 48 D-FF 49 D-FF 50 D-FF 51 Abtaster
52 Abtaster 53 Abtaster 54 Spur 1 55 Spur 2 56 Spur 3 57 Spur 4 58 Spur 5 59 Spur
6 60 Spur 7 61 Spur 8 6.2 Spur 9 63 Spur 1Q 64 Spur 11 65 Spur 12 66 Spur .13 67
Spur 14 68 Spur 15 69 Spur 16 70 Synchronwort 71 Datenbereich 72 Subcode 73 74 75
76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100
Fig.
5A Taktsignal Fig. 5B abgetastetes Signal Fig. 5C Signal am Ausgang Exklusiv-Oder-Glied
35 Fig. 5D Signal am Takteingang J-K-FF 34 Fig. 5E Signal am Ausgang J-K-FF 34 Fig.
5F Signal am Eingang 18 Fig. 5G Signal am Ausgang 20 Fig. 5H Signal auf der Leitung
26 Fig. 51 Signal am Ausgang Nor-Glied 23 Fig. 5K Signal am Ausgang 30 Fig. 5L Signal
an den Ausgängen 45,46,47
- Leerseite-