DE3345175A1

DE3345175A1 - Festkoerper-bildaufnahmewandlerelement

Info

Publication number: DE3345175A1
Application number: DE19833345175
Authority: DE
Inventors: Jun-Ichi Nishizawa; Yoshinori Ohta
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-12-14
Filing date: 1983-12-14
Publication date: 1984-06-14
Also published as: JPS59108462A; US4684968A; JPH0414544B2; DE3345175C2

Description

PATENTANWALT^. **»* " * ·**--* ' dr.-inc. franz wuesthoff

WUESTHOFF-v.PECHMANN-BEHRENS-GOETZ "

η «to

D1PL.-I NG. GERHARD PUlS

EUROPEAN PATENTATTORNEYS dipl.-chem. dr. ε. frf.hekr von pechman

¹^ DR.-1NG. DIETER BEHRENS

DIPL.-ING.J DIPL.-WIRTSCH.-INC. RUPERT CO

Olympus Optical, Tokyo D-8000 MÜNCHEN 90

Jun-ichi NISHIZAWA, Sendai City schweigerstrasse2

telefon: (089)66 ίο ji telegramm.' protectpatent telex: 524070

57 831 Festkörper-Bildaufnahmewandlerelement

Beschreibung

Die Erfindung bezieht sich auf ein Festkörper-Bildaufnahmewandlerelement mit einem SIT-Transistor. SIT-Transistoren (static induction transistor) sind aus dem Artikel "Static Induction Transistor Image Sensors" by Jun-ichi Nishizawa et al, IEEE Transactions on Electron Devices, Vol. ED-26, No. Dec, 1979, pp. 1970-1977 bekannt.

Bei herkömmlichen Festkörper-Bildaufnahmewandlern werden haufig Ladungsübertragungselemente, wie CCD-Elemente oder MOS-Transistoren verwendet. Bei diesen Bildaufnahmewandlern ergeben sich jedoch eine Vielzahl von Problemen: Bei der Ladungsübertragung tritt ein Ladungsverlust auf, ferner können die Lichtempfindlichkeit und die Integrationsdichte nicht ausreichend erhöht werden. Zur Lösung dieser Probleme sind Bildaufnahmewandler mit SIT-Transistoren vorgeschlagen worden. Beispielsweise ist in der offengelegten japanischen Patentanmeldung 15 229/80 ein Festkörper-Bildaufnahmewandler beschrieben, der eine Matrix aus SIT-Transistoren aufweist, deren Source-Elektroden mit Zeilen-Leitern, deren Drain-Elektroden mit Spalten-Leitern und deren Gate-Elektroden mit Aus-

lese-Leitern (clear conductor's) "b"zw. Tös'ch-Leitern verbunden sind. Bei einem weiteren verbesserten Festkörper-Bildaufnahmewandler sind Kapazitäten mit den Signalspeicher-Gate-Elektroden der SIT-Transistoren verbunden; ferner werden als isolierte Gate-Elektroden Diffusionsschichten verwendet. Fig. 1A zeigt perspektivisch den Aufbau eines derartigen SIT-Transistors, während Fig. 1B den Schaltplan des Aufbaus eines Bildaufnahmewandlers mit SIT-Transistoren zeigt.

Wie in Fig. 1A dargestellt ist, ist auf einem n⁺-Siliziumsubstrat 1, das die Source der SIT-Transistoren bildet, eine n~- Silizium-Epitaxieschicht aufgewachsen, deren Störstellenkonzentration im Bereich zwischen 10^3 _und 10¹^ Atome/cm^ liegt. Im Folgenden soll der Aufbau eines SIT-Transistors erläutert werden. In der Oberfläche der Epitaxieschicht 2 sind eine η Drain 3, eine ρ -Signalspeicher-Gate-Elektrode 4 und eine P⁺- Isolier-Gate-Elektrode 5 beispielsweise durch thermische Diffusion eingebracht. Die Diffusionstiefe der Drain 3 ist kleiner als die der Gate-Elektroden 4 und 5. Das isolierte Gate 5 dient insbesondere zur elektrischen Isolation benachbarter SIT-Transistoren und kann potentialfrei oder mit einem bestimmten Potential verbunden sein. Die Signalspeicher-Gate-Elektrode 4 ist mit einem Gate-Anschluß 7 über eine Kapazität 6 verbunden, die beispielsweise durch die Signalspeicher-Gate-Elektrode 4, einen nichtdargestellten darauf aufgebrachten Isolationsfilm und eine nichtdargestellte darauf vorgesehene Gate-Elektrode gebildet wird. Die rT -Epitaxieschicht 2 bildet einen Kanal, der im stationären Zustand ohne Lichteinfall bereits verarmt ist, d.h. dessen Gate-Spannung Null ist. Deshalb kann zwischen der Source und der Drain auch bei Anlage einer Vorwärtsspannung kein Strom fließen.

Bei einfallendem Licht werden Elektronen-Lochpaare im Kanalbereich oder in der Gate-Verarmungsschicht erzeugt. Die Elektronen fließen zu der Source 1, die geerdet ist, d.h. mit einem Bezugspotential verbunden ist, während die Löcher im Signalspeicher-Gate-Bereich 4 gespeichert werden und so eine

mit dem Gate-Bereich V"ve"rbundehe**Kapäzi'€ät 6 laden, so daß sich das Gate-Potential um>lVG erhöht. Wenn CG der Kapazitätswert der Kapazität 6 und QL die im Signalspeicher-Bereich 4 bei Lichteinfall gespeicherte Ladungsmenge ist, erhält man die folgende Gleichung:

AVG = QL/CG

Wenn an dem Gate-Anschluß 7 nach einer bestimmten Speicherzeit ein Gate-Leseimpuls ^G angelegt wird, ergibt sich ein Gate-Potential von j>G + /IVG. Deshalb verringert sich die Potentialdifferenz zwischen dem Signalspeicher-Gate-Bereich 4 und der Drain 3, so daß sich die Verarmungsschicht veringert, so daß ein Drain-Strom entsprechend dem einfallenden Lichtsignal zwischen Source und Drain fließt. Der Drain-Strom wird durch den Verstärkungsvorgang in dem SIT-Transistor entsprechend der Beziehung 0G multipliziert mit dem Verstärkungsfaktor des SIT-Transistors erhöht. Eine ähnliche Arbeitsweise ergibt sich, wenn die Source und die Drain des SITs vertauscht sind.

Fig. 1B zeigt den Schaltplan eines Festkörper-Bildaufnahmewandlers, bei dem die SIT-Transistoren matrixförmig angeordnet sind. Fig. 1C zeigt ein Impuls/Zeit-Diagramm zur Erläuterung der Arbeitsweise des Wandlers. Jeder der SIT-Transistoren 10-1, 10-2, ... ist ein η-Kanal SIT, der normalerweise sperrt. Video-Ausgangssignale werden entsprechend den Lichteingangssignalen mittels eines X-Y-Adreßsystems ausgelesen. Die geraeinsame Source der SIT-Transistoren, von denen jeder ein Bildelement bildet, ist mit einem Bezugspotential verbunden, während die Drain-Elektroden jeder Zeile der SIT-Transistoren, die in X-Richtung angeordnet sind, mit einer Zeilen-Leitung 11-1, 11-2, ... verbunden sind. Diese Zeilen-Leitungen sind gemeinsam mit einer Video-Leitung 13 über Zeilenwahl-Transistoren 12-1, 12-2, ... verbunden. Die Gate-Elektroden jeder Spalte der SIT-Transistoren, die in Y-Richtung angeordnet sind, sind mit einer Spalten-Leitung 14-1, .14-2,"... verbunden. Die Video-Leitung 13 ist mit dem positi-

ven Anschluß einer Gre"ich*spannüft"^§que*lle" 16 über einen Lastwiderstand 15 verbunden, während der negative Anschluß der Gleichspannungsquelle mit dem Bezugspotential verbunden ist.

Im Folgenden soll der Fall betrachtet werden, daß die Ausgangssignale eines SIT-Bildelements ausgelesen werden. Wenn der Gate-Leseimpuls aG-j beispielsweise an die Spalten-Leitung 14-1 während der Zeit angelegt ist, in der der Transistor 12-1 mit der ersten Zeilenleitung 11-1 aufgrund des Schaltvorgangs durch den Zeilen-Wahlimpuls d>S1 verbunden ist, wird der SIT-Transistor 10-1 ausgewählt und sein Drain-Strom fließt über die Video-Leitung 13 und den Lastwiderstand 15, so daß am Ausgangsanschluß 17 eine Ausgangsspannung Vout auftritt. Der Drain-Strom ist eine Funktion der Gate-Spannung, die Gate-Spannung wiederum ist eine Funktion des Licht-Eingangsignals, so daß der Zuwachs J Vout der Ausgangsspannung gegenüber dem Spannungswert ohne Licht-Eingangssignal der Größe des Licht-Eingangssignals entspricht. In diesem Falle wird der Zuwachs ZlVG mit dem Verstärkungsfaktor infolge der Verstärkerfunktion des SIT-Transistors multipliziert, so daß der Zuwachs 4Vout der Ausgangsspannung groß sein kann. Wenn dann ein Gate-Leseimpuls j)G2 an die Spalten-Leitung 14-2 angelegt ist, erfolgt das Auslesen des SIT-Transitors 10-2. Nach dem Auslesen der ersten SIT-Reihe wird der Transistor 12-2 durch einen Reihen-Wahlimpuls f>S2 durchgeschaltet, so daß anschließend die SIT-Transistoren der nächsten Reihe sequentiell ausgelesen werden.

Bei dem vorstehend beschriebenen SIT-Aufbau ist es jedoch notwendig, daß Isolations-Gate 5 und den Signalspeicher-Gate-Bereich 4, der den Licht-Einfallsbereich bildet, tiefer als die Drain 3 anzuordnen, um ein ausreichendes Öffnen und Sperren des Kanals zu ermöglichen. Die Tiefe der Drain ist üblicherweise 0,3 um, während die Tiefe der Gate üblicherweise bei einigen um liegt. Dieser Aufbau hat deshalb den Nachteil, daß die Empfindlichkeit der SIT-Elemente bei kürzeren Wellenlänge»? niedrig sein kann. Fig. 2 zeigt die Wellenlängenab-

hängigkeit des Lichtab"sorptionsl<o*e*ffi*zieh*ten von Silizium (Si) im Bereich der Wellenlängen % von sichtbarem Licht zwischen 0,4 und 0,7 um. Der Lichtabsorptionskoeffizient C* ist bei einer Wellenlänge von 0,4 ^im (violett) etwa gleich 6 χ 10^ cm"¹ und bei einer Wellenlänge von OJ um (rot) etwa gleich 2 χ 1O^ cm~~ ¹ , so daß der Lichtabsorptionskoeffizient (K bei kürzeren Wellenlängen 7- größer ist. Nimmt man an, daß die Lichtintensität auf der Siliziumoberfläche I ist, so erhält man für die Lichtintensität I an einer Stelle mit einer Entfernung von χ von der Siliziumoberfläche:

Aus der obigen Gleichung kann der Abstand x, bei dem die Lichtintensität im Silizium um den Faktor 10 reduziert ist, . d.h. bei dem I/Io = 1/10, berechnet werden. Bei Licht mit einer längeren Wellenlänge als 0,7 pm ist der Abstand χ etwa 12 pm, während bei Licht mit einer kürzeren Wellenlänge als 0,4 um der Abstand χ etwa 0,38 um ist. Hieraus ist ersichtlich, daß das Licht mit kürzeren Wellenlängen spürbar stärker in der Nähe der Siliziumoberfläche geschwächt wird. Deshalb wird bei dem vorstehend beschriebenen SIT-Aufbau die Intensität von Licht mit kürzerer Wellenlänge beträchtlich verringert, so daß die Empfindlichkeit des SIT-Transistors für Licht kürzerer Wellenlänge niedrig ist.

Es ist Aufgabe der Erfindung ,"eHiTestkoYper-Bildaufnahmewandlerelement mit einem SIT-Transistor zu schaffen, bei dem die genannten Nachteile nicht auftreten und das eine erhöhte Empfindlichkeit im kurzwelligen Lichtwellenbereich hat.

Ein diese Aufgabe lösendes Bildaufnahmewandlerelement ist mit seinen Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Erfindungsgemäß besteht das Gate des SIT, der den Lichtempfangsabschnitt bildet, aus einem transparenten Isolationsfilm, der auf der Oberfläche des Signalspeicher-Gate-Bereichs und auf dem diesem Teil benachbarten Oberflächenbereich vorgesehen ist, und der Gate-Elektrode, die mindestens auf dem Teil des Isolationsfilms vorgesehen ist, die dem Signalspeicher-Gate-Bereich entspricht, so daß die während der Speicherzeit durch das Licht erzeugten Ladungsträger eine Inversionsschicht in dem Teil der Halbleiteroberfläche bilden, die mit dem Isolationsfilm versehen ist und dem Signalspeicher-Gate-Bereich benachbart ist, während die in der Verarmungsschicht unter der Inversionsschicht erzeugten Ladungsträger in der Inversionsschicht gespeichert werden können. Deshalb können die nahe der Halbleiteroberfläche durch Licht mit kürzerer Wellenlänge erzeugten Ladungsträger ebenfalls wirksam gesammelt werden, so daß die photoelektrische Umwandlungsausbeute für Licht kürzerer Wellenlänge vergrößert werden kann.

Wenn die Gate-Elektrode im wesentlichen auf der ganzen Fläche des auf den Signalspeicher-Gate-Bereich aufgebrachten Isolationsfilms sowie auf dem umgebenden Halbleiter-Oberflächenbereich aufgebracht ist, so daß während der Speicherzeit die Ladungsträger eine Inversionsschicht in dem Halbleiter-Oberflächenteil, der den Signalspeicher-Gate-Bereich umgibt, dadurch bilden können, daß eine gegebene Vorspannung an die Gate-Elektrode angelegt wird, und während der Auslesezeit das Signal aus der Inversionsschicht ausgelesen werden kann, wobei jedoch die in dem Teil der Halbleiteroberfläche gespeicherten Ladungsträger durch eine bestimmte an die Gate-Elek-

- 6

trode angelegte Vorspannung zuvttekgelrtalhsn werden können, kann die photoelektrische Umwandlungsausbeute für Licht kürzerer Wellenlänge erhöht werden, wo hingegen während der Auslesezeit die Abnahme der Gate-Kapazität die Änderung der Gate-Spannung erhöht, da Ladungsträger durch das einfallende Licht erzeugt werden, so daß ein höheres Ausgangssignal erhalten werden kann.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben, in der

Fig. 3 einen Querschnitt durch das Ausführungsbeispiel eines Festkörper-Bildaufnahmewandler mit einem SIT-Transistör zeigt. ^elements

Bei dem in Fig. 3 dargestellten Ausführungsbeispiel ist auf eine Oberfläche eines Substrats 21 vom n^-Typ, das als Drain dient, eine Drain-Elektrode 22 aufgetragen. Auf der anderen Oberfläche des Substrats 21 ist eine rf -Epitaxieschicht 23 mit einer niedrigen Störstellenkonzentration zwischen 10^3 und 10¹ⁱ* Atome/cm3 aufgebracht. In der Oberfläche der Epitaxieschicht 23 sind eine n**-Source 2H mit einer Tiefe von etwa 0,3 j^m, ein ρ -Signalspeicher-Gate-Bereich 25 mit einer Tiefe von einigen um und ein p*" -Isolations-Gate-Bereich 26 mit einer Tiefe von einigen pm durch thermische Diffusion oder Ionen-Implantation eingebracht. Auf der Source- bzw. auf dem Isolations-Gate-Bereich sind Elektroden 27 bzw. 28 direkt aufgebracht, während auf dem Signalspeicher-Gate-Bereich 25 ein transparenter Isolationsfilm 29 vorgesehen ist, auf dem eine transparente Gate-Elektrode, die beispielsweise aus SnÜ2 oder ITO besteht, vorgesehen ist. Der transparen te Isolationsfilm 29 und die Gate-Elektrode 30 bilden einen Gate-Abschnitt eines MIS-Halbleiters (Metall-Isolator-Halbleiter). Bei diesem Ausführungsbeispiel erstreckt sich der Isolationsfilm 29 auf den Signalspeicher-Gate-Bereich 25 sowie auf den Teil der ^"-Epitaxieschicht 23, die dem Bereich

BAD ORIGINAL

,.X;*^:: ⁵⁷⁸³¹33A5175

25 benachbart ist, wä-hVerid si-6h £ie "GaVe-Elektrode 30 über den gesamten Isolationsfilm 29 erstreckt. An die Gate-Elektrode 30 ist eine derartige Vorspannung angelegt, daß durch die von dem einfallenden Licht erzeugten Ladungsträger eine Inversionsschicht 31 in dem Oberflächenteil der rf" -Epitaxieschicht 23 gebildet wird, der an den Signalspeicher-Gate-Bereich 25 angrenzt und auf dem der Isolationsfilm 29 vorgesehen ist, so daß die Ladungsträger in der Inversionsschicht proportional zur einfallenden Lichtmenge gespeichert werden. Beim Auslesen eines der einfallenden Lichtmenge entsprechenden Signals wird an die Gate-Elektrode 30 eine derartige Vorspannung angelegt, daß die Inversionsschicht entfernt wird, daß aber die in der Oberfläche gespeicherten Ladungen erhalten bleiben können. Die Oberfläche der n~-Epitaxieschicht 23 mit Ausnahme des von den Elektroden 27 und 28 sowie dem Isolationsfilm 29 bedeckten Teils wird von einem SiO^-Film 32 bedeckt.

Im Folgenden soll ein Beispiel für die Arbeitsweise des in Fig· 3 gezeigten Festkörper-Bildaufnahmewandlen erläutert werden. <eTements

Die Drain-Elektrode 22 ist geerdet, d.h. mit einem Bezugspotential verbunden, und eine Spannung VSG an die Isolations-Gate-Elektrode 28 über einen Widerstand Rg mit einem hohen Widerstandswert zur Bildung einer Verarmungsschicht 33 angelegt, so daß benachbarte Wandlerelemente voneinander isoliert sind. Beim Speichern der von dem einfallenden Licht erzeugten Ladungsträger wird an die Source-Elektrode 27 eine Source-Spannung VS von OV und an die Signalspeicher-Gate-Elektrode eine negative Gate-Spannung VG angelegt, so daß die Inversionsschicht 31 in der Oberfläche der ri~-Epitaxieschicht 23 unter der Isolationsschicht 29 gebildet wird. Infolge der Bildung der Inversionsschicht 31 erstreckt sich die Verarmungsschicht 3*J nicht nur unter den Signalspeicher-Gate-Bereich 25, sondern auch unter die Inversionsschicht 31. Deshalb werden die in der Verarmungsschicht 34 von dem einfal-

BAD ORlGJMAL

57 831

lenden Licht erzeugten'Ladungsträg^r wirksam in dem Signalspeicher-Gate-Bereich 25 und der Inversionsschicht 31 gesammelt. Da die Dicke der Inversionsschicht 31 etwa 10 nm und damit sehr viel kleiner als die des Signalspeicher-Gate-Bereichs 25 ist, kann eine große Ladungsträgerzahl in der Verarmungsschicht 3^ durch Licht kürzerer Wellenlänge erzeugt werden, das leicht durch den Überflächenbereich nahe der aus Silizium bestehenden n""-Epitaxieschieht 23 absorbiert wird. Deshalb werden die durch Licht kurzer Wellenlänge erzeugten Ladungsträger effektiv gesammelt.

Im Folgenden soll angenommen werden, daß die im Signalspeicher-Gate-Bereich 25 gesammelte und aus Löchern bestehende Ladungsmenge sowie die in der Inversionsschicht 31 durch das einfallende Licht erzeugte und aus Elektronen/Lochpaare bestehende Ladungsmenge QL ist, daß die Kapazität, die von dem Signalspeicher-Gate-Bereich 25, dem Isolationsfilm 29 und der Gate-Elektrode 30 gebildet wird CG, die Kapazität der unter dem Signalspeicher-Gate-Bereich 25 gebildeten Verarmungsschicht CJ, die Isolationsfilm-Kapazität, die von der Gate-Elektrode 30, dem Isolationsfilm 29 und der Inversionsschicht 31 gebildet wird CIi und die Kapazität der Verarmungsschicht, die unter der Inversionsschicht 31 gebildet wird,- CJi ist. Dann kann die Änderung AVG der Gate-Spannung VG, die durch die Speicherung der Ladungsträger im Signalspeicher-Bereich 25 und der Inversionsschicht hervorgerufen wird, durch die folgende Gleichung dargestellt werden:

4VG = QL/(CG + Cj + CIi + Cji) (1)

Beim Signalauslesen wird an die Source-Elektrode 27 eine negative Lesespannung als Source-Spannung VS angelegt, während an die Gate-Elektrode 30 eine derartige Spannung als Gate-Spannung VG angelegt wird, daß der Kanal 35 geöffnet ist und die im Oberflächenabschnitt der ri""-Epitaxieschicht unter der Gate-Elektrode 30 gespeicherten Ladungsträger erhalten bleiben. Zu diesem Zeitpunkt ändert sich der Zuwachs der Gate-

Spannung VG von ,AVG auT Δ VG;' die's" karin fTurch die folgende Gleichung ausgedrückt werden, die sich aus dem Entfernen der Verarmungsschicht 3^ ergibt:

AV'G = QL/(CG + Cj) (2)

Aus den Gleichungen (1) und (2) ist ersichtlich, daß zum Zeitpunkt des Auslesens des Signals die Gate-Kapazität nicht die Kapazitäten CIi und Cji einschließt. Deshalb kann zum Zeitpunkt des Auslesens des Signals eine Änderung der Gate-Spannung, die (CG+Cj+CIi+Cji)/(CG+Cj) χ größer als die Gate-Spannung zum Zeitpunkt des Speicherns der Ladungsträger ist, erhalten werden, so daß die Lichtempfindlichkeit vergrößert werden kann.

Bei dem vorstehend beschriebenen Ausführungsbeispiel ist - wie vorstehend beschrieben worden ist - am Signalspeicher-Gate-Bereich 25 und an dem Bereich der rf*-Epitaxieschicht 23 nahe dem Bereich 25 ein Isolationsfilm 29 vorgesehen, auf dessen nahezu ganzer Fläche die Gate-Elektrode 30 aufgebracht ist, so daß beim Speichern der Ladungsträger die Inversionsschicht 31 in dem Oberflächenteil der n~-Epitaxieschicht 23 unter der Isolationsschicht 29 durch die Gate-Vorspannung gebildet werden kann, die an die Gate-Elektrode 30 angelegt ist. Deshalb werden die in der Verarmungsschicht 3^ unter der Inversionsschicht 31 durch Licht mit kurzen Wellenlängen erzeugten Ladungsträger wirksam gespeichert, so daß die Empfindlichkeit des Wandlerelements für Licht mit kürzeren Wellenlängen vergrößert wird. Zusätzlich ist die Gate-Vorspannung, die an die Gate-Elektrode 30 zum Zeitpunkt des Auslesens des Signals angelegt ist, derart gewählt, daß die in dem Oberflächenteil der Epitaxieschicht 23 unter dem Isolationsfilm 29 gespeicherten Ladungsträger erhalten bleiben, daß aber die Vearmungsschicht 3*4 entfernt werden kann, so daß die Lichtempfindlichkeit vergrößert und somit ein höheres Ausgangssignal erhalten werden kann.

-40 -

b / oil

Bei dem vorstehend beschriebener]'"Äusfuhr'ungsbeispiel wird die Inversionsschicht 31 unter dem Oberflächenteil der n~-Epitaxieschicht 23 unter der Isolationsschicht 29 durch die an die Gate-Elektrode 30 angelegte Gate-Vorspannung gebildet; die Inversionsschicht kann im stationären Zustand aber auch dadurch gebildet werden, daß negative Ladungen in dem Isolationsfilm festgehalten werden, oder daß Elektronen in Elektronen-Trap-Stellen gehalten werden, die nahe den Grenzen der Schichten eines mehrschichtigen Isolationsfilms angeordnet sind, der als Isolationsfilm 29 dient. In diesem Falle ist es ausreichend, die Gate-Elektrode 30 lediglich auf dem Teil des Isolationsfilms vorzusehen, der dem Signalspeicher-Gate-Bereich 25 entspricht.

Ferner kann die Erfindung auch bei einem Aufbau mit p-Kanal in vorteilhafter Weise eingesetzt werden.

Claims

Ansprüche

1 J Festkörper-Bildaufnahmewandlerelernent mit einem SIT gekennzeich net durch die Kombination folgender Merkmale:

- einen Halbleiterkörper,

- eine Source (24) von einem bestimmten Leitfähigkeitstyp, die in dem Halbleiterkörper ausgebildet ist,

- eine Drain (21) von diesem bestimmten Leitfähigkeitstyp, die in dem Halbleiterkörper ausgebildet ist,

- einen Kanal (23) von diesem Leitfähigkeitstyp, der zwischen Source (24) und Drain (21) ausgebildet ist,

- einen Signalspeicher-Gate-Bereich (25), der in einer Oberfläche des Halbleiterkörpers ausgebildet ist, -einen transparenten Isolationsfilm (29), der auf der Oberfläche des Signalspeicher-Gate-Bereichs (25) sowie auf einem Teil der Oberfläche des Halbleiterkörpers nahe dem Signalspeicher-Gate-Bereich vorgesehen ist, und

- eine transparente Gate-Elektrode (30), die mindestens auf einem Teil des Isolationsfilms aufgebracht ist, der auf dem Signalspeicher-Gate-Bereich liegt,

wobei während der Speicherung von durch das einfallende Licht erzeugten Ladungsträgern eine Inversionsschicht in dem Oberflächenteil des Halbleiterkörpers gebildet wird, so daß die

.: : - ².r.-_: .yy-'V' 334b Ί 7b

in einer Verarmungsschicht OAVuhter" de'r Inversionsschicht erzeugten Ladungsträger in der Inversionsschicht gespeichert werden.
2. Element nach Anspruch 1,

dadurch gekennzeichnet, daß die Gate-Elektrode (30) im wesentlichen auf der gesamten*"Fläche des Isolationsfilms (29) vorgesehen ist, so daß bei der Speicherung die Ladungsträger aufgrund der Anlage einer bestimmten Vorspannung an die Gate-Elektrode die Inversionsschicht (3D in den Oberflächenteil des Halbleiterkörpers bilden und beim Auslesen des Signals die Inversionsschicht entfernt wird, die Ladungsträger jedoch in dem Oberflächenteil des Halbleiterkörpers aufgrund der Anlage einer bestimmten Vorspannung an die Gate-Elektrode erhalten bleiben.
3. Element nach Anspruch 1,

dadurch gekennzeichnet, daß die Gate-Elektrode (30) auf dem Teil des Isolationsfilms (29) vorgesehen ist, der im wesentlichen auf dem Signalspeicher-Gate-Bereich (25) liegt, und daß der Isolationsfilm (29) aus einem transparenten Isolationsfilm mit eingebrachten Ladungen besteht, so daß die Inversionsschicht im stationären Zustand gebildet wird.
4. Element nach einem der Ansprüche 1 bis 3,

dadurch gekennzeichnet, daß der Teil der Oberfläche des Halbleiterkörpers, auf dem der Isolationsfilm (29) vorgesehen ist, an den Signalspeicher-Gate-Bereich (25) angrenzt.
5. Element nach einem der Ansprüche 1 bis 4,

dadurch gekennzeichnet, daß der Halbleiterkörper aus einem Substrat (21) vom η -Leitfähigkeitstyp, das die Drain oder die Source bildet, und einer Epitaxieschicht (23) vom ri~-Leitfähigkeitstyp besteht, die auf dem Substrat vorgesehen ist und in deren Oberfläche die Source oder die Drain (24) vom n^-Leitfähigkeitstyp und der Signalspeicher-Gate-Bereich (30) vom p⁺-Leitfähigkeitstyp vorgesehen sind.

BAD ORIGiNAL