DE3345060A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE3345060A1
DE3345060A1 DE19833345060 DE3345060A DE3345060A1 DE 3345060 A1 DE3345060 A1 DE 3345060A1 DE 19833345060 DE19833345060 DE 19833345060 DE 3345060 A DE3345060 A DE 3345060A DE 3345060 A1 DE3345060 A1 DE 3345060A1
Authority
DE
Germany
Prior art keywords
region
emitter
semiconductor device
semiconductor
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833345060
Other languages
English (en)
Inventor
Masami Yokohama Iwasaki
Hiroshi Kawasaki Sakurai
Yasunori Kawasaki Usui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21847082A external-priority patent/JPS59110165A/ja
Priority claimed from JP119583A external-priority patent/JPS59126668A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3345060A1 publication Critical patent/DE3345060A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

  • Halbleitervorrichtung
  • Die vorliegende Erfindung betrifft eine Ringemitterstruktur innerhalb einer Planartyp-Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung mit einem verbesserten Stromverstärkungsfaktor und einem reduzierten Schaltzeitpunkt.
  • Die Planartyp-Halbleitervorrichtung mit einer Ringemitterstruktur ist z.B. in der japanischen Patentveröffentlichung Nr. 75/1632 offenbart. Diese Ringemitter-Planarhalbleitervorrichtung ist in Fig. 2 dargestellt und basiert a-uf einer Verbesserung einer hinlänglich bekannten Halbleitervorrichtungsstruktur, enthaltend ein Halbleitersubstrat 1, eine Basisregion 2, eine Emitterregion 3, einen Oxidationsfilm 4, eine Basiselektrode 5 und eine Emitterelektrode 6, wie aus Fig. 1 zu entnehmen ist. In der in Fig. 1 dargestellten Halbleitervorrichtung werden Elektronen (dargestellt durch schwarze Punkte) in die Emitterregion 3 durch die Seitenwand 3a injiziert, wenn die Vorrichtung ausgeschaltet wird.
  • In der Planartyp-Halbleitervorrichtung mit der Ringemitterstruktur gemäß Fig. 2 ist in der Basisregion 2 eine Ringdiffusionsregion 7 vom gleichen Leitungstyp wie die Emitterregion 3 unter dem Oxidationsfilm 4 vorgesehen. Diese Struktur verhindert, daß Elektronen in die Emitterregion durch die Seitenwand 3a injiziert werden. Jedoch werden Elektronen (durch schwarze Punkte angedeutet) nur durch die Bodenwand 3b in die Emitterregion 3 injiziert, wie aus Fig. 2 zu ersehen ist. Als Ergebnis wurde die Trägerinjektion in die Emitterregion 3 wirksam verbessert. Der Stromverstärkungsfaktor hFE ist folglich erhöht worden.
  • Zusätzlich ist das niederfrequente Rauschen reduziert. Bezüglich der Schaltcharakteristik ist die aus Fig. 2 entnehmbare Ringemitter-Halbleitervorrichtung gering gegenüber der Halbleitervorrichtung ohne Emitterring. Beim Ausschalten der Halbleitervorrichtung gemäß Fig. 1 oder 2 wird zwischen der Emitterelektrode 6 und der Basiselektrode 5 eine Gegen- oder Sperrvorspannung angelegt. Jedoch sind Löcher, die in die Basisregion 2 in einem Ein-Zustand fließen (diese sind durch weiße Punkte in den Fig. 1 und 2 dargestellt) und Elektronen (durch schwarze Punkte gekennzeichnet) als überschüssige Träger vorhanden. Daher wird auch beim Anlegen einer Sperrvorspannung die Halbleitervorrichtung nicht augenblicklich ausgeschaltet. Der Grund hierfür liegt darin, daß in der Halbleitervorrichtung die Fremd- oder Störstoffkonzentration in der Basisregion 2 auf einen niedrigen Pegel gesetzt wird, um einen hohen Stromverstärkungsfaktor hFE zu erlauben. Daher ist der Basisregionpfad, über den die Löcher zur Basiselektrode 5 fließen, beachtlich groß. In der Ringemitter-Halbleitervorrichtung ist die Querschnittsfläche der Basisregion unter der Ringemitterregion kleiner als die Querschnittsfläche in der sogenannten Nicht-Ringemitterregion, und zwar um einen Wert, der der Tiefe der Emitterregion 6 entspricht.
  • Als Ergebnis ist der Basiswiderstand um einen Wert erhöht, der der Reduzierung der Basisregion entspricht. Die überschüssigen Träger sind in ihrer Anzahl durch den Wert der in der Basisregion unter der Ringemitterregion 6 gespeicherten Träger erhöht. Folglich ist die Ausschaltzeit der Ringemitter-Halbleitervorrichtung bzw. die Summe der ge- speicherten Zeit t steg und der Abfallzeit tf länger als die der Nicht-Ringemitter-Halbleitervorrichtung. Wie zuvor beschrieben, hat die konventionelle Ringemitter-Halbleitervorrichtung den Nachteil, daß ihre Betriebsgeschwindigkeit und ihr Betriebs- oder Zeitverhalten schlecht ist, obwohl sie die Vorteile eines großen Stromverstärkungsfaktors hFE und ein geringes niederfrequentes Rauschen hat.
  • Folglich ist es eine Hauptaufgabe der vorliegenden Erfindung,## eine Halbleitervorrichtung zu schaffen mit einem großen Stromverstärkungsfaktor und einer kurzen Schaltzeit.
  • Gemäß der Erfindung ist eine Halbleitervorrichtung vorgesehen, die einen Halbleiterkörper, eine erste Halbleiterregion von einem ersten Leitfähigkeitstyp aufweist, der so angeordnet ist, daß er einer Hauptoberfläche des Halbleiterkörpers gegenüberliegt. Außerdem ist eine zweite Halbleiterregion von einem zweiten Leitfähigkeitstyp vorgesehen, der innerhalb der ersten Halbleiterregion vorhanden ist, während er der Hauptoberfläche des Halbleiterkörpers gegenüberliegt. Des weiteren ist eine dritte Halbleiterregion vorhanden, die sich mit der ersten Halbleiterregion in Kontaktberührung befindet. Darüber hinaus ist mindestens eine vierte Halbleiterregion vom zweiten Leitfähigkeitstyp vorhanden, die in der ersten Halbleiterregion vorgesehen ist und der Hauptoberfläche des Halbleiterkörpers gegenüberliegt, wobei sie die zweite Halbleiterregion innerhalb des Bereiches einer Trägerdiffusionslänge von der zweiten Halbleiterregion umgibt. Außerdem ist auf der ersten Halbleiterregion eine erste Elektrode selektiv aufgebracht, die mit der vierten Halbleiterregion verbunden ist. Außerdem ist eine zweite Elektrode auf der zweiten Halbleiterregion angebracht.
  • Weitere Merkmale finden sich in den Unteransprüchen.
  • Im folgenden wird die Erfindung anhand von in den Figuren 2 bis 19 dargestellte Ausführungsbeispiele beschrieben.
  • Es zeigen: Fig. 1 eine Querschnittsansicht einer konventionellen Halbleitervorrichtung mit einer Emitterstruktur ohne Emitterring, Fig. 2 eine Querschnittsansicht einer Ausführungsform einer Halbleitervorrichtung gemäß der vorliegen-.
  • den Erfindung, Fig. 3 eine Querschnittsansicht einer Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung, Fig. 4 eine Teilplanansicht einer Halbleitervorrichtung gemäß Fig. 3, Fig. 5 bis 7 vergrößerte Teilansichten der Halbleitervorrichtung gemäß den Fig. 3 und 4, Fig. 8A bis 8E Querschnittsansichten zur Darstellung der Folge der einzelnen Herstellungsschritte für die Herstellung der Halbleitervorrichtung gemäß den Fig. 3 und 4, Fig. 9 ein Fremdstoff- oder Störstoff-Verteilungsprofil in der Halbleitervorrichtung gemäß den Fig 3 und 4, Fig. 10 und 11 vergrößerte Teilansichten der Halbleitervorrichtung gemäß den Fig. 3 und 4, Fig. 12 eine Planansicht einer anderen Halbleitervorrichtung der Erfindung, Fig. 13- eine Querschnittsansicht einer anderen Ausführungsform für eine Halbleitervorrichtung nach der Erfindung, Fig. 14 bis 16 eine weitere Ausführungsform für eine erfindungsgemäße Halbleitervorrichtung, von denen die Fig. 14 und 15 Querschnittsansichten sind und Fig. 16 eine Planansicht ist, Fig. 17 eine Planansicht einer weiteren Ausführungsform einer Halbleitervorrichtung nach der Erfindung, Fig. 18 eine Querschnittsansicht einer zusätzlichen Vorrichtung für eine erfindungsgemäße Halbleiter vorrichtung und Fig. 19 eine Querschnittsansicht für ein anderes Ausführungsbeispiel für eine Halbleitervorrichtung nach der Erfindung.
  • Es wird Bezug genommen auf Fig. 3, in der eine Querschnittsansicht eines Teils einer Ausführungsform für eine Halbleitervorrichtung nach der Erfindung dargestellt ist. Die dargestellte Halbleitervorrichtung ist vom Multi-Emitter-Typ mit zwei Emittern. Nur eine der Emitterstrukturen wird im folgenden beschrieben, und zwar der Kürze halber.
  • Das Substrat 1 der Halbleitervorrichtung ist zusammengesetzt aus einer Schicht 1a mit hoher Störstellenkonzentration, die 1,0 x 1021 cm in der Konzentration und 160 vm in der Dicke beispielsweise beträgt. Sie weist außerdem eine Schicht 1b mit einer Niedrigstörstellenkonzentration auf, die 4 x 1013 cm in der Konzentration und 140 um in der Dicke ist. Eine Basisregion 2 vom P-Leitfähigkeitstyp, die der Hauptoberfläche des Halbleiterkörpers gegenüberliegt, ist in der Niedrigstörstellenkonzentrationsschicht 1b ausgebildet und dient als Kollektorregion. Eine Emitterregion 3 vom N+-Leitfähigkeitstyp;; die der Hauptoberfläche des Halbleiterkörpers gegenüberliegt, ist in der Basisregion 2 ausgebildet. Die Emitterregion 3 ist mit einer Emitterelektrode 6 verbunden, die z.B. als Aluminiumschicht ausgebildet ist, die auf der Emitterregion 3 vorgesehen ist.
  • Eine Basiselektrode 5 ist z.B. aus Aluminium hergestellt.
  • Sie ist selektiv auf der Basisschicht 2 angeordnet. Eine feldisolierende Schicht 4 ist aus Si02 hergestellt und z.B. auf dem Bereich des Halbleiterkörpers angeordnet, wo die Elektroden 5 und 6 nicht vorgesehen sind. Ein Paar von Emitterregionringen 7a und 7b vom N+-Leitfähigkeitstyp, die der Hauptoberfläche des Halbleiterkörpers gegenüberliegen, sind in der Basisregion 2 unterhalb der feldisolierenden Schicht 4 angeordnet, die zwischen der Basiselektrode 5 und der Emitterelektrode 6 ausgebildet ist. Obwohl in Fig. 3 nicht deutlich dargestellt, umgeben die Ringemitterregionen 7a und 7b die Emitterregion 3 vom.N+-Typ in Richtung der Dicke. Die Ringemitterregionen 7a,7b sind innerhalb der Diffusionslänge der von der Emitteregio 3 emittierten Ladungsträger angeordnet. Ein anderes Paar von Ringregionen 8a,8b vom N+-Leitfähigkeitstyp ist zusätzlich vorgesehen und umgibt die Ringemitterregionen 7a, 7b und liegt ebenfalls der Hauptoberfläche des Halbleiterkörpers gegenüber. Die Ringemitterregionen 8a und 8b sind mit der Basiselektrode 5 gemeinschaftlich verbunden. Außerdem ist in der Niedrigstörstellenkonzentrationsschicht Ib ein Paar von N+-Leitfähigkeitsringregionen 9a und 9b vorgesehen, die die Basisregionen 2 in Richtung ihrer Dicke umgeben. Diese N+-Leitfähigkeits-Ringregionen 9a und 9b dienen zur Isolierung der im Substrat 1 dargestellten Komponenten von anderen Komponenten, welche nicht dargestellt sind. Eine Planansicht der Halbleitervorrichtung gemäß Fig. 3 ist in Fig.4 dargestellt. In Fig. 4 sind aus Gründen der vereinfachten Darstellung die Ringemitterregion 8a und die N+-Leitfähigkeitsringregionen 9a und 9b weggelassen. Außerdem sind die physikalischen Dimensionen dieser Figuren nicht genau aufeinander abgestimmt.
  • Die Funktion bzw. die Operation des ersten Ausführungsbeispieles der Halbleitervorrichtung gemäß den Fig. 3 und 4 wird im Zusammenhang mit den Fig. 5 bis 7 beschrieben, die vergrößerte Querschnitte von sogenannten Schlüsselbereichen in dem Querschnitt der Fig. 3 darstellen.
  • In Fig. 5 fließen die Elektronen (dargestellt--.als schwarze Punkte) und die Löcher (dargestellt durch weiße Punkte) in Richtung der Pfeile, wenn das Halbleiterelement sich in einem EIN-Zustand befindet. In einem EIN-Zustand ist eine Durchlaßvorspannung zwischen der Basiselektrode 5 und der Emitterelektrode 6 angelegt. Von der Basiselektrode 5 injizierte Löcher fließen in einer Weise, daß sie Bereiche-der#Basisregion 2 passieren, unter den Ringemitterregionen 7a, 7b; 8a, 8b ihren Weg nehmen und durch den Bodenbereich 3b in die Emitterregion 3 eintreten. In die sem Fall ist die N#/NAe-Menge in der Basisregion 2 unter der Emitterregion 3 groß (ND: Donator-Konzentration in der Emitteregion 3; NAC: Akzeptorkonzentration in der Basisregion2). Daher ist die Effizienz der injizierten Löcher in die Emitterregion 3 hoch, wodurch der Stromverstärkungsfaktor hFE verbessert wird.
  • Fig. 6 zeigt den Strom der Elektronen und Löcher, die vorhanden sind, wenn das Halbleiterelement ausgeschaltet ist.
  • In diesem Zustand ist eine Sperrvorspannung zwischen die Basiselektrode 5 und die Emitterelektrode 6 wie dargestellt angelegt. Unter solchen Vorspannungsbedingungen fließen die in der Basisregion 2 gespeicherten Elektronen gleichförmig heraus durch die Emitterregion 3 bei niedrigem Widerstand in die Emitterelektrode 6. Andererseits fließen auch die Löcher gleichförmig heraus in die Basiselektrode 5, und zwar durch die PN+-Übergangszone zwischen den äußeren Ringemitterregionen 8a,8b, der Basisregion 2 und den Ringemitterregionen 8a, 8b mit Niedrigwiderstand. Als Ergebnis ist der effektive Widerstand der Basisregion 2 klein und die Ausschaltzeit (t + t f) kurz.
  • stg Fig. 7 zeigt die Expansion einer Verarmungsschicht 10 für den Fall, daß das Vorrichtungselement mit einer Sperrvorspannung verbunden ist. Wenn an das Element eine Sperrvorspannung angelegt wird, unterstützen die Ringemitterregionen 7a,7b die Expansion der Verarmungsschicht 10 in der Oberflächenregion des Halbleiterkörpers, um auf diese Weise die in ihr vorhandene Verarmungsschicht 10 zu vergrößern.
  • Als Ergebnis wird das elektrische Feld der Oberfläche klein und der Wert VEBO groß. Aus diesem Grund kann die Ausschaltspannung vergrößert werden, was dazu führt, daß die Ausschaltzeit (t + tf) verkürzt wird. Diese Wirkung stg f liegt in der Expansion der Verarmungsschicht 10 in der Oberflächenregion des Halbleiterkörpers begründet, was sehr wirksam bei Gate-Ausschalt-Thyristoren ist, bei denen eine hohe Stehspannung zwischen dem Gate und der Kathode erforderlich ist.
  • Das Herstellungsverfahren der Ausführungsform einer Halbleitervorrichtung gemäß den Fig. 3 und 4 wird nun anhand der Fig. 8A bis 8E beschrieben, die Querschnitte der Halbleitervorrichtung darstellen, um so die einzelnen Verfahrensschritte für die Herstellung zu verdeutlichen.
  • Zuerst wird das Substrat 1 vom N-Leitfähigkeitstyp vorbereitet, welches eine hohe Störstellenkonzentrationsschicht 1a mit 1,0 x 1021 cm Konzentration und 160 um Dicke aufweist. Daraufhin wird eine Niedrigstörstellenkonzentrations- schicht 1b auf ihr angebracht mit 4 x 1013 cm 3 Konzentration und 140 um Dicke, wie in Fig. 8A dargestellt. Die geometrischen Dimensionen dieser Schichten sind nicht genau dargestellt, und zwar aus Gründen der Einfachheit.
  • Danach wird ein vorgegebenes Muster eines Oxidfilmes 11 (z.B. ein SiO2-Film) auf der Niedrigstörstellenkonzentrationsschicht lb des Substrates 1, wie in Fig. 8B dargestellt, aufgebracht. Danach wird ein Akzeptor, wie z.B.
  • Bor, in die Niedrigstörstellenkonzentrationsschicht 1b durch eine Öffnung im Muster 11 injiziert, um auf diese Weise eine P-Typ-Basisregion 2 und P-Typ-Isolationsregionen 9a, 9b, wie in Fig. 8B dargestellt, zu bilden. Der Diffusionsprozeß wird in einer solchen Weise ausgeführt, daß der Oberflächenwiderstand der Basisregion 2 ungefähr 65 Ohm/O , die Akzeptorkonzentration in der Oberflächenregion der Basisregion 2 ungefähr 7,0 x 1017 cm 3 und die Diffusionstiefe Xjp in der Basisregion 2 ungefähr 30 um beträgt. Beim nächsten Schritt wird das Muster 11 entfernt und ein Oxidationsfilm mit einem vorgegebenen Muster, z.B.
  • ein SiO2-Film, -auf der Oberfläche des Halbleiterkörpers, wie in Fig. 8C dargestellt, aufgebracht. Danach werden Donatoren, die z.B. aus Phosphor bestehen, durch die Öffnungen in dem Muster injiziert, um auf diese Weise Typ-Emitterregionen 3 und die Ringemitterregionen 7a, 7b; 8a,8b zu bilden. Der Diffusionsprozeß wird solange fortgesetzt, bis die Donatoren-Konzentration in den Oberflächenregionen 3,7a,7b,8a und 8b den Wert 5 x 1020 cm 3 aufweist und die Diffusionstiefe XiN+ ungefähr 15 um ist.
  • Darauf wird der Musteroxidfilm 12 entfernt und ein Oxidfilm 4, wie z.B. ein SiO2-Film, mit einem vorgegebenen Muster auf dem Halbleiterkörper, wie in Fig. 8D dargestellt, aufgebracht. Metallpuder, wie z.B. Aluminiums wird über den Halbleiterkörper durch die Öffnungen im Muster 13, wie aus Fig. 8E zu sehen ist, aufgedampft. Wie aus dieser Figur zu sehen ist, werden die äußeren Ringregionen 8a und 8b mit der Basiselektrode 5 verbunden.
  • Auf diese Weise wird die Halbleitervorrichtung gemäß den Fig. 3 und 4 hergestellt.
  • Die auf diese Weise hergestellte Halbleitervorrichtung hat ein Störstellenprofil gemäß Fig. 9.
  • Die physikalischen Dimensionen der Regionen in der Halbleitervorrichtung gemäß den Fig. 3 und 4, wie z.B. die Größe jeder Region und die Entfernung zwischen den benachbarten Regionen, wird anhand der Fig. 10 und 11 beschrieben. Fig. 10 zeigt eine vergrößerte Ansicht eines Hauptbereiches im Schnitt der Halbleitervorrichtung gemäß Fig. 4. Fig. 11 zeigt eine vergrößerte Ansicht eines Schlüsselbereiches des Querschnittes nach Fig. 10.
  • 1. Der Abstand 4 zwischen der Emitterregion 3 und der äußeren Ringregion 8a Dieser Abstand 4 wird in bezug auf den Widerstand R1 in der Dickenrichtung und der Widerstand R2 in der Expansionsrichtung in der Basis 2 zwischen der Emitterregion 3 und der Ringemitterregion 8a bestimmt, Diese Widerstände R1 und R2 können folgendermaßen ausgedrückt werden: wobei #B1 der mittlere Basiswiderstand in der Region, reichend von der Oberfläche des Halbleiterkörpers bis zum Bodenbereich der Basisregion 2 bedeutet. Der Wert PB2 ist der mittlere Basiswiderstand in der Region, die von der Bodenoberfläche jeder der Regionen 3, 7a, 7b, 8a, 8b bis zur Bodenoberfläche der Basisregion 2 reicht.
  • Der mittlere Basiswiderstand Qgi in dem Bereich, der -von der Bodenoberfläche bis zur Tiefe i in der Basisregion 2 reicht, kann folgendermaßen ausgedrückt werden: pBi = (qµpNACi)-¹ worin q die Ladungsmenge der Elektronen bedeutet, die 1,6 zur 19 Coulombs beträgt, und µp die Beweglichkeit der Ladung ist. Die Ladungsmengen NAC1 und NAC2 können folgendermaßen ermittelt werden: wobei D der Störstellendiffusionskoeffizient, und t die Diffusionszeit ist. Die Menge NACH ist die Oberflächen-Akzeptorkonzentration.
  • In der Halbleitervorrichtung der Fig. 3 und 4 betragen #B1 und pB2 0,125 (£Lcm) und 14,2 (#cm), XjN+ 15,0 x 10-4 (cm) und (Xjp - XjN+) (30,0 - 15,0) x 10-4.
  • Beim Einfügen dieser numerischen Werte in die Gleichungen (1).und (2) erhält man die folgende Beziehung-:- Die in den Fig. 3 und 4 dargestellte Halbleitervorrichtung ist so gewählt, daß eine Beziehung mit LE/2 = 50 vm eine effektive Emitteregion bildet, wobei LE die Breite der Emitterregion 3 ist und wobei die Bodenfläche der Emitterregion 3 bis zu einer Breite von 40 Vm reicht, was ungefähr 80 % der gesamten Breite von 50 um ist.
  • Daher ist y = 40 x 10 4 + 4 (cm).
  • Wenn R1 > R2 ist, fließt der meiste Basisstrom 1B von der Bodenoberfläche 3b der Emitterregion 3 in die Emitterregion 3 selbst. Das Einfügen der Gleichungen (5) und (6) in die obengenannte Beziehung ergibt die folgende Beziehung: In den Termen dieser Beziehung wird die folgende Lösung hergeleitet: 0 < ( < 4,94 (zum).
  • Auf der Basis dieser Ergebnisse wird 1 N# 5 um im ersten Ausführungsbeispiel nach den Fig. 3 und 4 ausgewählt.
  • 2. Entfernung ml zwischen den Ringemitterregionen 7a und 7b und der Abstand m2 zwischen der Ringemitterregion 7b und der äußeren Region 8a.
  • Die- NAcs-Menge kann ungefähr 7 x 1017 cm betragen.
  • Wenn man die Stufenübergangszone betrac-htet, ist die Durchbruchsspannung ungefähr 10 Volt. In diesem Fall beträgt die Expansion der Verarmungsschicht ungefähr 1 bis 2 ym. Daher ist in dem ersten Ausführungsbeispiel nach den Fig. 3 und 4 der Wert ml = m2 ß 2 um. Diese Menge kann höher angesetzt werden, wenn die- NACS -Menge kleiner ist.
  • 3. Dimensionen dl, d2 und d3 der Ringemitterregionen 7a, 7b und die äußere Ringregion 8a.
  • Eine Zunahme dieser Regionen dl-d3 führt zu einer Zunahme im Widerstand zwischen dem Emitter und der Basis der Halbleitervorrichtung. Diesbezüglich ist es wünschenswert, diese Dimensionen bzw. Werte zu verringern. Da die d3-Komponente als Führungselektrode benutzt wird, können ihre Werte nur in einem begrenzten Maße verringert werden. Aufgrund solcher Grenzwertbedingungen bzw. Einschränkungen sind im Ausführungsbeispiel gemäß den Fig. 3 und 4 dl X 30 Mm, d2 X 20 um und d3 z 40 ym.
  • Die Wirkungen oder Ergebnisse mit einer solchen Halbleitervorrichtung werden nun im folgenden beschrieben.
  • 1. Verbesserung des Stromverstärkungsfaktors hFE. Der Stromverstärkungsfaktor hFE wurde gemessen und kann von 140 bis 150 reichen, wobei dieser Wert bei konventionellen Nicht-Ringemitter-Halbleitervorrichtungen zwischen 40 und 50 beträgt. Beim nergleichen beider Fälle kann erkannt werden, daß der Stromverstärkungs faktor hFE dieser Vorrichtung beträchtlich vergrößert wurde. Dies zeigt, daß der Injektionswirkungsgrad von Ladungsträgern wesentlich verbessert wurde und die Ringemitterregion 3 effektiv arbeitet.
  • 2. Verringerung der Ausschaltzeit.
  • Beim Prüfen der Verbesserung einer Speicherzeit tstg und der Abfallzeit tf wurden die Halbleitervorrichtungen nach der vorliegenden Erfindung und die des Standes der Technik jeweils in einer Darlington-Schaltung angeschlossen. Das Ergebnis der Messung ist aus Tabelle 1 ersichtlich.
  • Tabelle 1
    Stand der Technik Erstes Ausführungs-
    beispiel
    (Fig. 2) (Fig.3, 4)
    Speicherzeit
    tStg (sec) ~
    Abfallzeit 2,0 0,7
    tf (sec)
    Wie aus der Tabelle 1 ersichtlich ist, wurde die Speicherzeit t steg um 33 % verbessert und die Abfallzeit tf um 65 % verbessert. Die 65 %-Verbesserung der Abfallzeit schafft jedoch ein neues Problem. Der Grund hierfür liegt im folgenden. Die Stoßspannung VCE(Stoß), die zwischen dem Kollektor und dem Emitter auftritt, ist durch die folgende Beziehung gegeben, wenn die Halbleitervorrichtung durch eine induktive Belastung ausgeschaltet wird.
  • Aus der vorgenannten Beziehung ist ersichtlich, daß, wenn die Abfallzeit extrem kurz ist, eine sehr große Spannung erzeugt wird, die zur Zerstörung der Halbleitervorrichtungen führen kann. Dieses wurde empirisch bestätigt.
  • Fig. 12 zeigt ein zweites Ausführungsbeispiel einer Halbleitervorrichtung nach der vorliegenden Erfindung.
  • Wie dargestellt, ist die äußere Ringregion 8a, die als eine kontinuierliche einfache Region in der ersten Ausführungsform dient, ersetzt durch eine Vielzahl von Regionen 8as. Diese Regionen 8as sind, ähnlich wie die äußere Region 8a in der ersten Ausführungsform rund--um die Ringemitter 7a und 7b angeordnet. Die Speicherzeit und die Abfallzeit dieser zweiten Ausführungsform, der ersten Ausführungsform und des Standes der Technik wurden gemessen. Die Ergebnisse dieser Messung sind in Tabelle 2 dargestellt.
  • Tabelle 2
    T a
    Stand der Erstes Ausführuugs- Zweites Ausfüh-
    Technik beispiel rungsbeispiel
    (Fig. 2) (Fig. 3, 4) (Fig. 12')
    Speicherzeit
    tStg (>sec) 18t0 12,0 12,7
    Abfallzeit
    tf (>sec) 2,0 0,7 1,4
    Wie aus Tabelle 2 ersichtlich ist, sind die Ladungsträgerausstoßwirkungen der zweiten Ausführungsform geringer als die der ersten Ausführungsform. Jedoch ist die Abschaltzeit (tStg + tf) ungefähr um 30 % kürzer als die der in Fig. 2 dargestellten bekannten Vorrichtung. Außerdem wird niemals eine übermäßige Stoßspannung VCE(Stoß) erzeugt.
  • Fig. 13 zeigt im Querschnitt ein drittes Ausführungsbeispiel, in dem die vorliegende Erfindung bei einem Gate-Ausschalt-Thyristor angewendet ist (Abschaltthyristor). Wie dargestellt, ist eine P-Typ-Region 21 auf der unteren Seite des Substrates 1 vorgesehen, dessen andere Seite eine Basisregion 2 hat, die darauf geschichtet ist. Die P-Region 21 ist außerdem mit einer Anodenelektrode 22 verbunden. Die verbleibende Struktur dieses Ausführungsbeispieles ist im wesentlichen die gleiche wie die des Ausführungsbeispieles gemäß Fig.4.
  • Bei diesem Ausführungsbeispiel sind gleiche oder ähnliche Bereiche durch gleiche Bezugszeichen bezeichnet.
  • Dieses Ausführungsbeispiel weist ebenfalls eine besondere Verbesserung des Stromverstärkungsfaktors hFE auf, einschließlich einer Reduzierung der Schaltzeit.
  • Da außerdem der Wert VBEO verbessert ist, kann die Ausschaltspannung vergrößert werden, wodurch eine große Durchschlagspannung geschaffen wird. Diese Wirkung ist besonders effektiv bei den Werten der Thyristoranwendung.
  • Die Halbleitervorrichtung der beschriebenen.Ausführungsbeispiele weist die Regionen 7a, 7b auf, die den Oxidfilm 4 berühren, und Regionen 8a,8b auf, die die Basiselektrode 5 berühren. Das Basiskonzept der Erfindung besteht jedoch darin, daß die die Basiselektrode 5 be- rührende Region vorgesehen ist. Die Fig. 14-16 zeigen eine vierte Ausführungsform, die die die Basiselektrode berührende Region aufweist, und die die den Oxidfilm berührende Region nicht aufweist. Beim-vierten Ausführungsbeispiel ist die Schaltzeit kürzer als die in den zuvor beschriebenen Ausführungsbeispielen. Jedoch ist das Trägerabsorptionsgleichgewicht über die gesamte Fläche der Region, die die Basiselektrode berührt, nicht vorhanden, wenn das Element mit einer Sperrvorspannung beaufschlagt ist. Auf diese Weise ist die wirksame Operationsfläche bzw. der wirksame Operationsbereich des Elementes verringert worden. Wie dargestellt, ist die Ringemitterregion 7 mit der Basiselektrode 5 verbunden und unterhalb derselben angeordnet. In Fig. 16 erstreckt sich die Region 7 und damit die Ringemitterregion 7 in die Basis der Elektrode 5.
  • In Fig. 14 ist der Strom der Elektronen und Löcher dargestellt, der dann vorhanden ist, wenn die Halbleitervorrichtung sich im sogenannten EIN-Zustand befindet.
  • In diesem Zustand sind die Basiselektrode 5 und die Emitterelektrode 6 in Durchlaßrichtung vorgespannt. Die von der Basiselektrode 5 injizierten Löcher passieren die Basisregion 2, bewegen sich unter der Ringemitte#rregion 7, und fließen weiter durch den Boden 3b der Emitterregion 3 und treten schließlich in die Emitterregion 3 ein. Da das Verhältnis Np /NAC klein ist im Verhältnis zur Basisregion, die sich unter der Emitterregion 3 befindet, ist der Injektionswirkungsgrad der Ladungsträger in die Emitterregion 3 hoch, so daß der Stromverstärkungsfaktor -h FE verbessert ist.
  • Fig. 15 zeigt den Strom der Elektronen und Löcher bei ausgeschalteter Halbleitervorrichtung. In diesem Fall sind, wie dargestellt, die Basiselektrode 5 und die Emitterelektrode 6 in Sperrichtung vorgespannt. Unter solchen Bedingungen fließen die in der Basisregion 2 gespeicherten Elektronen gleichmäßig durch die Emitterregion 3 von niedrigem Widerstand in die Emitterelektrode 6. Ebenso fließen die Löcher gleichmäßig durch eine in Vorwärtsrichtung vorgespannte PN+-Übergangszone zwischen der Ringemitterregion 7 und der Basisregion 2 und die Ringemitterregion 7 in die Basiselektrode 5.
  • Daher ist der effektive Widerstand der Basisregion 2 klein und die Ausschaltzeit (t + tf) kurz.
  • stg Es wurden Messungen des Stromverstärkungsfaktors hFE und der Speicherzeit tStg der in den Fig. 14-16 geze#igten vierten Ausführungsform und des Standes der Technik gemäß Fig. 2 gemacht. Die Ergebnisse dieser Messungen sind zum Vergleich in der Tabelle 3 dargestellt.
  • Tabelle 3
    Stand der Viertes Ausfühe
    Technik rungsbeispiel
    (Fig. 2) (Fig. 14-16)
    Stromverstärkungs- (Fig. 2) (Fig. 14-16)
    faktor (hFE) 100~140 100 ~140
    Speicherzeit
    tstg (sec) 18,0 12,0
    Wie in Tabelle 3 dargestellt, vermag die Halbleitervorrichtung gemäß den Fig. 14-16 im Vergleich zum Stand der Technik die Speicherzeit t tStg um 30 %, die Abfallzeit tf um 65 % und die Ausschaltzeit um ungefähr 33 % zu verringern, ohne daß der Stromverstärkungsfaktor hFE unterminiert wird.
  • Wie bereits erwähnt, wird dann, wenn die induktive Last abgeschaltet wird, eine extrem große Spannung erzeugt, welche die Halbleiterelemente zu zerstören vermag. Die in Fig. 17 dargestellte Ausführungsform löst dieses Problem erfolgreich. Gemäß dem Ausführungsbeispiel von Fig. 12 ist eine Vielzahl von Ringemitterregionen 7s so angeordnet, daß sie die Emitterregion 3 in einer ringähnlichen Art umgeben. Regionen 7s', die mit der Basiselektrode 5 verbunden sind, dienen zur Ausdehnung der Ringemitterregionen 7s. Der Ladungsträgerausstoßeffekt dieser Vorrichtung ist kleiner als der von Fig. 4. Daher ist der Stromverstärkungsfaktor hFE ebenfalls verschlechtert. Nichtsdestoweniger bleibt die Speicherzeit # tstg kurz in bezug auf die Ausführungsform nach Fig. 4, während die Abfallzeit tf 1,4 vsec beträgt, was nicht unbedeutend ist. Dies würde anzeigen, daß eine extrem hohe Stoßspannung niemals erzeugt wird, so daß auf diese Weise die Gefahr der Zerstörung der Halbleiterelemente beseitigt ist.
  • Tabelle 4
    IfW h
    Fünftes Ausführungs-
    beispiel
    (Fig. 37)
    w
    Stromverstärkungsfaktor
    tromverstär
    FE 90 1 120
    Speicherzeit
    tStg (sec) 12,7
    Abfallzeit
    tf (>sec) 1,4
    Fig. 18 zeigt eine Querschnittsansicht einer sechsten Ausführungsform einer erfindungsgemäßen Halbleitervor- richtung. In diesem Ausführungsbeispiel wird ein sogenannter Abschaltthyristor beschrieben. Wie dargestellt, ist eine P-Typ-Region 21 auf der unteren Seite des Substrates 1 vorgesehen, dessen andere Seite die Basisregion 2 als auf ihr befindliche Schicht aufweist.
  • Die P-Region 21 ist außerdem mit einer Anodenelektrode 22 verbunden, die aus Aluminium besteht. Die restliche Struktur dieser Vorrichtung ist im wesentlichen die gleiche wie die der Ausführungsform nach Fig. 4. Bezüglich dieser Ausführungsform ist keine weitere Erklärung notwendig. Gleiche oder ähnliche Teile weisen gleiche Bezugszeichen auf.
  • Diese Ausführungsform bewirkt außerdem erfolgreich eine Verbesserung des Stromverstärkungsfaktors hFE und eine R-eduzierung der Schaltzeit. Da außerdem der Wert VBEO verbessert ist, kann die Abschaltspannung verbessert werden, so daß eine große Durchbruchspannung nötig ist. Diese Wirkung ist besonders wirkungsvoll für die Terme der Thyristoranwendung.
  • Wie aus der folgenden Beschreibung ersichtlich ist, ist die Halbleitervorrichtung nach der Erfindung so ausgebildet, daß die die Emitterregion umgebende Region innerhalb des Ladungsträgerdiffusionsbereiches der Emitterregion und der Basisregion vorgesehen ist, wobei diese Region mit der Basiselektrode verbunden ist. Eine mit einer solchen Struktur versehene Halbleitervorrichtung hat einen großen Stromverstärkungsfaktor hFE und eine kurze Schaltzeit.
  • Es ist zu bemerken, daß beim Herstellen der Halbleitervorrichtungen nach der Erfindung das konventionelle Herstellungsverfahren verwendet werden kann mit einer kleinen Ausnahme, daß nämlich ein Oxidfilmmuster, welches gegenüber dem konventionellen unterschiedlich ist, in dem Stadium der Bildung der Emitterregion 3 verwendet wird. Außerdem können die Emitterregion 3 und die Ringemitterregion und/oder die äußere Ringregion in getrennten Stufen gebildet werden.
  • Die Leitfähigkeitstypen des Substrates und der individuellen Regionen können gegenüber den oben beschrie#benen Vorrichtungen umgekehrt sein, wenn die Polaritäten der an die Elektroden angelegten Spannungen jeweils umgekehrt sind. Darüber hinaus ist die Anzahl der mit der Basiselektrode 5 verbundenen Schichten nicht auf zwei oder drei Schichten begrenzt. Die Anzahl der Schichten kann drei oder mehr sein, wie in Fig. 19 dargestellt. Es ist außerdem möglich, daß verschiedene Änderungen und Modifikationen möglich sind, ohne den Gegenstand der ErEindung zu verlassen.
  • - Leerseite -

Claims (3)

  1. Halbleitervorrichtung Patentansprüche 91, Halbleitervorrichtung mit einem Halbleiterkörper, mit einer ersten Halbleiterregion eines ersten Leitfähigkeitstyps, die so angeordnet ist, daß sie einerHauptoberfläche des Halbleiterkörpers gegenüberliegt, mit einer zweiten Halbleiterregion eines zweiten Leitfähigkeitstyps, die innerhalb der ersten Halbleiterregion vorgesehen ist, während sie der Hauptoberfläche des Halbleiterkörpers gegenüberliegt, mit einer dritten Halbleiterregion, die mit der ersten Halbleiterregion in Berührung steht, mit einer ersten- selektiv auf der ersten Halbleiterregion angeordneten Elektrode, und mit einer zweiten auf der zweiten Halbleiterregion angeordneten Elektrode, dadurch gekennz e i c h n e t , daß mindestens eine vierte Halbleiterregion (7;8a,8b,8c ...) vom zweiten Leitfähigkeitstyp vorgesehen ist, die innerhalb der ersten Halbleiterregion (2) angeordnet ist, die zweite Halbleiter- region (3) umgibt, sich innerhalb des Bereiches einer Ladungsträgerdiffusionslänge von der zweiten Halbleiterregion (3) befindet und die erste Elektrode (5) berührt.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine fünfte Halbleiterregion (7a,7b)!vorgesehen ist, die zwischen der zweiten Halbleiterregion (3) und der vierten Halbleiterregion (7; 8a,8b,8c, ...) vorgesehen ist, und der Hauptoberfläche des Halbleiterkörpers gegenüberliegt, wobei die fünfte Region mit der ersten Elektrode (5) nicht in Verbindung steht.
  3. 3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß außerdem eine sechste Halbleiterregion vom zweiten Leitfähigkeitstyp vorgesehen ist, die mit der dritten Halbleiterregion (1) in Berührung steht.
DE19833345060 1982-12-15 1983-12-13 Halbleitervorrichtung Ceased DE3345060A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21847082A JPS59110165A (ja) 1982-12-15 1982-12-15 半導体装置
JP119583A JPS59126668A (ja) 1983-01-10 1983-01-10 半導体装置

Publications (1)

Publication Number Publication Date
DE3345060A1 true DE3345060A1 (de) 1984-08-30

Family

ID=26334378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833345060 Ceased DE3345060A1 (de) 1982-12-15 1983-12-13 Halbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE3345060A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
US3858236A (en) * 1972-03-08 1974-12-31 Semikron Gleichrichterbau Four layer controllable semiconductor rectifier with improved firing propagation speed
JPS501632B1 (de) * 1969-07-31 1975-01-20
DE2802799A1 (de) * 1977-07-08 1979-01-11 Ates Componenti Elettron Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
JPS501632B1 (de) * 1969-07-31 1975-01-20
US3858236A (en) * 1972-03-08 1974-12-31 Semikron Gleichrichterbau Four layer controllable semiconductor rectifier with improved firing propagation speed
DE2802799A1 (de) * 1977-07-08 1979-01-11 Ates Componenti Elettron Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern

Similar Documents

Publication Publication Date Title
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE3737790C2 (de)
DE1090331B (de) Strombegrenzende Halbleiteranordnung, insbesondere Diode, mit einem Halbleiterkoerper mit einer Folge von wenigstens vier Zonen abwechselnd entgegengesetzten Leitfaehigkeitstyps
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
EP0657941B1 (de) Steuerbares Leistungshalbleiterbauelement mit Pufferzone und Verfahren zu dessen Herstellung
DE2712533A1 (de) Mittels einer steuerelektrode gesteuertes halbleiterbauelement, insbesondere thyristor
DE1295699B (de) Schaltbares Halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE3328231A1 (de) Vollsteuergatter-thyristor
DE1212221B (de) Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper und zwei sperrfreien Basiselektroden
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2607194C2 (de) Halbleiteranordnung
DE2406866A1 (de) Halbleitersteuergleichrichter
DE2458735C2 (de) Transistor mit einem hohen Stromverstärkungsfaktor bei kleinen Kollektorströmen
DE1439674C3 (de) Steuerbares und schaltbares pn-Halbleiterbauelement für große elektrische Leistungen
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2425364A1 (de) Gate-gesteuerter halbleitergleichrichter
DE3005367C2 (de)
DE3345060A1 (de) Halbleitervorrichtung
DE1489251B1 (de) Steuerbarerhalbleitergleichrichter
WO1999009597A1 (de) Hochspannungsbauelement und verfahren zu seiner herstellung
DE2410721A1 (de) Steuerbares halbleiter-gleichrichterelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8131 Rejection